CN116054798B - 一种多电压域上下电复位中时序亚稳态消除方法及装置 - Google Patents
一种多电压域上下电复位中时序亚稳态消除方法及装置 Download PDFInfo
- Publication number
- CN116054798B CN116054798B CN202310025629.0A CN202310025629A CN116054798B CN 116054798 B CN116054798 B CN 116054798B CN 202310025629 A CN202310025629 A CN 202310025629A CN 116054798 B CN116054798 B CN 116054798B
- Authority
- CN
- China
- Prior art keywords
- reset
- power
- signal
- circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 238000007781 pre-processing Methods 0.000 claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 230000011664 signaling Effects 0.000 claims abstract description 3
- 230000008569 process Effects 0.000 claims description 4
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 102100038779 Arfaptin-2 Human genes 0.000 description 3
- 101000809446 Homo sapiens Arfaptin-2 Proteins 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 1
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种多电压域上下电复位中时序亚稳态消除方法及装置，其中方法包括以下步骤：目标芯片上电时，通过上电复位电路产生复位，同时通过分频采样电路对振荡器输出信号进行计时，生成第一时钟信号，并基于预设延迟生成第二时钟信号；对第一时钟信号进行预处理并采样，生成第一复位信号；基于第一复位信号和第二时钟信号，通过两级触发同步器进行同步处理生成第二复位信号，控制目标芯片进行上电复位。本发明可解决复杂功能芯片的多电压域应用中上电复位时序产生亚稳态或毛刺的问题，应用脉冲信号计数对上电复位电路进行分段延迟处理，仅在分频后拍数少的情况下产生足够的延迟，以保护芯片内不同模块依次上电复位而不受到状态干扰。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种多电压域上下电复位中时序亚稳态消除方法及装置。
背景技术
复杂功能芯片通常内部有多种电压域工作需求，上电复位往往会遇到不同电压域或不同功能模块先后启动的时序处理问题。在这种多电源域的复杂功能芯片应用中，利用组合门逻辑控制来进行时序处理，通常是容易想到的解决方案，例如：
公开号为US10228415B1的发明专利公开了一种用于在集成电路中提供安全性的测试电路，包括控制电路和测试加电复位电路，所述控制电路确定所述集成电路是否配置在非安全条件下，并且响应于所述非安全条件产生控制信号。因此，测试加电复位电路在测试操作期间响应于控制信号选择性地禁用集成电路上的加电复位电路。所述测试上电复位电路接收来自所述控制电路的控制指令，并根据所述控制指令产生测试上电复位输出。所述集成电路包括逻辑门，所述逻辑门从所述上电复位电路接收所述测试上电复位输出和上电复位信号，并产生用于旁路所述上电复位电路对所述集成电路的操作的输出信号。
公开号为WO2016119471A1的发明专利申请公开了一种上电复位电路，包括电流偏置电路(110)、门限电平控制电路(120)及电容充放电电路(130)；电流偏置电路(110)用于为门限电平控制电路(120)和电容充放电电路(130)提供不随电源变化的基准电流；门限电平控制电路(120)用于设定上、下电复位的门限电平值；电容充放电电路(130)用于根据门限电平控制电路(120)设定的门限电平值，输出上电复位信号；其中，电流偏置电路(110)包括第一路基准电流输出端、第二路基准电流输出端和第三路基准电流输出端，所述第一路基准电流输出端用于与门限电平控制电路(120)连接，所述第二路基准电流输出端和第三路基准电流输出端用于与电容充放电电路(130)连接。
公开号为US7348816B2的发明专利公开了一种用于上电复位的电路和方法，其通电复位电路包括第一通电复位单元，第二通电复位单元和逻辑门。所述第一上电复位单元产生第一上电复位信号，所述第一上电复位信号在第一温度的电源电压的第一电平处被激活，并且在第二温度的电源电压的第二电平处被激活。所述第二上电复位单元产生第二上电复位信号，所述第二上电复位信号在所述第一温度下在所述第二电平处被激活，并且在所述第二温度下在所述第一电平处被激活。所述逻辑门执行所述第一上电复位信号和所述第二上电复位信号的逻辑分离操作或逻辑合并操作，并产生第三上电复位信号。
但是利用组合门逻辑控制来进行时序处理的方式，可能会遇到触发器亚稳态问题或不可预测的延迟导致组合门逻辑产生时序偏差而引发毛刺(故障)。同时，处理时钟还会不可避免地产生jitter(抖动)。显然这类缺陷是复杂功能芯片的复位机制不可接受的，jitter或毛刺会诱导采样到的上升沿时间不确定，可能造成上电复位不正常，无法正常上电甚至致使整个芯片功能失效。
发明内容
为了解决上述问题，本发明提出一种多电压域上下电复位中时序亚稳态消除方法及装置，可解决复杂功能芯片的多电压域应用中的上电复位机制时序产生亚稳态或毛刺的问题，本发明应用脉冲信号计数对上电复位电路(POR,Power-on-Reset)进行分段延迟处理，同时仅在分频后拍数少的情况下产生足够的延迟，以保护芯片内不同模块依次上电复位而不受到状态干扰。
本发明采用的技术方案如下：
一种多电压域上下电复位中时序亚稳态消除方法，包括以下步骤：
S1.目标芯片上电时，通过上电复位电路产生复位，同时通过分频采样电路对振荡器输出信号进行计时，生成第一时钟信号，并基于预设延迟生成第二时钟信号；
S2.对所述第一时钟信号进行预处理并采样，生成第一复位信号；基于所述第一复位信号和所述第二时钟信号，通过两级触发同步器进行同步处理生成第二复位信号，控制目标芯片进行上电复位。
进一步地，通过预复位电路进行各个电压域之间的衔接控制，使目标芯片在不同电源先后上电顺序条件下都能够正常工作。
进一步地，所述预复位电路包括第一反相器、第二反相器和下拉电阻，所述第一反相器的信号输入端电连接所述两级触发同步器的信号输出端，所述第一反相器的信号输出端电连接所述下拉电阻的第一端和所述第二反相器的信号输入端，所述下拉电阻的第二端接地，所述第二反相器的信号输出端电连接待复位器件的信号输入端。
进一步地，所述两级触发同步器能够替换为多级触发同步器。
一种多电压域上下电复位中时序亚稳态消除装置，包括上电复位电路、分频采样电路、预处理电路、延迟电路和两级触发同步器，所述上电复位电路、分频采样电路、预处理电路和两级触发同步器依次电连接，所述延迟电路电连接所述上电复位电路和两级触发同步器；所述上电复位电路用于产生复位，所述分频采样电路被配置为在复位时对振荡器输出信号进行计时生成第一时钟信号，并通过所述延迟电路生成第二时钟信号；所述预处理电路被配置为对所述第一时钟信号进行预处理并采样生成第一复位信号；所述两级触发同步器被配置为基于所述第一复位信号和所述第二时钟信号进行同步处理生成第二复位信号，控制目标芯片进行上电复位。
进一步地，还包括预复位电路，所述预复位电路电连接所述两级触发同步器，所述预复位电路被配置为进行各个电压域之间的衔接控制，使目标芯片在不同电源先后上电顺序条件下都能够正常工作。
进一步地，所述预复位电路包括第一反相器、第二反相器和下拉电阻，所述第一反相器的信号输入端电连接所述两级触发同步器的信号输出端，所述第一反相器的信号输出端电连接所述下拉电阻的第一端和所述第二反相器的信号输入端，所述下拉电阻的第二端接地，所述第二反相器的信号输出端电连接待复位器件的信号输入端。
进一步地，所述两级触发同步器能够替换为多级触发同步器。
本发明的有益效果在于：
1)基于本发明的时序亚稳态消除方法及装置，目标芯片各个模块上电延迟时间可根据实际应用选择，即POR_1和POR_2；
2)本发明通过两级触发同步器防止复位信号被毛刺或jitter的上升沿信号提前复位拉起，常规POR上电复位电路不能正常工作。
3)本发明通过预复位电路保证各个电压域之间的衔接控制，，使目标芯片在不同电源先后上电顺序条件下都能够正常工作。该功能可以扩展到更多电源域工作，采用相同的方式预复位处理即可。
综上所述，为了防止连续数据信号两次变化发生的时间间隔过于靠近，从而导致其输出陷入亚稳态，本发明采用双触发同步的形式处理亚稳态问题，即使用触发器打两拍的方式进行同步，很好地解决了时钟上毛刺以及抖动偏差的问题，尽可能减少时钟不稳定性带来的芯片各种电路的上电安全。
附图说明
图1是本发明实施例1的一种多电压域上下电复位中时序亚稳态消除方法原理图。
图2是上电复位电路及时钟处理的时序图之一。
图3是上电复位电路及时钟处理的时序图之二。
图4是上电复位电路及时钟处理的时序图之三。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，本实施例提供了一种多电压域上下电复位中时序亚稳态消除方法，包括以下步骤：
S1.目标芯片上电时，通过上电复位电路(POR,Power-on-Reset)产生复位，同时通过分频采样电路对振荡器输出信号进行计时，生成第一时钟信号CLOCK1，并基于预设延迟生成第二时钟信号CLOCK2；
S2.对第一时钟信号CLOCK1进行预处理并采样，生成第一复位信号POR_1，用于在一定延迟后开启待复位器件，例如低压差线性稳压器(LDO，Low DropOut regulator)，第一复位信号POR_1与第二时钟信号CLOCK2用于芯片偏置电路的稳定。基于第一复位信号POR_1和第二时钟信号CLOCK2，通过两级触发同步器(图1中的DFF1、DFF2)进行同步处理生成第二复位信号POR_2(Q2)，控制目标芯片进行上电复位。
本实施例所采用的两级触发同步器是一个采样一个异步时钟信号，采样输出同步到采样时钟的模块，而采样异步时钟来自POR产生复位后，对振荡器输出信号分频计时生成的时钟信号之一。优选地，两级触发同步器可替换为多级触发同步器。
如图2和图3所示，POR产生复位后时钟信号链路上时序图表明，处理的异步时钟信号由于各种生产制造的原因造成的抖动时间及毛刺等不稳定因素可能会影响采样输出，导致提前产生复位信号，影响芯片偏置电路的稳定性。
如图2的定时时钟信号和POR_1信号所示，存在时钟采样边沿和POR1上升沿靠太近的问题。本实施例的时序亚稳态消除方法可以保证时钟采样边沿和POR1上升沿靠很近也有1个定时周期的延迟，如图2的POR_2信号所示。
如图3的定时时钟信号和POR_1信号所示，存在POR_1放开附近有毛刺错误触发的问题，本实施例的时序亚稳态消除方法可以保证有毛刺时也能产生期望延迟。
如图4所示，本实施例的时序亚稳态消除方法能在有一个毛刺的时候保证至少有一个周期延迟。另外多级触发同步器可以解决多个毛刺的问题，也可以保证时钟采样边沿和POR1上升沿靠很近也有1个定时周期的延迟。
优选地，上电复位信号的产生可采用通用结构，而这里CLOCK1和CLOCK2需要分频计数来处理，第一复位信号POR_1由CLOCK1预处理和采样生成，两级触发同步器同步处理生成第二复位信号POR_2(Q2)。
优选地，可通过预复位电路进行各个电压域之间的衔接控制，使目标芯片在不同电源先后上电顺序条件下都能够正常工作。
更为优选地，预复位电路包括第一反相器、第二反相器和下拉电阻，第一反相器的信号输入端电连接两级触发同步器的信号输出端，第一反相器的信号输出端电连接下拉电阻的第一端和第二反相器的信号输入端，下拉电阻的第二端接地，第二反相器的信号输出端电连接待复位器件的信号输入端。
实施例2
本实施例在实施例1的基础上：
本实施例提供了一种多电压域上下电复位中时序亚稳态消除装置，包括上电复位电路、分频采样电路、预处理电路、延迟电路和两级触发同步器，上电复位电路、分频采样电路、预处理电路和两级触发同步器依次电连接，延迟电路电连接上电复位电路和两级触发同步器；上电复位电路用于产生复位，分频采样电路被配置为在复位时对振荡器输出信号进行计时生成第一时钟信号，并通过延迟电路生成第二时钟信号；预处理电路被配置为对第一时钟信号进行预处理并采样生成第一复位信号；两级触发同步器被配置为基于第一复位信号和第二时钟信号进行同步处理生成第二复位信号，控制目标芯片进行上电复位。
优选地，该时序亚稳态消除装置还包括预复位电路，预复位电路电连接两级触发同步器，预复位电路被配置为进行各个电压域之间的衔接控制，使目标芯片在不同电源先后上电顺序条件下都能够正常工作。
更为优选地，预复位电路包括第一反相器、第二反相器和下拉电阻，第一反相器的信号输入端电连接两级触发同步器的信号输出端，第一反相器的信号输出端电连接下拉电阻的第一端和第二反相器的信号输入端，下拉电阻的第二端接地，第二反相器的信号输出端电连接待复位器件的信号输入端。
优选地，两级触发同步器可替换为多级触发同步器。
需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
Claims (4)
1.一种多电压域上下电复位中时序亚稳态消除方法，其特征在于，包括以下步骤：
S1.目标芯片上电时，通过上电复位电路产生复位，同时通过分频采样电路对振荡器输出信号进行计时，生成第一时钟信号，并基于预设延迟生成第二时钟信号；
S2.对所述第一时钟信号进行预处理并采样，生成第一复位信号；基于所述第一复位信号和所述第二时钟信号，通过两级触发同步器进行同步处理生成第二复位信号，控制目标芯片进行上电复位；
通过预复位电路进行各个电压域之间的衔接控制，使目标芯片在不同电源先后上电顺序条件下都能够正常工作；所述预复位电路包括第一反相器、第二反相器和下拉电阻，所述第一反相器的信号输入端电连接所述两级触发同步器的信号输出端，所述第一反相器的信号输出端电连接所述下拉电阻的第一端和所述第二反相器的信号输入端，所述下拉电阻的第二端接地，所述第二反相器的信号输出端电连接待复位器件的信号输入端。
2.根据权利要求1所述的多电压域上下电复位中时序亚稳态消除方法，其特征在于，所述两级触发同步器能够替换为多级触发同步器。
3.一种多电压域上下电复位中时序亚稳态消除装置，其特征在于，包括上电复位电路、分频采样电路、预处理电路、延迟电路和两级触发同步器，所述上电复位电路、分频采样电路、预处理电路和两级触发同步器依次电连接，所述延迟电路电连接所述上电复位电路和两级触发同步器；所述上电复位电路用于产生复位，所述分频采样电路被配置为在复位时对振荡器输出信号进行计时生成第一时钟信号，并通过所述延迟电路生成第二时钟信号；所述预处理电路被配置为对所述第一时钟信号进行预处理并采样生成第一复位信号；所述两级触发同步器被配置为基于所述第一复位信号和所述第二时钟信号进行同步处理生成第二复位信号，控制目标芯片进行上电复位；
还包括预复位电路，所述预复位电路电连接所述两级触发同步器，所述预复位电路被配置为进行各个电压域之间的衔接控制，使目标芯片在不同电源先后上电顺序条件下都能够正常工作；所述预复位电路包括第一反相器、第二反相器和下拉电阻，所述第一反相器的信号输入端电连接所述两级触发同步器的信号输出端，所述第一反相器的信号输出端电连接所述下拉电阻的第一端和所述第二反相器的信号输入端，所述下拉电阻的第二端接地，所述第二反相器的信号输出端电连接待复位器件的信号输入端。
4.根据权利要求3所述的多电压域上下电复位中时序亚稳态消除装置，其特征在于，所述两级触发同步器能够替换为多级触发同步器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310025629.0A CN116054798B (zh) | 2023-01-09 | 2023-01-09 | 一种多电压域上下电复位中时序亚稳态消除方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310025629.0A CN116054798B (zh) | 2023-01-09 | 2023-01-09 | 一种多电压域上下电复位中时序亚稳态消除方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116054798A CN116054798A (zh) | 2023-05-02 |
| CN116054798B true CN116054798B (zh) | 2024-04-30 |
Family
ID=86115947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310025629.0A Active CN116054798B (zh) | 2023-01-09 | 2023-01-09 | 一种多电压域上下电复位中时序亚稳态消除方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116054798B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116647233B (zh) * | 2023-05-18 | 2024-04-02 | 成都电科星拓科技有限公司 | 一种降低不同分频比相位差的多模分频器、锁相环及芯片 |
| CN116580742B (zh) * | 2023-07-14 | 2023-09-26 | 芯天下技术股份有限公司 | Nor flash的复位方法、装置、存储芯片及设备 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362669B1 (en) * | 2000-04-10 | 2002-03-26 | Xilinx, Inc. | Structure and method for initializing IC devices during unstable power-up |
| CN1964189A (zh) * | 2006-12-01 | 2007-05-16 | 北京中星微电子有限公司 | 消除信号毛刺的装置和方法 |
| CN101009485A (zh) * | 2006-01-05 | 2007-08-01 | 三星电子株式会社 | 半导体器件中的复位信号产生器 |
| CN103219982A (zh) * | 2013-03-22 | 2013-07-24 | 中山大学 | 一种基于双采样的异步信号同步电路 |
| CN105404374A (zh) * | 2015-11-06 | 2016-03-16 | 中国电子科技集团公司第四十四研究所 | 片上系统芯片的片内复位系统和复位方法 |
| US9899992B1 (en) * | 2016-08-17 | 2018-02-20 | Advanced Micro Devices, Inc. | Low power adaptive synchronizer |
| CN110401443A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 同步时钟adc电路的亚稳态的检测消除电路 |
| CN111262562A (zh) * | 2020-03-02 | 2020-06-09 | 上海交通大学 | 亚稳态检测电路 |
| CN111510122A (zh) * | 2020-04-15 | 2020-08-07 | 华南理工大学 | 一种多电源系统的上电复位装置 |
| CN115225082A (zh) * | 2022-09-20 | 2022-10-21 | 上海芯炽科技集团有限公司 | 一种带边沿检测的低延迟异步时钟分频电路 |
-
2023
- 2023-01-09 CN CN202310025629.0A patent/CN116054798B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362669B1 (en) * | 2000-04-10 | 2002-03-26 | Xilinx, Inc. | Structure and method for initializing IC devices during unstable power-up |
| CN101009485A (zh) * | 2006-01-05 | 2007-08-01 | 三星电子株式会社 | 半导体器件中的复位信号产生器 |
| CN1964189A (zh) * | 2006-12-01 | 2007-05-16 | 北京中星微电子有限公司 | 消除信号毛刺的装置和方法 |
| CN103219982A (zh) * | 2013-03-22 | 2013-07-24 | 中山大学 | 一种基于双采样的异步信号同步电路 |
| CN105404374A (zh) * | 2015-11-06 | 2016-03-16 | 中国电子科技集团公司第四十四研究所 | 片上系统芯片的片内复位系统和复位方法 |
| US9899992B1 (en) * | 2016-08-17 | 2018-02-20 | Advanced Micro Devices, Inc. | Low power adaptive synchronizer |
| CN110401443A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 同步时钟adc电路的亚稳态的检测消除电路 |
| CN111262562A (zh) * | 2020-03-02 | 2020-06-09 | 上海交通大学 | 亚稳态检测电路 |
| CN111510122A (zh) * | 2020-04-15 | 2020-08-07 | 华南理工大学 | 一种多电源系统的上电复位装置 |
| CN115225082A (zh) * | 2022-09-20 | 2022-10-21 | 上海芯炽科技集团有限公司 | 一种带边沿检测的低延迟异步时钟分频电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116054798A (zh) | 2023-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116054798B (zh) | 一种多电压域上下电复位中时序亚稳态消除方法及装置 | |
| US8375239B2 (en) | Clock control signal generation circuit, clock selector, and data processing device | |
| CN109477861A (zh) | 自参考片上电压下降检测器 | |
| US10587253B1 (en) | Ring oscillator-based programmable delay line | |
| US9360883B1 (en) | Clock multiplexer for generating glitch-free clock signal | |
| CN113835012A (zh) | 定时错误检测和校正电路 | |
| EP2958263B1 (en) | Hold-time optimization circuit and receiver with the same | |
| CN1781066B (zh) | 复位电路及数字通信装置 | |
| CN107562163B (zh) | 一种具有稳定复位控制的数字逻辑电路 | |
| US7391241B2 (en) | Bidirectional deglitch circuit | |
| EP2575256B1 (en) | Electronic circuit | |
| US9501113B2 (en) | Voltage detection system and controlling method of the same | |
| CN107645288B (zh) | 用于产生脉冲的电子电路、方法及电子装置 | |
| US20020130695A1 (en) | System and method for dynamically controlling an integrated circuit's clock | |
| US9171596B2 (en) | Short asynchronous glitch | |
| JP5125605B2 (ja) | リセット制御を有する集積回路装置 | |
| US7574618B2 (en) | Interface circuit | |
| US7245167B2 (en) | Clock regulation apparatus and circuit arrangement | |
| JP6008386B2 (ja) | 半導体装置とそのテスト方法 | |
| CN107918442B (zh) | 频率调整装置以及调整频率的方法 | |
| CN113162587A (zh) | 时钟频率异常偏差检测电路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| KR100685365B1 (ko) | 다채널 정전용량변화 검출장치 | |
| An et al. | On-chip glitch-free backup clock changer with noise canceller and edge detector for safety MCU clock system | |
| KR100760868B1 (ko) | 마이크로프로세스의 안정화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |