CN116580742B - Nor flash的复位方法、装置、存储芯片及设备 - Google Patents
Nor flash的复位方法、装置、存储芯片及设备 Download PDFInfo
- Publication number
- CN116580742B CN116580742B CN202310863763.8A CN202310863763A CN116580742B CN 116580742 B CN116580742 B CN 116580742B CN 202310863763 A CN202310863763 A CN 202310863763A CN 116580742 B CN116580742 B CN 116580742B
- Authority
- CN
- China
- Prior art keywords
- reset
- flash
- pulse sequence
- periods
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims abstract description 100
- 238000004891 communication Methods 0.000 claims abstract description 53
- 230000008569 process Effects 0.000 claims description 16
- 230000009471 action Effects 0.000 description 8
- 238000010009 beating Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
Abstract
本发明涉及存储芯片技术领域，具体公开了一种NOR FLASH的复位方法、装置、存储芯片及设备，其中，方法包括以下步骤：S1、在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计时钟信号的周期个数；S2、在周期个数比复位序列值位数小一时，将周期个数打一拍后输出；S3、根据时钟信号的周期个数和脉冲序列生成复位信号；该方法能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
Description
技术领域
本申请涉及存储芯片技术领域，具体而言，涉及一种NOR FLASH的复位方法、装置、存储芯片及设备。
背景技术
在大部分的NOR FLASH芯片中，数字电路在某些情况下不能接受正确的指令或者不允许接受新指令，需要通过某种特殊的信号发送方式进行复位回归正常的初始状态，该信号发送方式一般需要根据内部电路基于CS通信口发送的时钟信号，利用SI通信口对内部电路发送特定的脉冲序列来产生复位信号进行数字电路复位，但这种复位方式容易出现匹配序列毛刺，主要表现为：脉冲序列采集和时钟信号的计数值输出叠加产生匹配序列毛刺。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种NOR FLASH的复位方法、装置、存储芯片及设备，避免出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作。
第一方面，本申请提供了一种NOR FLASH的复位方法，用于生成复位信号以复位所述NOR FLASH的数字电路，所述方法包括以下步骤：
S1、在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计所述时钟信号的周期个数；
S2、在所述周期个数比复位序列值位数小一时，将所述周期个数打一拍后输出；
S3、根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。
本申请的NOR FLASH的复位方法，通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺。
所述的NOR FLASH的复位方法，其中，步骤S1和步骤S2之间还包括：
SA、在采集脉冲序列的过程中，若SPI_CLK通信口发送的信号产生翻转，则重新执行步骤S1。
本申请的NOR FLASH的复位方法在采集脉冲序列的过程中，增加了SPI_CLK通信口的信号判断机制，来判断NOR FLASH中是否产生了新的事件以避免正常指令的脉冲序列叠加而被认为是复位序列值。
所述的NOR FLASH的复位方法，其中，步骤S3包括：
根据所述时钟信号的周期个数和脉冲序列运算生成脉冲序列值，若所述脉冲序列值为所述复位序列值则生成所述复位信号。
所述的NOR FLASH的复位方法，其中，所述复位序列值为4'b0101。
所述的NOR FLASH的复位方法，其中，所述时钟信号的周期个数基于计数器计算寄存。
所述的NOR FLASH的复位方法，其中，所述周期个数基于寄存器打一拍。
第二方面，本申请还提供了一种NOR FLASH的复位装置，用于生成复位信号以复位所述NOR FLASH的数字电路，所述装置包括：
采集模块，用于在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计所述时钟信号的周期个数；
延时模块，用于在所述周期个数比复位序列值位数小一时，将所述周期个数打一拍后输出；
复位模块，用于根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。
本申请的NOR FLASH的复位装置，通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺。
所述的NOR FLASH的复位装置，其中，还包括重启模块；
所述重启模块用于在采集脉冲序列的过程中且在SPI_CLK通信口发送的信号产生翻转时，触发采集模块重新运行。
第三方面，本申请还提供了一种存储芯片，包括SPI Flash控制器，所述SPI Flash控制器用于执行第一方面提供的NOR FLASH的复位方法中的步骤以生成复位信号来复位所述NOR FLASH的数字电路。
第四方面，本申请还提供了一种电子设备，包括第三方面提供的存储芯片。
由上可知，本申请提供了一种NOR FLASH的复位方法、装置、存储芯片及设备，其中，方法通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，使得时钟周期在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
附图说明
图1为本申请一些实施例提供的NOR FLASH的复位方法的流程图。
图2为本申请另一些实施例提供的NOR FLASH的复位方法的流程图。
图3为一些实施例提供的NOR FLASH的复位装置的结构示意图。
图4为另一些实施例提供的NOR FLASH的复位装置的结构示意图。
附图标记：201、采集模块；202、延时模块；203、复位模块；204、重启模块。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
现有的NOR FLASH的数字电路的复位过程，内部电路在通过CS通信口发送时钟信号的同时基于SI通信口采集脉冲序列，并在时钟信号的周期个数达到目标值时同时对运算电路输出该时钟信号和采集所得的脉冲序列，以进行逻辑运算确定脉冲序列值，这种输出方式会容易引起运算电路的组合逻辑竞争冒险，导致脉冲序列在运算脉冲序列值时出现匹配序列毛刺，会导致在数字电路需要复位时对应运算获取的复位序列值出现毛刺，从而影响数字电路复位的可靠性。
第一方面，请参照图1和图2，本申请一些实施例提供了一种NOR FLASH的复位方法，用于生成复位信号以复位NOR FLASH的数字电路，方法包括以下步骤：
S1、在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计时钟信号的周期个数；
S2、在周期个数比复位序列值位数小一时，将周期个数打一拍后输出；
S3、根据时钟信号的周期个数和脉冲序列生成复位信号。
具体地，NOR FLASH一般采用SPI（Serial Peripheral Interface，串行外围设备接口）协议进行数据传输，SPI是一种高速、全双工、同步通信总线，其中，在NOR FLASH中，SPI协议接口一般包含四个信号端，分别是片选（CS）通信口、时钟（SCLK或SPI_CLK）通信口、数据输入（SI）通信口和数据输出（SO）通信口。
更具体地，基于前述内容可知，NOR FLASH在特殊情况下需要利用CS通信口作为时钟，SI通信口发送脉冲序列来发送特殊指令的，即指令接收端（包含数字电路和模拟电路的内部电路）通过CS通信口发送时钟信号，并利用SI通信口采集脉冲序列来确定特殊指令以执行相应特殊操作；本申请实施例的NOR FLASH的复位方法旨在确保脉冲序列采集过程稳定，以确保特殊指令接收正确，并在数字电路需要进行复位时对其进行复位操作。
更具体地，脉冲序列为SI通信口发送的关联于特殊指令的脉冲信号，其能与CS通信口发送的时钟信号匹配运算而确定对应的脉冲序列值，该脉冲序列值为特殊指令对应的指令代码，优选为二进制指令代码；因此，不同特殊指令具有不同的脉冲序列值，如对数字电路进行复位的特殊指令的脉冲序列值（简称为复位序列值）为4'b0101或5'b01101等。
更具体地，脉冲序列值具有特定的长度（序列位数），因此，本申请实施例的NORFLASH的复位方法可通过统计CS通信口发送的时钟信号的周期个数来判断通过SI通信口采集所得的脉冲序列是否能代表一个完整的特殊指令所对应的脉冲序列值。
更具体地，打一拍为将对应信号延迟一个时钟周期，即步骤S2中的“将周期个数打一拍后输出”为“在周期个数比复位序列值位数小一时，将该比复位序列值位数小一的周期个数在延迟一个时钟周期后再进行输出”，以在保证输入输出接口时序正确性的情况下，将周期个数延迟输出。
更具体地，在本申请实施例中，通过计数的方式统计CS通信口已发送的时钟信号的周期个数来确定通过SI通信口采集的脉冲序列的长度是否满足复位序列值位数的要求；其中，基于打一拍后输出的周期个数的计数值为上一时钟周期加一产生的周期个数，在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
更具体地，步骤S3相当于根据时钟信号的周期个数和脉冲序列分析相应产生的特殊指令是否为对数字电路进行复位的特殊指令，以在数字电路需要进行复位时令内部电路产生复位信号将其复位回归至正常初始状态的过程。
本申请实施例的NOR FLASH的复位方法，通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，使得时钟周期在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
在一些优选的实施方式中，步骤S1和步骤S2之间还包括：
SA、在采集脉冲序列的过程中，若SPI_CLK通信口发送的信号产生翻转，则重新执行步骤S1。
具体地，NOR FLASH在正常运行时也会通过CS通信口、SI通信口进行内部交互；基于前述内容可知，脉冲序列值具有特定的长度（序列位数），正常指令和特殊指令的序列值的长度存在一定差异，在一些情况下，内部电路通过SI通信口采集正常指令的脉冲序列，可能会叠加而被误认为复位所需的指令而出现数字电路的误复位；本申请实施例的NORFLASH的复位方法在采集脉冲序列的过程中，增加了SPI_CLK通信口的信号判断机制，来判断NOR FLASH中是否产生了新的事件以避免正常指令的脉冲序列叠加而被认为是复位序列值。
更具体地，SPI_CLK通信口发送的信号的电平翻转一般被定义时间端点，SPI_CLK通信口的关闭被视为任务端点；因此，SPI_CLK通信口发送的信号是否翻转可以区分出对应的指令（包括特殊指令和正常指令）是否发送结束或者区分出是否有新的指令输入；因此，在本申请实施例中，在采集脉冲序列的过程中，在时钟信号的周期个数未进行输出时，若SPI_CLK通信口发送的信号产生翻转，则认为SI通信口采集的脉冲序列并非为特殊指令，属于正常指令的收发过程，故返回步骤S1重新进行采集以进行是否有特殊指令输入的状态监测。
需要说明的是，步骤SA返回步骤S1的过程中，需要清除已采集的脉冲序列和已统计的时钟信号的周期个数，以使步骤S1在重新统计时钟信号的周期个数的情况下，重新采集脉冲序列。
在一些优选的实施方式中，步骤S3包括：
根据时钟信号的周期个数和脉冲序列运算生成脉冲序列值，若脉冲序列值为复位序列值则生成复位信号。
具体地，基于前述内容可知，复位序列值为特殊指令的各类脉冲序列值中的一种，因此，步骤S3需要根据周期个数和脉冲序列运算获取该时段输入的特殊指令的脉冲序列值，通过分析脉冲序列值的类型来产生合适的特殊指令的操作信号，故在脉冲序列值为复位序列值则生成复位信号以对数字电路进行复位。
更具体地，基于前述内容可知，脉冲序列能与CS通信口发送的时钟信号匹配运算而确定对应的脉冲序列值，因此运算过程可以是基于周期个数加一后对脉冲序列进行拆分运算以确定脉冲序列值。
在一些优选的实施方式中，特殊指令对应的脉冲序列值优选为四位二进制数据，故步骤S2在周期个数为3时，将周期个数打一拍后输出。
在一些优选的实施方式中，复位序列值优选为01交替值设定的序列值，在本申请实施例中优选为4'b0101。
具体地，复位序列值为01交替值，能增加信号的抗噪能力，保证数字电路能顺利进行复位。
在一些优选的实施方式中，时钟信号的周期个数基于计数器计算寄存。
具体地，计数器可以是在时钟信号出现上升沿时进行计数值加一，也可以是在时钟信号出现下降沿时进行计数值加一，还可以是在时钟信号上升沿和下降沿均出现一次时进行计数值加一，在本申请实施例中，优选为在时钟信号出现上升沿时进行计数值加一，匹配于NOR FLASH指令发送和执行机理使用。
在一些优选的实施方式中，周期个数基于寄存器打一拍。
具体地，步骤S2的打一拍行为相当于以计数器统计的周期个数的计数值作为结果数据，并在下一个时钟周期后作为控制状态来输出；寄存器则作为延迟电路使用，使得计数值能打一拍后输出，以保持对时间的约束，可以保证在下一个时钟上升沿到来之前保持周期个数的输入信号稳定，生成正确稳定的计数值，而避免与脉冲序列出现匹配序列毛刺。
第二方面，请参照图3和图4，本申请一些实施例还提供了一种NOR FLASH的复位装置，用于生成复位信号以复位NOR FLASH的数字电路，装置包括：
采集模块201，用于在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计时钟信号的周期个数；
延时模块202，在周期个数比复位序列值位数小一时，将周期个数打一拍后输出；
复位模块203，用于根据时钟信号的周期个数和脉冲序列生成复位信号。
本申请实施例的NOR FLASH的复位装置，通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，使得时钟周期在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
在一些优选的实施方式中，还包括重启模块204；
重启模块204用于在采集脉冲序列的过程中且在SPI_CLK通信口发送的信号产生翻转时，触发采集模块重新运行。
在一些优选的实施方式中，本申请实施例的NOR FLASH的复位装置用于执行上述第一方面提供的NOR FLASH的复位方法。
第三方面，本申请一些实施例还提供了一种存储芯片，包括SPI Flash控制器，SPIFlash控制器用于执行第一方面提供的NOR FLASH的复位方法中的步骤以生成复位信号来复位NOR FLASH的数字电路。
第四方面，本申请一些实施例还提供了一种电子设备，包括第三方面提供的存储芯片。
综上，本申请实施例提供了一种NOR FLASH的复位方法、装置、存储芯片及设备，其中，方法通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，使得时钟周期在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种NOR FLASH的复位方法，用于生成复位信号以复位所述NOR FLASH的数字电路，其特征在于，所述方法包括以下步骤：
S1、在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计所述时钟信号的周期个数；
S2、在所述周期个数比复位序列值位数小一时，将该比复位序列值位数小一的周期个数在延迟一个时钟周期后再进行输出；
S3、根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。
2.根据权利要求1所述的NOR FLASH的复位方法，其特征在于，步骤S1和步骤S2之间还包括：
SA、在采集脉冲序列的过程中，若SPI_CLK通信口发送的信号产生翻转，则重新执行步骤S1。
3.根据权利要求1所述的NOR FLASH的复位方法，其特征在于，步骤S3包括：
根据所述时钟信号的周期个数和脉冲序列运算生成脉冲序列值，若所述脉冲序列值为所述复位序列值则生成所述复位信号。
4.根据权利要求3所述的NOR FLASH的复位方法，其特征在于，所述复位序列值为4'b0101。
5.根据权利要求1所述的NOR FLASH的复位方法，其特征在于，所述时钟信号的周期个数基于计数器计算寄存。
6.根据权利要求1所述的NOR FLASH的复位方法，其特征在于，所述周期个数基于寄存器延迟一个时钟周期后输出。
7.一种NOR FLASH的复位装置，用于生成复位信号以复位所述NOR FLASH的数字电路，其特征在于，所述装置包括：
采集模块，用于在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计所述时钟信号的周期个数；
延时模块，用于在所述周期个数比复位序列值位数小一时，将该比复位序列值位数小一的周期个数在延迟一个时钟周期后再进行输出；
复位模块，用于根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。
8.根据权利要求7所述的NOR FLASH的复位装置，其特征在于，还包括重启模块；
所述重启模块用于在采集脉冲序列的过程中且在SPI_CLK通信口发送的信号产生翻转时，触发采集模块重新运行。
9.一种存储芯片，其特征在于，包括SPI Flash控制器，所述SPI Flash控制器用于执行如权利要求1-6任一项所述的NOR FLASH的复位方法中的步骤以生成复位信号来复位所述NOR FLASH的数字电路。
10.一种电子设备，其特征在于，包括如权利要求9所述的存储芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310863763.8A CN116580742B (zh) | 2023-07-14 | 2023-07-14 | Nor flash的复位方法、装置、存储芯片及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310863763.8A CN116580742B (zh) | 2023-07-14 | 2023-07-14 | Nor flash的复位方法、装置、存储芯片及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116580742A CN116580742A (zh) | 2023-08-11 |
| CN116580742B true CN116580742B (zh) | 2023-09-26 |
Family
ID=87540050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310863763.8A Active CN116580742B (zh) | 2023-07-14 | 2023-07-14 | Nor flash的复位方法、装置、存储芯片及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116580742B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001043688A (ja) * | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | フラッシュメモリ回路 |
| CN102087880A (zh) * | 2009-12-08 | 2011-06-08 | 奇景光电股份有限公司 | 存储器元件的初始化方法 |
| CN103927131A (zh) * | 2014-03-25 | 2014-07-16 | 四川和芯微电子股份有限公司 | 同步闪存u盘的启动方法及其控制系统 |
| CN108091357A (zh) * | 2016-11-21 | 2018-05-29 | 爱思开海力士有限公司 | 半导体存储器装置及其操作方法 |
| CN111627484A (zh) * | 2020-05-29 | 2020-09-04 | 珠海创飞芯科技有限公司 | Nor flash擦除干扰纠正方法及装置 |
| CN111783173A (zh) * | 2020-06-30 | 2020-10-16 | 湖南中车时代通信信号有限公司 | 一种铁路产品或非型闪存的保护电路和方法 |
| CN112071352A (zh) * | 2020-11-16 | 2020-12-11 | 深圳市芯天下技术有限公司 | 非易失型闪存降低读电流的方法、电路、存储介质和终端 |
| CN112542193A (zh) * | 2020-12-30 | 2021-03-23 | 深圳市芯天下技术有限公司 | 一种高速读取数据的spi接口的flash存储器 |
| CN116054798A (zh) * | 2023-01-09 | 2023-05-02 | 成都电科星拓科技有限公司 | 一种多电压域上下电复位中时序亚稳态消除方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220028692A (ko) * | 2020-08-31 | 2022-03-08 | 주식회사 엘엑스세미콘 | 플래시 메모리의 리셋 기능을 갖는 모바일 폰 및 그의 플래시 메모리 제어 장치 |
-
2023
- 2023-07-14 CN CN202310863763.8A patent/CN116580742B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001043688A (ja) * | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | フラッシュメモリ回路 |
| CN102087880A (zh) * | 2009-12-08 | 2011-06-08 | 奇景光电股份有限公司 | 存储器元件的初始化方法 |
| CN103927131A (zh) * | 2014-03-25 | 2014-07-16 | 四川和芯微电子股份有限公司 | 同步闪存u盘的启动方法及其控制系统 |
| CN108091357A (zh) * | 2016-11-21 | 2018-05-29 | 爱思开海力士有限公司 | 半导体存储器装置及其操作方法 |
| CN111627484A (zh) * | 2020-05-29 | 2020-09-04 | 珠海创飞芯科技有限公司 | Nor flash擦除干扰纠正方法及装置 |
| CN111783173A (zh) * | 2020-06-30 | 2020-10-16 | 湖南中车时代通信信号有限公司 | 一种铁路产品或非型闪存的保护电路和方法 |
| CN112071352A (zh) * | 2020-11-16 | 2020-12-11 | 深圳市芯天下技术有限公司 | 非易失型闪存降低读电流的方法、电路、存储介质和终端 |
| CN112542193A (zh) * | 2020-12-30 | 2021-03-23 | 深圳市芯天下技术有限公司 | 一种高速读取数据的spi接口的flash存储器 |
| CN116054798A (zh) * | 2023-01-09 | 2023-05-02 | 成都电科星拓科技有限公司 | 一种多电压域上下电复位中时序亚稳态消除方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116580742A (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1690184B1 (en) | Apparatus and method for time ordering events in a system having multiple time domains | |
| CN101399654B (zh) | 一种串行通信方法和装置 | |
| KR970007764B1 (ko) | 프로그램 제어장치 | |
| EP3675398B1 (en) | Check code processing method, electronic device, and storage medium | |
| US3842399A (en) | Repetitive byte recognition circuit | |
| CN1009893B (zh) | 测定数据传输速率的方法和装置 | |
| CN111181555B (zh) | Ptp时钟同步系统和时钟同步方法 | |
| CN103577294B (zh) | 用于互连跟踪的方法和装置 | |
| CN103544129A (zh) | Spi接口以及经由spi接口的串行通信方法 | |
| US7278073B2 (en) | Diagnostic data capture within an integrated circuit | |
| CN109062850B (zh) | 一种单片机的数据发送和接收方法 | |
| CN114416626A (zh) | 一种基于8b/10b编码的异步串行数据恢复方法 | |
| CN109871344B (zh) | 通讯系统、接口电路及其传输信号的方法 | |
| CN116580742B (zh) | Nor flash的复位方法、装置、存储芯片及设备 | |
| CN114006842A (zh) | 一种检测波特率的方法、装置、设备和介质 | |
| US7802150B2 (en) | Ensuring maximum reaction times in complex or distributed safe and/or nonsafe systems | |
| CN114301991A (zh) | 通信方法、设备、系统及计算机可读存储介质 | |
| EP0405041B1 (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
| CN110795289A (zh) | 一种多时钟自动切换方法 | |
| CN211826248U (zh) | 一种脉冲检测电路及检测脉冲信号的设备 | |
| CN203376748U (zh) | 单总线接收逻辑结构 | |
| CN116566384A (zh) | 一种时钟数据恢复方法及装置 | |
| JPS63174443A (ja) | シヨ−トフレ−ム同期保護回路 | |
| CN117112276A (zh) | 一种spi通讯检测校验模块和spi通讯系统 | |
| CN116974965A (zh) | 一种基于fpga与cpld的继电器控制方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |