CN105404374A - 片上系统芯片的片内复位系统和复位方法 - Google Patents

Abstract

本发明提出一种片上系统芯片的片内复位系统和复位方法包括片外按键复位电路、片外晶振电路、芯片上电电路、晶振时钟控制电路、复位信号选择电路、复位电平脉冲产生电路、异步复位同步释放电路、控制寄存器、RC时钟电路、数字分频电路、时钟选择逻辑电路、延时电路和时钟切换电路；除了片外按键复位电路和片外晶振电路外，其余电路模块均被集成到片上系统SOC芯片内部。本发明片上系统芯片的片内复位系统和复位方法的有益技术效果是大部分电路模块集成在SOC芯片上，减小了面积，降低了成本，在不增加额外电路的基础上，有效地将片外按键复位方式与片内上电复位方式结合起来，方便易用。

Description

片上系统芯片的片内复位系统和复位方法

发明领域

本发明涉及到片上系统芯片的片内复位技术，特别涉及到一种片上系统芯片的片内复位系统和复位方法。

背景技术

随着集成电路技术的高速发展，芯片中的电路功能越来越复杂，单芯片中集成的功能越来越多，为了适应芯片系统复杂化的需要，芯片设计已经由较单一的大规模集成电路向多功能IP集成的系统化方向发展。其中，片上系统SOC（SystemonChip，以下简称为SOC）芯片成为代替传统集成电路的主要解决方案，并已经成为当前微电子芯片技术发展的必然趋势。

SOC芯片通常集成有处理器（包括CPU，DSP）、存储器以及各种接口控制模块，各种功能模块按照一定的连接关系组合在一起，形成一个复杂的片上系统。通常，在一个SOC芯片中包含了大量的模拟电路和数字电路，或者数模混合电路。特别是对于功能复杂的SOC芯片而言，数字电路通常占据了较大的比例。因此，在SOC芯片中数字电路系统赖以工作的时钟和复位信号就显得尤其重要，稳定的主频时钟和可靠的系统复位，将是决定SOC芯片系统能否可靠工作的关键。

目前，对于大多数SOC芯片而言，石英晶体振荡器是产生稳定时钟的主要时钟源。尽管目前已经有了片内集成的石英晶体振荡器，但由于石英晶体振荡器属于石英晶体，与制作SOC芯片的硅材料兼容性不好，并且通常片内晶振频率固定无法更改，应用不灵活，同时会导致芯片面积增大，因此，采用片外晶振提供时钟源仍然是各SOC芯片对时钟源的主流选择。但是，由于片外晶振在芯片上电时，需要在一定起振时间之后才能输出稳定的时钟信号，不稳定的时钟可能导致芯片工作状态的不稳定，尤其是在芯片复位期间，这将可能造成芯片工作状态是否正确的风险。除了时钟源不稳定的因素之外，芯片复位方式也是影响复位可靠性的重要因数。目前大多数芯片的复位信号都只是采用异步复位的方式，使得芯片系统在复位信号来临立即重置芯片中的电路状态，然而，如果复位信号结束变化沿发生在时钟有效沿附近，由于芯片中时钟树的物理延迟，同一时刻芯片中不同部分电路可能处于不同的工作状态，比如，一部分电路处于复位结束前状态，而一部分则处于复位结束后的状态，进而导致芯片复位亚稳态的产生，导致芯片工作状态的异常。显然，现有技术SOC芯片的芯片复位系统及方法存在着可能导致芯片工作状态不稳定，或者造成芯片工作状态不正确等问题。

发明内容

为解决现有技术SOC芯片的芯片复位系统及方法存在的可能导致芯片工作状态不稳定，或者造成芯片工作状态不正确等问题，本发明提出一种片上系统芯片的片内复位系统和复位方法。本发明片上系统芯片的片内复位系统包括片外按键复位电路、片外晶振电路、芯片上电电路、晶振时钟控制电路、复位信号选择电路、复位电平脉冲产生电路、异步复位同步释放电路、控制寄存器、RC时钟电路、数字分频电路、时钟选择逻辑电路、延时电路和时钟切换电路；除了片外按键复位电路和片外晶振电路外，其余电路模块均被集成到片上系统SOC芯片内部；其中，片外按键复位电路所产生的按键复位信号与片内上电电路所产生的上电复位信号经复位信号选择电路输入到复位电平脉冲产生电路中，进而被复位电平脉冲产生电路转换为低电平槽脉冲信号；片外晶振电路和晶振时钟控制电路共同控制片外晶振电路产生晶振时钟信号并作为芯片主频时钟的时钟源输入；振荡时钟和复位信号初始化配置控制寄存器，控制寄存器向片内晶振控制电路提供所需的控制信号以保证片内晶振控制电路的正常工作；RC时钟电路产生低频稳定的振荡时钟作为晶振时钟稳定前的工作时钟，主要用于控制数字分频电路、延时电路和时钟切换电路；复位电平脉冲产生电路所产生的低电平槽脉冲信号在延时电路的控制下被延时以等待晶振时钟的稳定；时钟切换电路在晶振时钟稳定后将之前的RC时钟电路产生振荡时钟切换为稳定后的晶振时钟作为复位结束后的SOC芯片主频时钟；异步复位同步释放电路将延时后的复位信号与芯片主频时钟进行同步，并将最后同步的复位信号作为芯片的复位信号。

进一步的，所述复位信号选择电路包括RC上电复位脉冲电路、两级反相器缓冲单元和模数电平转换电路，片外按键复位电路在按键按下时产生低电平，释放时产生高电平，进而产生一低电平槽脉冲复位信号，片外按键复位电路所产生的复位信号和片内上电复位信号通过线与的方式实现信号选择，选择信号经过两级反相器缓冲并通过模数电平转换电路，将模拟电平转换为数字电平作为复位电平脉冲产生电路的信号输入；当片外按键复位电路断开时，SOC芯片采用的是上电复位；当片外按键复位电路闭合时，SOC芯片采用的是按键复位。

进一步的，所述复位电平脉冲产生电路可以将任意具有上升变化沿的脉冲信号转换为低电平槽脉冲信号，采用三级无复位端的上升沿D触发器对芯片上电所产生的上升沿信号或者由片外按键复位电路所产生的低电平槽脉冲信号进行延时，将延时后的信号与上电所产生的上升沿信号或者由片外按键复位电路所产生的低电平槽脉冲信号的反相信号作或运算，经过或逻辑之后输出带槽的低电平脉冲信号，该信号即为低电平复位槽脉冲信号。

进一步的，所述数字分频电路和延时电路包括四级延时D触发器，由复位电平脉冲产生电路所产生的低电平复位槽脉冲信号作为分频计数器的RST复位端输入、四级延时D触发器的RST复位端输入和数据端D端输入，在经过四级延时D触发器的三个延时节点后作为最终被延时后的复位脉冲信号输出；其中，第三、四级延时D触发器之间的延时节点的信号被作为时钟切换电路的选择控制信号，当该延时节点的信号为低电平时，SOC芯片主频时钟采用RC时钟作为主时钟的输出；当该延时节点的信号为高电平时，SOC芯片主频时钟从之前的RC时钟切换到已经稳定的晶振时钟，使得芯片在结束复位之后基于正确频率的晶振时钟工作。

进一步的，所述异步复位同步释放电路包括两级锁存D触发器，将经过延时的复位电平脉冲信号分别作为两级锁存D触发器的RST复位端和数据输入D端的输入信号并经过两级D触发器延时锁存后从第二级D触发器输出；其中，经过延时的复位电平脉冲信号为异步复位信号，与时钟信号不具有任何同步关系；经过异步复位同步释放电路中时钟信号的上升沿锁存之后，输出信号的变化沿与时钟沿实现了同步；因此，只有当时钟信号的有效沿到来之后输出信号才开始变化，并在时钟信号有效沿通过之后结束芯片复位。

本发明片上系统芯片的片内复位方法，将片外按键复位与片内上电复位相结合，利用片内RC振荡时钟进行分频，将复位电平信号进行延时以等待片外晶振稳定，利用时钟切换电路先选取RC时钟，再选取晶振振荡时钟，保证芯片中主频时钟的稳定性，最后，利用异步复位同步释放电路对延时后的复位信号作主频时钟同步处理以实现复位信号与时钟的同步。

进一步，本发明片上系统芯片的片内复位方法，包括以下步骤：

S1、SOC芯片通电，RC时钟电路在电源充电作用下很快输出稳定的振荡时钟信号，片外晶振电路开始起振；

S2、复位电平脉冲产生电路将上电所产生的上升沿信号转换为低电平复位槽脉冲信号；

S3、判断晶振时钟是否稳定？否则顺序执行步骤S4，是则执行步骤S5；

S4、数字分频器电路输出相应的分频时钟，在该分频时钟驱动下复位电平脉冲产生电路输出的低电平复位槽脉冲信号结束沿被延时，以等待晶振时间稳定；同时，振荡时钟和复位信号初始化配置控制寄存器，控制寄存器向片内晶振控制电路提供所需的控制信号以保证片内晶振控制电路的正常工作；返回执行步骤S3；

S5、将SOC芯片的主频时钟由振荡时钟切换为晶振时钟，将被延时的复位信号经过异步复位同步释放电路的处理后输出到芯片数字系统；

S6、复位完成，芯片在被延时后的复位信号和已经稳定的晶振时钟控制下开始正常工作；

S7、判断是否需要手动复位？是则顺序执行步骤S8，否则执行步骤S10；

S8、手动开启片外复位按键，片外按键复位电路输出带槽的复位脉冲；

S9、经复位电平脉冲产生电路延时之后输出复位电平信号，配合晶振所产生的稳定时钟，完成SOC芯片的复位，与此同时，在复位作用下，芯片内部的寄存器值被初始化为特定的逻辑电平值，为片内电路提供控制信号，结束复位之后，芯片重新开始正常工作；

S10、结束复位。

本发明片上系统芯片的片内复位系统和复位方法的有益技术效果是大部分电路模块集成在SOC芯片上，减小了面积，降低了成本，在不增加额外电路的基础上，有效地将片外按键复位方式与片内上电复位方式结合起来，方便易用。利用极其简单的片内RC振荡器提供振荡时钟，对复位信号进行延时，屏蔽了片外晶振时钟在复位期间不稳定对复位状态的影响，满足了晶振的起振时间要求，并保证了控制寄存器的正确复位初始化，提高了晶振电路控制功能的寄存器扩展性。通过时钟切换控制电路使得芯片具有稳定的主频时钟，保证了芯片数字电路中逻辑电平的正确翻转。所采用的异步复位同步释放电路，使得复位信号与芯片主频时钟之间具有确定的时序同步关系，避免了异步复位情况下电路亚稳态的问题，使得芯片具有更高的复位可靠性。

附图说明

附图1是本发明片上系统芯片的片内复位系统的示意图；

附图2是本发明片上系统芯片的片内复位系统复位信号选择电路的示意图；

附图3是本发明片上系统芯片的片内复位系统复位电平脉冲产生电路的示意图；

附图4是本发明片上系统芯片的片内复位系统数字分频电路和延时电路的示意图；

附图5是本发明片上系统芯片的片内复位系统异步复位同步释放电路地示意图；

附图6是本发明片上系统芯片的片内复位方法芯片上电复位时序图；

附图7是本发明片上系统芯片的片内复位方法步骤图。

下面结合附图及具体实施例对本发明片上系统芯片的片内复位系统和复位方法作进一步的说明。

具体实施方式

附图1是本发明片上系统芯片的片内复位系统的示意图，图中，101为按键复位信号，102为上电复位信号，103为复位信号，104为SOC芯片主频时钟信号，201为片外按键复位电路，202为片外晶振电路，203为芯片上电电路，204为晶振时钟控制电路，205为复位信号选择电路，206为复位电平脉冲产生电路，207为异步复位同步释放电路，208为控制寄存器，209为RC时钟电路，210为数字分频电路，211为时钟选择逻辑电路，212为延时电路，213为时钟切换电路。由图可知，本发明片上系统芯片的片内复位系统包括片外按键复位电路201、片外晶振电路202、芯片上电电路203、晶振时钟控制电路204、复位信号选择电路205、复位电平脉冲产生电路206、异步复位同步释放电路207、控制寄存器208、RC时钟电路209、数字分频电路210、时钟选择逻辑电路211、延时电路212和时钟切换电路213；除了片外按键复位电路201和片外晶振电路202外，其余电路模块均被集成到片上系统SOC芯片内部；其中，片外按键复位电路201所产生的按键复位信号101与片内上电电路所产生的上电复位信号102经复位信号选择电路205输入到复位电平脉冲产生电路206中，进而被复位电平脉冲产生电路206转换为低电平槽脉冲信号；片外晶振电路202和晶振时钟控制电路204共同控制片外晶振电路202产生晶振时钟信号并作为芯片主频时钟的时钟源输入；振荡时钟和复位信号初始化配置控制寄存器208，控制寄存器208向晶振时钟控制电路204提供所需的控制信号以保证晶振时钟控制电路204的正常工作；RC时钟电路209产生低频稳定的振荡时钟作为晶振时钟稳定前的工作时钟，主要用于控制数字分频电路210、延时电路212和时钟切换电路213；复位电平脉冲产生电路206所产生的低电平槽脉冲信号在延时电路212的控制下被延时以等待晶振时钟的稳定；时钟切换电路213在晶振时钟稳定后将之前的RC时钟电路209产生振荡时钟切换为稳定后的晶振时钟作为复位结束后的SOC芯片主频时钟信号104；异步复位同步释放电路207将延时后的复位信号与芯片主频时钟进行同步，并将最后同步的复位信号作为芯片的复位信号103。

附图2是本发明片上系统芯片的片内复位系统复位信号选择电路的示意图，图中，301为片外按键复位电路，302为按键复位开关，303为片内RC上电复位脉冲电路，304和305为两级反相器缓冲单元，306为模数电平转换电路，307为对按键复位开关302所产生的按键复位信号与片内RC上电复位脉冲电路303所产生上电复位信号进行线与之后输出到复位电平脉冲产生器的电平信号。由图可知，所述复位信号选择电路包括RC上电复位脉冲电路303、两级反相器缓冲单元（304，305）和模数电平转换电路306，片外按键复位电路301在按键复位开关302闭合时产生低电平，断开时产生高电平，进而产生一低电平槽脉冲复位信号，片外按键复位电路301所产生的复位信号和片内上电复位信号通过线与的方式实现信号选择，选择信号经过两级反相器缓冲单元（304，305）缓冲并通过模数电平转换电路306转换，将模拟电平转换为数字电平作为复位电平脉冲产生电路的信号输入；当片外按键复位电路301断开时，SOC芯片采用的是上电复位；当片外按键复位电路302闭合时，SOC芯片采用的是按键复位。

附图3是本发明片上系统芯片的片内复位系统复位电平脉冲产生电路的示意图，图中，401为控制电平脉冲产生电路的RC时钟输入信号，402为芯片上电所产生的上升沿信号或者由片外按键复位所产生的低电平槽脉冲信号。由于芯片在上电时刻本身不存在复位信号，因此，采用三级无复位端的上升沿D触发器对402进行延时，即对芯片上电所产生的上升沿信号或者由片外按键复位电路所产生的低电平槽脉冲信号进行延时，经过404和405并输出延时后信号406。然后，将延时后的信号406与输入信号402的反相信号403作或运算，即将延时后的信号与上电所产生的上升沿信号或者由片外按键复位电路所产生的低电平槽脉冲信号的反相信号作或运算，经过或逻辑之后输出带槽的低电平脉冲信号407，该信号即为低电平复位槽脉冲信号，即复位电平脉冲产生电路可以将任意具有上升变化沿的脉冲信号转换为低电平槽脉冲信号。

附图4是本发明片上系统芯片的片内复位系统数字分频电路和延时电路的示意图，图中，501为用于控制时钟分频计数器的RC时钟输入信号，502为RC时钟经过分频后的分频时钟输出，并作为后续四级延时D触发器的触发时钟，503为由复位电平脉冲产生器所产生的复位脉冲输入信号，508为晶振时钟输入信号，509为输出到芯片数字系统的主频时钟信号。由图可知，所述数字分频电路和延时电路包括四级延时D触发器，电路中将信号503作为分频计数器的RST复位端输入，四级延时D触发器的RST复位端输入和数据端D端输入，信号503复位脉冲经过四级延时D触发器的三个延时节点504、505和506后作为最终被延时后的复位脉冲信号从节点507输出；其中，第三、四级延时D触发器之间的延时节点的信号506被作为时钟切换电路的选择控制信号，当信号506为低电平时，芯片主频时钟采用RC时钟501作为主时钟509的输出，当信号506为高电平时，芯片主频时钟509从之前的RC时钟501切换到已经稳定的晶振时钟508，使得芯片在结束复位之后基于正确频率的晶振时钟工作。即由复位电平脉冲产生电路所产生的低电平复位槽脉冲信号作为分频计数器的RST复位端输入、四级延时D触发器的RST复位端输入和数据端D端输入，在经过四级延时D触发器的三个延时节点后作为最终被延时后的复位脉冲信号输出；其中，第三、四级延时D触发器之间的延时节点的信号被作为时钟切换电路的选择控制信号，当该延时节点的信号为低电平时，SOC芯片主频时钟采用RC时钟作为主时钟的输出；当该延时节点的信号为高电平时，SOC芯片主频时钟从之前的RC时钟切换到已经稳定的晶振时钟，使得芯片在结束复位之后基于正确频率的晶振时钟工作。

附图5是本发明片上系统芯片的片内复位系统异步复位同步释放电路地示意图，图中，701为输入到芯片数字系统的时钟信号，702为经过延时逻辑的复位电平脉冲信号。在电路中将信号702分别作为两级锁存D触发器的RST复位端和数据输入D端的输入信号，信号702经过两级D触发器延时锁存，并从电路节点704输出。其中，信号702为异步复位信号，与时钟信号701完全独立，不具有任何同步关系，而经过异步复位同步释放电路中时钟信号701的上升沿锁存之后，输出信号704的变化沿与时钟沿实现了同步。因此，只有当时钟信号701的有效沿来临之后，复位输出信号704才开始变化，并在时钟有效沿之后结束芯片复位，该结构可以有效避免芯片出现在异步复位情况下的电路亚稳态。即所述异步复位同步释放电路包括两级锁存D触发器，将经过延时的复位电平脉冲信号分别作为两级锁存D触发器的RST复位端和数据输入D端的输入信号并经过两级D触发器延时锁存后从第二级D触发器输出；其中，经过延时的复位电平脉冲信号为异步复位信号，与时钟信号不具有任何同步关系；经过异步复位同步释放电路中时钟信号的上升沿锁存之后，输出信号的变化沿与时钟沿实现了同步；因此，只有当时钟信号的有效沿到来之后输出信号才开始变化，并在时钟信号有效沿通过之后结束芯片复位。

附图6是本发明片上系统芯片的片内复位方法芯片上电复位时序图，由图可知，本发明片上系统芯片的片内复位方法，将片外按键复位与片内上电复位相结合，利用片内RC振荡时钟进行分频，将复位电平信号进行延时以等待片外晶振稳定，利用时钟切换电路先选取RC时钟，再选取晶振振荡时钟，保证芯片中主频时钟的稳定性，最后，利用异步复位同步释放电路对延时后的复位信号作主频时钟同步处理以实现复位信号与时钟的同步。结合附图6，按键复位脉冲601为低电平槽脉冲信号，通过片外按键复位电路产生，并经过芯片复位端口输入，上电脉冲602为一从低电平到高电平的上升沿脉冲，芯片上电过程中，该上电信号先为低电平，随着上电的进行逐渐被充电为高电平。按键复位脉冲601或上电脉冲602经过复位电平脉冲产生电路之后均被转换为低电平槽脉冲信号，在延时器的作用下，低电平有效复位时间603被延长以等待晶振稳定。RC振荡时钟为一低频时钟信号，频率通常较低，而对于晶振时钟，随着晶振的起振逐渐趋于稳定，晶振时钟由不稳定时钟604逐步变为稳定时钟605。芯片主频时钟606则先采用RC振荡时钟，当晶振时钟稳定之后，再切换到稳定的晶振时钟。

附图7是本发明片上系统芯片的片内复位方法步骤图。由图可知，本发明片上系统芯片的片内复位方法，包括以下步骤：

S1、SOC芯片通电，RC时钟电路在电源充电作用下很快输出稳定的振荡时钟信号，片外晶振电路开始起振；

S2、复位电平脉冲产生电路将上电所产生的上升沿信号转换为低电平复位槽脉冲信号；

S3、判断晶振时钟是否稳定？否则顺序执行步骤S4，是则执行步骤S5；

S4、数字分频器电路输出相应的分频时钟，在该分频时钟驱动下复位电平脉冲产生电路输出的低电平复位槽脉冲信号结束沿被延时，以等待晶振时间稳定；同时，振荡时钟和复位信号初始化配置控制寄存器，控制寄存器向片内晶振控制电路提供所需的控制信号以保证片内晶振控制电路的正常工作；返回执行步骤S3；

S5、将SOC芯片的主频时钟由振荡时钟切换为晶振时钟，将被延时的复位信号经过异步复位同步释放电路的处理后输出到芯片数字系统；

S6、复位完成，芯片在被延时后的复位信号和已经稳定的晶振时钟控制下开始正常工作；

S7、判断是否需要手动复位？是则顺序执行步骤S8，否则执行步骤S10；

S8、手动开启片外复位按键，片外按键复位电路输出带槽的复位脉冲；

S9、经复位电平脉冲产生电路延时之后输出复位电平信号，配合晶振所产生的稳定时钟，完成SOC芯片的复位，与此同时，在复位作用下，芯片内部的寄存器值被初始化为特定的逻辑电平值，为片内电路提供控制信号，结束复位之后，芯片重新开始正常工作；

S10、结束复位。

显然，本发明片上系统芯片的片内复位系统和复位方法解决了片外按键复位与片内上电复位并存的问题。其次，解决了由于片外晶振起振时间导致稳定时钟输出等待的问题。再次，解决了芯片主频时钟的稳定性问题及芯片复位期间晶振控制电路中控制寄存器问题。最后，解决了异步复位导致电路亚稳态的问题。该复位系统包含以下部分：片外按键复位电路，芯片模拟上电电路，晶振时钟控制电路，模拟RC低频时钟电路，复位电平脉冲产生电路，数字分频延时电路，时钟切换电路及异步复位同步释放电路。

本发明中，在片外，采用传统按键复位开关电路所产生复位脉冲作为芯片手动复位信号的输入，在片内，利用RC充放电电路作为片内上电电路，并在上电时提供电源上电信号。片外按键复位脉冲和片内上电脉冲通过线与的方式实现信号选择，选择信号经过两级反相器缓冲，并通过模数电平转换电路，将模拟电平转换为数字电平，作为复位电平脉冲产生电路的信号输入。当片外按键开关打开时，芯片采用的是上电复位，当片外按键开关闭合时，芯片采用的是按键复位，实现了在不增加额外电路的条件下，完成对按键复位方式和上电复位方式的有效结合。

本发明中，由于片内上电电路的上电信号为一边沿信号，不具有复位信号所需特征，因此利用复位电平脉冲产生电路来实现将片内上电电路的上电信号转换为具有复位特征的低电平槽脉冲信号。复位电平脉冲产生电路可以将任意具有上升变化沿的脉冲信号转换为低电平槽脉冲信号。由于片外按键复位脉冲和片内上电脉冲均具有上升变化沿特征，因此，复位电平脉冲产生电路既适合片内上电电路也适合片外按键复位电路。

本发明中，采用了SOC片内RC时钟振荡器作为片内时钟源，基于该时钟振荡器，在芯片内部为复位系统提供一稳定的低频时钟信号，通过对该时钟信号进行分频，获得所需要的分频时钟，并在分频时钟的控制下，利用延时电路对复位电平脉冲产生电路所产生的复位脉冲进行延时，使得复位电平的结束沿推迟到来，延长了复位电平的持续时间，以等待片外晶振时钟稳定。

本发明中，采用了时钟切换电路来实现对RC时钟和晶振时钟的选择切换。其中，时钟切换电路的选择控制信号由基于RC时钟控制的延时电路提供。当晶振尚未稳定前，时钟选择控制信号为低电平，芯片主频时钟采用RC时钟，当晶振稳定后，时钟选择控制信号变为高电平，芯片主频时钟采用稳定后的晶振时钟。利用时钟切换电路，可以保证芯片时钟的稳定性，在晶振时钟稳定前可以确保寄存器的正确复位初始化，使得晶振控制电路能够正常工作，在晶振时钟稳定后，切换到晶振时钟，使得芯片在复位结束能够以正确时钟频率开始工作。

本发明中，采用异步复位同步释放电路对延时后的复位信号进行时钟同步处理，该电路将异步复位信号通过主频时钟进行两级锁存，使得异步复位信号的变化沿随芯片主频时钟有效沿变化，完成复位信号与芯片主频时钟的同步，可以有效避免异步复位导致的电路亚稳态问题。

具体实施例

以主频时钟为100MHz的SOC芯片为例，片内RC振荡时钟频率10MHz，片外晶振振荡频率100MHz。通过电源对该SOC芯片进行上电。首先，在电源上电条件下，片内RC时钟振荡器开始起振，并很快输出10MHz的低频时钟信号，同时，在片外按键开关打开情况下，片内RC上电电路充电，产生一低电平到高电平的上升沿电平脉冲，该电平脉冲在10MHz的低频RC时钟信号控制下，经复位电平脉冲产生电路输出一低电平的槽脉冲信号。在电源上电时，晶振在晶振控制电路的控制下开始起振，而在晶振起振稳定并输出稳定时钟之前，10MHz的低频RC时钟控制分频延时电路，将复位电平脉冲产生电路输出的低电平复位槽脉冲信号进行延时，使得复位脉冲信号的有效复位电平被延长以等待晶振时钟稳定，同时，芯片中数字系统的主频时钟采用RC时钟作为主频时钟，在RC时钟和复位电平作用下，晶振控制电路中控制寄存器值被复位初始化以维持晶振的起振。当晶振起振结束，晶振输出时钟稳定之后，分频延时电路输出时钟选择控制信号，将输出到芯片的主频时钟从之前的10MHz的RC时钟切换到已经稳定的100MHz的晶振时钟，随后，分频延时电路的分频计数结束，复位信号将结束有效复位电平，由低电平转变为高电平。而被延时后的复位信号为异步复位信号，经过异步复位同步释放逻辑，最终复位信号被芯片的主频时钟有效沿所同步，复位结束边沿被同步到时钟有效沿之后，该输出的复位信号即为复位系统所输出的被延时且与100MHz主频时钟同步的最终复位信号。在复位结束之后，芯片在100MHz的主频时钟下开始正常工作。当需要手动复位时，闭合片外按键复位开关，片外按键复位电路产生一低电平槽脉冲，该脉冲信号经过复位电路之后输出一被延时的低电平复位槽脉冲，在100MHz的晶振时钟控制下，芯片完成寄存器的复位初始化，并在复位结束沿之后完成芯片复位，芯片重新开始正常工作。

显然，本发明片上系统芯片的片内复位系统和复位方法的有益技术效果是大部分电路模块集成在SOC芯片上，减小了面积，降低了成本，在不增加额外电路的基础上，有效地将片外按键复位方式与片内上电复位方式结合起来，方便易用。利用极其简单的片内RC振荡器提供振荡时钟，对复位信号进行延时，屏蔽了片外晶振时钟在复位期间不稳定对复位状态的影响，满足了晶振的起振时间要求，并保证了控制寄存器的正确复位初始化，提高了晶振电路控制功能的寄存器扩展性。通过时钟切换控制电路使得芯片具有稳定的主频时钟，保证了芯片数字电路中逻辑电平的正确翻转。所采用的异步复位同步释放电路，使得复位信号与芯片主频时钟之间具有确定的时序同步关系，避免了异步复位情况下电路亚稳态的问题，使得芯片具有更高的复位可靠性。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改，等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种片上系统芯片的片内复位系统，其特征在于，该复位系统包括片外按键复位电路、片外晶振电路、芯片上电电路、晶振时钟控制电路、复位信号选择电路、复位电平脉冲产生电路、异步复位同步释放电路、控制寄存器、RC时钟电路、数字分频电路、时钟选择逻辑电路、延时电路和时钟切换电路；除了片外按键复位电路和片外晶振电路外，其余电路模块均被集成到片上系统SOC芯片内部；其中，片外按键复位电路所产生的按键复位信号与片内上电电路所产生的上电复位信号经复位信号选择电路输入到复位电平脉冲产生电路中，进而被复位电平脉冲产生电路转换为低电平槽脉冲信号；片外晶振电路和晶振时钟控制电路共同控制片外晶振电路产生晶振时钟信号并作为芯片主频时钟的时钟源输入；振荡时钟和复位信号初始化配置控制寄存器，控制寄存器向片内晶振控制电路提供所需的控制信号以保证片内晶振控制电路的正常工作；RC时钟电路产生低频稳定的振荡时钟作为晶振时钟稳定前的工作时钟，主要用于控制数字分频电路、延时电路和时钟切换电路；复位电平脉冲产生电路所产生的低电平槽脉冲信号在延时电路的控制下被延时以等待晶振时钟的稳定；时钟切换电路在晶振时钟稳定后将之前的RC时钟电路产生振荡时钟切换为稳定后的晶振时钟作为复位结束后的SOC芯片主频时钟；异步复位同步释放电路将延时后的复位信号与芯片主频时钟进行同步，并将最后同步的复位信号作为芯片的复位信号。

2.根据权利要求1所述片上系统芯片的片内复位系统，其特征在于，所述复位信号选择电路包括RC上电复位脉冲电路、两级反相器缓冲单元和模数电平转换电路，片外按键复位电路在按键按下时产生低电平，释放时产生高电平，进而产生一低电平槽脉冲复位信号，片外按键复位电路所产生的复位信号和片内上电复位信号通过线与的方式实现信号选择，选择信号经过两级反相器缓冲并通过模数电平转换电路，将模拟电平转换为数字电平作为复位电平脉冲产生电路的信号输入；当片外按键复位电路断开时，SOC芯片采用的是上电复位；当片外按键复位电路闭合时，SOC芯片采用的是按键复位。

3.根据权利要求1所述片上系统芯片的片内复位系统，其特征在于，所述复位电平脉冲产生电路可以将任意具有上升变化沿的脉冲信号转换为低电平槽脉冲信号，采用三级无复位端的上升沿D触发器对芯片上电所产生的上升沿信号或者由片外按键复位电路所产生的低电平槽脉冲信号进行延时，将延时后的信号与上电所产生的上升沿信号或者由片外按键复位电路所产生的低电平槽脉冲信号的反相信号作或运算，经过或逻辑之后输出带槽的低电平脉冲信号，该信号即为低电平复位槽脉冲信号。

4.根据权利要求1所述片上系统芯片的片内复位系统，其特征在于，所述数字分频电路和延时电路包括四级延时D触发器，由复位电平脉冲产生电路所产生的低电平复位槽脉冲信号作为分频计数器的RST复位端输入、四级延时D触发器的RST复位端输入和数据端D端输入，在经过四级延时D触发器的三个延时节点后作为最终被延时后的复位脉冲信号输出；其中，第三、四级延时D触发器之间的延时节点的信号被作为时钟切换电路的选择控制信号，当该延时节点的信号为低电平时，SOC芯片主频时钟采用RC时钟作为主时钟的输出；当该延时节点的信号为高电平时，SOC芯片主频时钟从之前的RC时钟切换到已经稳定的晶振时钟，使得芯片在结束复位之后基于正确频率的晶振时钟工作。

5.根据权利要求1所述片上系统芯片的片内复位系统，其特征在于，所述异步复位同步释放电路包括两级锁存D触发器，将经过延时的复位电平脉冲信号分别作为两级锁存D触发器的RST复位端和数据输入D端的输入信号并经过两级D触发器延时锁存后从第二级D触发器输出；其中，经过延时的复位电平脉冲信号为异步复位信号，与时钟信号不具有任何同步关系；经过异步复位同步释放电路中时钟信号的上升沿锁存之后，输出信号的变化沿与时钟沿实现了同步；因此，只有当时钟信号的有效沿到来之后输出信号才开始变化，并在时钟信号有效沿通过之后结束芯片复位。

6.一种片上系统芯片的片内复位方法，其特征在于，将片外按键复位与片内上电复位相结合，利用片内RC振荡时钟进行分频，将复位电平信号进行延时以等待片外晶振稳定，利用时钟切换电路先选取RC时钟，再选取晶振振荡时钟，保证芯片中主频时钟的稳定性，最后，利用异步复位同步释放电路对延时后的复位信号作主频时钟同步处理以实现复位信号与时钟的同步。

7.根据权利要求1所述片上系统芯片的片内复位方法，其特征在于，该方法包括以下步骤：

S1、SOC芯片通电，RC时钟电路在电源充电作用下很快输出稳定的振荡时钟信号，片外晶振电路开始起振；

S2、复位电平脉冲产生电路将上电所产生的上升沿信号转换为低电平复位槽脉冲信号；

S3、判断晶振时钟是否稳定？否则顺序执行步骤S4，是则执行步骤S5；

S4、数字分频器电路输出相应的分频时钟，在该分频时钟驱动下复位电平脉冲产生电路输出的低电平复位槽脉冲信号结束沿被延时，以等待晶振时间稳定；同时，振荡时钟和复位信号初始化配置控制寄存器，控制寄存器向片内晶振控制电路提供所需的控制信号以保证片内晶振控制电路的正常工作；返回执行步骤S3；

S5、将SOC芯片的主频时钟由振荡时钟切换为晶振时钟，将被延时的复位信号经过异步复位同步释放电路的处理后输出到芯片数字系统；

S6、复位完成，芯片在被延时后的复位信号和已经稳定的晶振时钟控制下开始正常工作；

S7、判断是否需要手动复位？是则顺序执行步骤S8，否则执行步骤S10；

S8、手动开启片外复位按键，片外按键复位电路输出带槽的复位脉冲；

S9、经复位电平脉冲产生电路延时之后输出复位电平信号，配合晶振所产生的稳定时钟，完成SOC芯片的复位，与此同时，在复位作用下，芯片内部的寄存器值被初始化为特定的逻辑电平值，为片内电路提供控制信号，结束复位之后，芯片重新开始正常工作；

S10、结束复位。