CN111338450A - 一种芯片复位电路及芯片 - Google Patents

Abstract

本发明提供了一种芯片复位电路，连接芯片的外部供电接口，通过外部供电接口输入复位波形，芯片复位电路包括：复位波形生成复位信号，以复位芯片逻辑检测模块、复位信号生成模块以及寄存器；复位波形检测模块连接外部供电接口，用于检测通过外部供电接口输入的复位波形是否符合复位要求，如果符合复位要求则发送复位请求；复位信号生成模块连接复位波形检测模块，用于根据复位波形检测模块发送的复位请求和设定的寄存器控制参数生成复位信号，以复位芯片逻辑。本发明复用了芯片本身的电平输入接口，省去了外部复位接口，可以防止ESD事件或噪声等造成错误复位信号的产生，节省芯片的外部复位接口，减少了电路的封装面积，为后期封装节约了成本。

Description

一种芯片复位电路及芯片

技术领域

本发明涉及芯片领域，尤其涉及一种芯片复位电路及芯片。

背景技术

复位功能是指系统上电之后或遇到不正常的工作状态时，将电路的逻辑及寄存器值恢复为初始配置和状态，使得电路从初始状态开始工作的恢复功能。

复位功能有异步复位和同步复位两种主要的复位方式。异步复位是指使用外部信号控制系统的复位，一旦复位信号生效，不论此时电路的工作状态立刻复位；异步复位的抗干扰能力差，易受静电释放(ESD,Electro-Static discharge)事件或噪声等影响而错误复位，导致电路不够稳定。同步复位是在时钟作用下的复位，在时钟沿来临时复位信号才能起到作用，通常需要复位信号保持一个及以上的时钟周期，同步复位可以过滤掉高于时钟频率的毛刺。

目前，对于芯片复位来讲，不管是异步复位还是同步复位，都需要有独立的外部复位接口。

发明内容

本发明公开一种芯片复位电路及芯片，以解决现有的芯片复位需要独立复位接口，容易造成复位错误的问题。

为了达到上述目的，本发明实施例公开一种芯片复位电路，连接芯片的电平输入接口，通过所述电平输入接口输入复位波形，所述芯片复位电路包括：复位芯片逻辑检测模块、复位信号生成模块；所述复位波形检测模块连接所述电平输入接口，用于检测通过所述电平输入接口输入的复位波形是否符合复位要求，如果符合复位要求则发送复位请求；所述复位信号生成模块连接所述复位波形检测模块，用于根据所述复位波形检测模块发送的复位请求和设定的寄存器控制参数生成复位信号，以复位芯片逻辑。

在一些实施例中，所述复位波形通过其他芯片产生，并通过所述其他芯片的输出口接入至所述芯片的电平输入接口。

在一些实施例中，所述复位波形检测模块通过图形识别所述电平输入接口输入的复位波形是否符合0101_0101_0011_0101_010的序列，以及每个字符的持续时间是否符合设定的要求字符持续时间。

在一些实施例中，所述电平输入接口输入的复位波形符合复位要求，包括：所述复位波形符合0101_0101_0011_0101_010的序列，以及每个字符的持续时间为3～5ms，且每个字符的持续时间的误差不超过10％。

在一些实施例中，所述设定的寄存器控制参数包括复位功能使能控制参数，所述复位信号生成模块接收到所述复位请求后，根据所述复位功能使能控制参数，生成相应的复位信号。

在一些实施例中，所述设定的寄存器控制参数包括复位信号延时控制参数，用于控制生成的复位信号相对于电平输入接口输入的所述复位波形的延时时间。

在一些实施例中，所述复位信号相对于电平输入接口输入的所述复位波形的延时时间大于有效零值的持续时间，为10-20ms。

在一些实施例中，所述设定的寄存器控制参数包括复位持续时间控制参数，用于控制生成的复位信号的持续时间。

在一些实施例中，所述复位信号的持续时间大于防抖动的时间，以及大于有效零值的持续时间。

在一些实施例中，所述电平输入接口为外部供电接口或电源开关。

为了达到上述目的，本发明实施例还公开一种芯片，包括电平输入接口，所述芯片还包括如本发明任一实施例所述的芯片复位电路；所述芯片复位电路连接所述电平输入接口，根据通过所述电平输入接口输入的复位波形生成复位信号，以复位芯片逻辑。

本发明实施例公开的芯片复位电路及芯片，复用了芯片本身的电平输入接口，省去了外部复位接口，复位的产生由普通的外部电平输入转变为外部复位波形输入，可以防止ESD事件或噪声等造成错误复位信号的产生，导致系统一直处于复位状态而无法正常工作，使用复位信号控制参数(复位信号使能，复位信号延时时间，复位信号持续时间)可以有效的控制复位信号的时序，大大减少了错误复位的可能性，有效提升了电路的稳定性；另外，集成电路引出的接口数量直接影响芯片封装的面积，本发明复用电平输入接口，节省芯片的外部复位接口，减少了电路的封装面积，为后期封装节约了成本；并且，本发明将异步复位转变为同步复位，避免了因异步复位释放而导致的内部逻辑错误，增强了电路的稳定性。

参照后文的说明和附图，详细公开了本发明的特定实施方式，指明了本发明的原理可以被采用的方式。应该理解，本发明的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本发明的实施方式包括许多改变、修改和等同。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例的芯片复位电路的结构示意图。

图2为本发明实施例的外部输入的复位波形的示意图。

图3为本发明实施例根据寄存器控制参数生成的复位信号的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本领域技术技术人员知道，本发明的实施方式可以实现为一种系统、装置、设备、方法或计算机程序产品。因此，本公开可以具体实现为以下形式，即：完全的硬件、完全的软件(包括固件、驻留软件、微代码等)，或者硬件和软件结合的形式。

下面参考本发明的若干代表性实施方式，详细阐释本发明的原理和精神。

图1为本发明实施例的芯片复位电路的结构示意图。如图1所示，芯片复位电路10连接芯片的电平输入接口20，通过所述电平输入接口20输入复位波形，所述芯片复位电路10包括：复位芯片逻辑检测模块101、复位信号生成模块102。

本实施例中，所述复位波形检测模块101连接所述电平输入接口20，用于检测通过所述电平输入接口20输入的复位波形是否符合复位要求，如果符合复位要求则发送复位请求；

所述复位信号生成模块102连接所述复位波形检测模块101，用于根据所述复位波形检测模块101发送的复位请求和设定的寄存器控制参数生成复位信号，以复位芯片逻辑。

在一些实施例中，所述复位波形可以通过其他芯片产生，并通过其他芯片的输出口接入至所述芯片的电平输入接口20。本发明实施例中，芯片的电平输入接口20可以为外部供电接口或者电源开关。一般来讲，外部供电接口在对电路进行供电时，或者电源开关控制电源时，一般是常0或者常1的状态，在复用电平输入接口20实现复位功能时，由普通的外部电平输入转变为外部复位波形输入。在一种实施方式中，以电平输入接口20为外部供电接口为例，外部输入的复位波形可以如图2所示，为0101_0101_0011_0101_010的序列。

本实施例中，复位波形检测模块101检测复位波形是否符合复位要求，包括：检测电平输入接口20输入的复位波形是否符合0101_0101_0011_0101_010的序列，以及每个字符的持续时间是否符合设定的要求字符持续时间。

其中，检测电平输入接口20输入的复位波形是否符合0101_0101_0011_0101_010的序列，可以检测复位波形第一个有效零值信号的持续时间，以此为标准加上±10％误差判断后续波形是否为符合要求的复位波形。其中，如果复位波形符合0101_0101_0011_0101_010的序列，以及每个字符的持续时间符合设定的要求字符持续时间(一般为3～5ms)，且每个字符的持续时间的误差不超过10％，则可以认为复位波形符合复位要求。当复位波形检测模块101检测复位波形符合复位要求时，则生成复位请求发送给复位信号生成模块102。

本发明实施例中，复位信号生成模块102执行复位功能使能控制，复位信号延时控制和复位持续时间控制。复位信号生成模块102接收来自复位波形检测模块101发送的复位请求后，根据寄存器使能的控制，可以生成相应的复位信号，并且如图3所示，由复位信号延时参数控制复位信号相对于电平输入接口20输入的复位波形的延时时间，由复位持续时间参数来控制复位信号持续时间，生成满足防抖动处理等需求的复位信号。

具体实施时，复位信号是由芯片内部产生的，芯片内部的寄存器存储相应的配置信息。例如，寄存器中有标志复位功能的使能，如果此寄存器值为0，说明这个复位功能是关闭状态，即使识别出了外部输入有效的复位波形，内部也不会产生复位信号。复位使能控制，如果寄存器是1，说明复位功能是打开的，此时在接收到复位波形检测模块101发送的复位请求后，生成相应的复位信号。

本申请实施例中，复位信号生成模块102还执行复位信号延时控制。延迟设置为了保证复位波形检测模块101可以完整的识别外部输入的复位波形。如果不设置延时，复位会在最后一个有效1值上升沿立马生效，让复位波形检测模块101也恢复初始状态。因此，设置延时信号可以保证检测到完整的复位波形，保证复位波形检测电路逻辑的完整性。在一些实施例中，所述复位信号相对于电平输入接口20输入的所述复位波形的延时时间应大于有效零值的持续时间，这样才能保证复位波形检测电路的逻辑完整性，一般可设为10-20ms。

本申请实施例中，复位信号生成模块102还执行复位持续时间控制。一般复位持续时间根据两种情况设定，第一，如果电路的其他部分有复位的防抖动处理，复位持续时间应大于防抖动的时间；第二，如果芯片有不同的时钟域，应设置足够长的复位时间保证在不同时钟下复位信号都有用。也就是说，设置复位持续时间可以保证复位信号作用于所有的电路(防抖动和不同时钟域下的电路)，并且复位持续时间应大于有效零值的持续时间，这样才能保证复位波形检测电路的逻辑完整性。一般来讲，复位持续时间可以设为10～20ms。

在本公开实施例中，复位信号延时控制参数和复位持续时间控制参数是存储在寄存器中的，且这两个寄存器比较特殊，不受复位功能控制。

本发明实施例还提供一种芯片，包括电平输入接口，所述芯片还包括上述任一实施例所述的芯片复位电路。所述芯片复位电路连接所述电平输入接口，根据通过所述电平输入接口输入的复位波形生成复位信号，以复位芯片逻辑。

通过以上对本申请实施例的芯片复位电路的描述，可以得知，本发明实施例公开的芯片复位电路及芯片，复用了芯片本身的电平输入接口(可以为外部供电接口或者电源开关)，省去了外部复位接口，复位的产生由普通的外部电平输入转变为外部复位波形输入，可以防止ESD事件或噪声等造成错误复位信号的产生，导致系统一直处于复位状态而无法正常工作；使用复位信号控制参数(复位信号使能，复位信号延时时间，复位信号持续时间)可以有效的控制复位信号的时序，大大减少了错误复位的可能性，有效提升了电路的稳定性；另外，集成电路引出的接口数量直接影响芯片封装的面积，本发明复用电平输入接口，节省芯片的外部复位接口，减少了电路的封装面积，为后期封装节约了成本；并且，本发明将异步复位转变为同步复位，避免了因异步复位释放而导致的内部逻辑错误，增强了电路的稳定性。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种芯片复位电路，其特征在于，连接芯片的电平输入接口，通过所述电平输入接口输入复位波形，所述芯片复位电路包括：复位芯片逻辑检测模块、复位信号生成模块；

所述复位波形检测模块连接所述电平输入接口，用于检测通过所述电平输入接口输入的复位波形是否符合复位要求，如果符合复位要求则发送复位请求；

所述复位信号生成模块连接所述复位波形检测模块，用于根据所述复位波形检测模块发送的复位请求和设定的寄存器控制参数生成复位信号，以复位芯片逻辑。

2.根据权利要求1所述的芯片复位电路，其特征在于，所述复位波形通过其他芯片产生，并通过所述其他芯片的输出口接入至所述芯片的电平输入接口。

3.根据权利要求1所述的芯片复位电路，其特征在于，所述复位波形检测模块通过图形识别所述电平输入接口输入的复位波形是否符合0101_0101_0011_0101_010的序列，以及每个字符的持续时间是否符合设定的要求字符持续时间。

4.根据权利要求3所述的芯片复位电路，其特征在于，所述电平输入接口输入的复位波形符合复位要求，包括：

所述复位波形符合0101_0101_0011_0101_010的序列，以及每个字符的持续时间为3～5ms，且每个字符的持续时间的误差不超过10％。

5.根据权利要求1所述的芯片复位电路，其特征在于，所述设定的寄存器控制参数包括复位功能使能控制参数，所述复位信号生成模块接收到所述复位请求后，根据所述复位功能使能控制参数，生成相应的复位信号。

6.根据权利要求5所述的芯片复位电路，其特征在于，所述设定的寄存器控制参数包括复位信号延时控制参数，用于控制生成的复位信号相对于电平输入接口输入的所述复位波形的延时时间。

7.根据权利要求6所述的芯片复位电路，其特征在于，所述复位信号相对于电平输入接口输入的所述复位波形的延时时间大于有效零值的持续时间，为10-20ms。

8.根据权利要求5所述的芯片复位电路，其特征在于，所述设定的寄存器控制参数包括复位持续时间控制参数，用于控制生成的复位信号的持续时间。

9.根据权利要求8所述的芯片复位电路，其特征在于，所述复位信号的持续时间大于防抖动的时间，以及大于有效零值的持续时间。

10.根据权利要求1-9任一项所述的芯片复位电路，其特征在于，所述电平输入接口为外部供电接口或电源开关。

11.一种芯片，包括电平输入接口，其特征在于，所述芯片还包括如权利要求1-10任一项所述的芯片复位电路；

所述芯片复位电路连接所述电平输入接口，根据通过所述电平输入接口输入的复位波形生成复位信号，以复位芯片逻辑。

Images