JP3006330B2 - データ処理装置のクロック衝突検知回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置のクロッ
ク衝突検知回路に関する。

【０００２】

【従来の技術】データ処理装置を形成するコンピュータ
のシステム構成として、処理速度の向上等の性能向上の
ために、プロセッサを２個以上用いるマルチプロセッサ
システムがある。このシステムの簡単な一例としては、
たとえば図５に示すように、複数のＣＰＵボード１〜３
を一つの共通バス（以下単にバスという）５に接続して
用いる場合がある。各ＣＰＵボード１〜３には、一つの
基板上に、クロック発生器内蔵のＣＰＵ１〜３その他の
各種デバイスが搭載され、また、ＣＰＵ１〜３から外部
へのクロック出力の有無を設定するためのクロックＯＮ
／ＯＦＦジャンパ（以下単にジャンパという）６が設け
られている。こうしたシステムにおいてＣＰＵ間のアク
セスはバス５に供給されるクロック信号を基準にして行
なわれるが、この基準となるクロック信号は、ジャンパ
６の設定により、あらかじめ指定された一つのＣＰＵ１
（たとえばマスタＣＰＵ）からバス５上に供給される。
それ以外のＣＰＵ２，３（たとえばスレーブＣＰＵ）に
ついては、各ジャンパ６の設定により内部のクロック発
生器とバス５とを電気的に切り離してある。したがっ
て、正常時には基板１上のＣＰＵ１からのみクロック信
号がバス５上に出力されることになる。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のシステムにあっては、複数のＣＰＵボードを
バスに接続する際に、回路組立者の不注意等によりジャ
ンパ６の設定を誤ってしまうおそれ、具体的には、たと
えば図６において、クロック信号をバス５に出力すべき
でない基板２上のジャンパ６を切り忘れてしまうおそれ
がある。この場合には、基板１上のマスタＣＰＵ１から
の正規のクロック信号と、ジャンパ６が誤設定された基
板２上の他のＣＰＵ２からのクロック信号とがバス５上
で衝突することになるが、このようにクロック信号どう
しが衝突すると、これらクロック間のタイミングのずれ
等によってバス５上の信号がビート波形となるため、そ
れをクロックとして使用できなくなるおそれがある。こ
れは動作不良等のトラブルの発生原因になる。

【０００４】また、従来のＣＰＵボードにあっては、ジ
ャンパ６が基板上に設けられているため、バス５に接続
されると回路組立者は肉眼でジャンパ６の誤設定の有無
を確認しにくいという問題もある。これは、前記トラブ
ルが生じたときの対処を遅らせる一因になりうる。

【０００５】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、ジャンパの誤設定によるバ
ス上におけるクロックの衝突を検知してそれを回避させ
るとともにその旨をアラームしうるデータ処理装置のク
ロック衝突検知回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
の本発明は、それぞれジャンパの設定に応じて共通バス
にクロック信号を出力する複数のＣＰＵボードを前記共
通バスに接続してなるデータ処理装置における前記各Ｃ
ＰＵボードに搭載されるクロック衝突検知回路におい
て、前記共通バスへのクロック信号の出力を停止させる
クロック停止手段と、ジャンパの誤設定によるクロック
信号の誤出力を知らせるアラーム信号を発生させるアラ
ーム発生手段と、前記共通バス上のクロック信号と自ら
出力したクロック信号との排他的論理和演算又は排他的
否定論理和演算を行って、前記共通バス上におけるクロ
ック信号どうしの衝突の有無を検知するクロック衝突検
知手段と、前記共通バス上におけるクロック信号どうし
の衝突が検知された場合、あらかじめ設定されたフラグ
情報に基づいて自己が前記共通バス上にクロック信号を
出力すべきボードかどうかを判断し、自己が前記共通バ
ス上にクロック信号を出力すべきボードでないと判断し
たとき、前記クロック信号停止手段および前記アラーム
発生手段に対してこれらを動作させる指令信号を出力す
るクロック調停手段とを有することを特徴とする。

【０００７】

【作用】このように構成した本発明にあっては、ジャン
パの設定に応じて共通バスにクロック信号を出力するＣ
ＰＵボードを用いたデータ処理装置において、ジャンパ
の誤設定によって異なるＣＰＵからのクロック信号が共
通バス上で衝突すると、クロック間のタイミングのずれ
等により衝突後の信号はビート波形となり、この信号と
ＣＰＵからのクロック信号との間に位相のずれが生じ
る。クロック衝突検知手段は、共通バス上のこうしたク
ロック信号と自ら出力したクロック信号との排他的論理
和演算又は排他的否定論理和演算を行って、両者の位相
のずれの有無に応じた出力信号を取得し、この出力信号
に基づいて共通バス上におけるクロック信号どうしの衝
突の有無を検知する。クロック信号の衝突が検知される
と、クロック調停手段は、あらかじめ設定されたフラグ
情報に基づいて、自己が共通バス上にクロック信号を出
力すべきボードかどうかを判断し、自己が共通バス上に
クロック信号を出力すべきボードでないと判断したとき
は、クロック信号の誤出力すなわちジャンパの誤設定あ
りと判断して、クロック停止手段およびアラーム発生手
段に対してこれらを動作させる指令信号を出力する。こ
の指令を受けると、クロック停止手段は、共通バスへの
クロック信号の出力を停止させ、また、アラーム発生手
段は、ジャンパの誤設定によるクロック信号の誤出力を
知らせるアラーム信号を発生させる。

【０００８】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の一実施例によるクロック衝突検
知回路の構成をその基板と共に示すブロック図、図２は
図１中の一論理素子の真理値表を示す図、図３は同実施
例による正常時の動作波形を示す図、図４は同実施例に
よる衝突時の動作波形を示す図である。なお、図１にお
いて図５および図６と共通する部分には同一の符号を付
してある。

【０００９】図１に示されるクロック衝突検知回路１０
はＣＰＵボードを形成する一つの基板１１上に搭載さ
れ、図示しないＣＰＵ内のクロック発生器１２にクロッ
クＯＮ／ＯＦＦジャンパ６（前述のように単にジャンパ
という）を介して接続されている。このクロック衝突回
路１０は、クロック信号のオンオフ制御を行うクロック
制御回路１３を有し、このクロック制御回路１３は前記
ジャンパ６を介してクロック発生器１２に接続され、一
方でダイオード１４を介して共通バス５（前述のように
単にバスという）に接続されている。したがって、クロ
ック発生器１２で発生したクロック信号は、順にジャン
パ６、クロック制御回路１３、ダイオード１４を通って
バス５に出力される。クロック制御回路１３は、たとえ
ばサイリスタで構成され、制御用信号が加わるとオン
（導通）状態からオフ（非導通）状態になり、一度オフ
状態になると制御用信号がなくなってもこの状態が続く
ように構成されている。

【００１０】また、このクロック衝突検知回路１０は、
論理素子としてのＥＸＮＯＲ（排他的否定論理和）回路
１５を有しており、その入力Ａはクロック制御回路１３
とダイオード１４の間に接続され、入力Ｂは入力信号を
反転させるインバータ１６を介してバス５に接続され、
その出力Ｆは後述するクロック調停回路に接続されてい
る。したがって、入力Ａにはクロック発生器１２からの
自らのクロック信号が入力し、入力Ｂにはバス５上のク
ロック信号の反転信号が入力するようになっている。こ
のＥＸＮＯＲ回路１５は、図２に示すような真理値表を
有し、入力Ａと入力Ｂのレベルが同じであればハイ
（Ｈ）のレベルを出力し、そうでなければロー（Ｌ）の
レベルを出力するので、後述するような原理に基づいて
バス５上におけるクロック信号の衝突を検知することが
できる。後述のように、本実施例では、ＥＸＮＯＲ回路
１５は、バス５上でクロック信号が衝突している時には
ハイの信号を出力し、正常時にはローの信号のみを出力
する。

【００１１】クロック調停回路１７は、ＥＸＮＯＲ回路
１５からハイの信号が出力された時に、つまり、バス５
上でクロック信号が衝突していると判断される時に、自
分がバス上にクロック信号を供給すべき基板（たとえば
マスタＣＰＵの基板）であるかどうかを判断する。この
判断は、あらかじめＲＯＭ内に格納されたプログラム上
のフラグをルックアップすることによってなされ、その
ため、バス５にクロック信号を供給すべきＣＰＵボード
についてはＲＯＭ内に格納されるプログラムの上にあら
かじめその旨のフラグが立てられている。また、このク
ロック調停回路１７は、前記クロック制御回路１３およ
びアラーム発生回路１８に接続されており、バス５上で
クロック信号が衝突していると判断しかつ自分がバス５
上にクロック信号を出力すべき基板ではないと判断した
時には、クロック制御回路１３およびアラーム発生回路
１８に、それぞれ、クロック出力を停止させる指令およ
びクロックの誤出力を知らせるアラームを発生させる指
令を出力する。この時、クロック制御回路１３に出力さ
れる指令は、前述のように、オン状態をオフ状態に切り
替えそしてこの状態を保持（ラッチ）させる内容の制御
用信号である。アラーム発生回路１８は、ジャンパ６の
誤設定のためにクロック信号が誤出力されている旨のア
ラーム信号を発生し、この信号を基板１１上の図示しな
いＣＰＵに対して出力する。

【００１２】なお、以上において、クロック停止手段は
クロック制御手段１３、アラーム発生手段はアラーム発
生回路１８、クロック衝突検知手段はＥＸＮＯＲ回路１
５、クロック調停手段はクロック調停回路１７によりそ
れぞれ構成されている。

【００１３】次にこのように構成されたクロック衝突検
知回路１０の動作を説明するが、その前に、この回路１
０のよって立つ原理について説明しておく。前述したよ
うに、一つのバス５に複数のＣＰＵボードを接続した場
合に、クロックを出力すべき基板（以下これをクロック
出力基板という）以外の基板（以下これをクロック非出
力基板という）からもジャンパ６の誤設定によりバス５
上にクロック信号が出力されると、クロック出力基板か
らの正規のクロック信号とクロック非出力基板からのク
ロック信号とがバス５上で衝突することになる。このと
き、クロック間のタイミングのずれ等によってバス５上
の信号はビート波形となり、衝突前の各クロック信号の
波形とは違ったものになるため、これらの波形に位相の
ずれが生じる（図４参照）。したがって、バス５上の信
号の波形と元のクロック信号の波形とを比較することに
よって、バス５上におけるクロック信号の衝突の有無を
検知することができる。そこで、本実施例では、前述の
ように、ＥＸＮＯＲ回路１５を設けて、自らのクロック
信号（入力Ａ）とバス５上の信号（入力Ｂ）とを入力
し、これらの信号波形を比較するようにしている。

【００１４】そこで、このクロック衝突検知回路１０の
具体的動作であるが、これについては、基板１１上のジ
ャンパ６に誤設定が存在せずバス５上でクロック信号の
衝突が生じていない場合（正常時）と、基板１１上のジ
ャンパ６に誤設定が存在しバス５上でクロック信号の衝
突が生じている場合（衝突時）とに分け、それぞれの場
合について図３および図４を参照しながら説明する。

【００１５】まず、正常時について説明する。このとき
クロック出力基板は、ジャンパ６が切断されていないた
め、クロック発生器１２で発生したクロック信号はジャ
ンパ６、クロック制御回路１３、ダイオード１４を介し
てバス５に供給される。同時に、この自らのクロック信
号はＥＸＮＯＲ回路１５の入力Ａに入力される。その一
方で、バス５上に供給された前記クロック信号は、イン
バータ１６で反転された後、ＥＸＮＯＲ回路１５の入力
Ｂに入力される。したがって、図３に示すように、入力
Ａと入力Ｂとはちょうどハイとローのレベルが反転して
いるだけで位相のずれはなく、したがって、ＥＸＮＯＲ
回路１５の出力Ｆはローのレベルのままである。よっ
て、クロック調停回路１７は動作せず、クロック制御回
路１３はオン状態のままであるので、このクロック出力
基板はクロック信号の出力を続行する。なお、クロック
非出力基板については、ジャンパ６が切断されているた
め、バス５上にクロック信号が出力されたりＥＸＮＯＲ
回路１５の入力Ａにその信号が入力されることはなく、
したがって、このクロック衝突検知回路１０は動作しな
い。

【００１６】次に、衝突時について説明する。このと
き、クロック出力基板であれクロック非出力基板であ
れ、これら基板１１上のクロック発生器１２で発生した
各クロック信号はジャンパ６、クロック制御回路１３、
ダイオード１４を介してそれぞれバス５に供給され、バ
ス５上で衝突する。この衝突によりバス５上の信号はビ
ート波形となる。たとえば、図４に示すような異なるタ
イミングの二つのクロック信号（図中の他クロックと自
クロック）が衝突するとその信号の合成波形は同図中の
衝突波形のようになる。このとき、自らのクロック信号
（自クロック）はＥＸＮＯＲ回路１５の入力Ａに入力さ
れ、その一方で、他のクロック信号（他クロック）と自
らのクロック信号（自クロック）との衝突により形成さ
れるバス５上の信号（衝突波形）はＥＸＮＯＲ回路１５
の入力Ｂに入力される。そして、これらの入力信号Ａと
Ｂとは位相がずれているため、ＥＸＮＯＲ回路１５は図
４に示すような出力Ｆ、つまり、ハイのレベルを出力す
る。これによって、バス５上でのクロック信号の衝突が
検知される。この出力Ｆはクロック調停回路１７に入力
される。

【００１７】このようにクロック調停回路１７にハイの
レベルの信号が入力されると、クロック調停回路１７
は、ＲＯＭ内のプログラム上のフラグをルックアップし
て、自分の基板１１がバス５上にクロック信号を出力す
べきクロック出力基板かどうかを判断する。この判断の
結果として自分がバス５上にクロック信号を出力すべき
でないクロック非出力基板である場合には、クロック制
御回路１３にクロックの出力を停止させる指令を出力す
るとともに、アラーム発生回路１８にアラームを発生さ
せるべき指令を出力する。指令を受けたクロック制御回
路１３はオン状態からオフ状態になり、この状態をその
後も保持（ラッチ）する。これにより、クロック非出力
基板については、たとえジャンパ６が誤設定されていて
も、クロック発生器１３からバス５へのクロック信号の
供給が停止されることになる。一方で、指令を受けたア
ラーム発生回路１８は、ジャンパ６の誤設定のためにク
ロック信号が誤出力されている旨のアラーム信号を発生
させ、この信号を基板１１上の図示しないＣＰＵに対し
て出力する。こうした動作においては、ジャンパ６の誤
設定によりクロック信号を出力しているクロック発生器
１２だけを電気的に切断してクロック出力を停止させる
とともに、アラームを発生させるだけであるので、この
クロック非出力基板の本来の機能は全く損なわれること
なく、所定の動作を続行することができる。これに対
し、自分の基板１１がクロック出力基板である場合に
は、クロック調停回路１７は何ら指令を出力しないの
で、現状の動作が続行されることになる。

【００１８】したがって、本実施例によれば、クロック
制御回路１３とＥＸＮＯＲ回路１５とクロック調停回路
１７とを設けて、バス５上におけるクロック信号の衝突
を検知し、これを検知した時には自分がクロック非出力
基板である場合に限ってクロック出力を停止させうるよ
うにしたので、たとえジャンパ６を誤って設定したとし
ても、そのジャンパ誤設定によるバス５上でのクロック
信号の衝突を回避することができるようになり、ジャン
パ誤設定によるバス５上のクロック信号の乱れに起因す
る基板１１の誤動作を防止することができる。

【００１９】また、本実施例では、アラーム発生回路１
８を設けて、自分がクロック非出力基板、つまり、ジャ
ンパ６が誤設定されている旨をアラームとしてＣＰＵに
出力するようにしたので、ジャンパ６の誤設定を容易に
確認することができるようになる。

【００２０】

【発明の効果】以上述べたように本発明によれば、ジャ
ンパの設定に応じて共通バスにクロック信号を出力する
ＣＰＵボードを用いたデータ処理装置において、ジャン
パの誤設定に伴うクロック信号の誤出力による共通バス
上でのクロック信号どうしの衝突を検知してその誤出力
を停止させるようにしたので、ジャンパの誤設定による
ＣＰＵボードの誤動作を防止することができ、データ処
理装置の信頼性を向上させることができる。また、ジャ
ンパの誤設定によりクロック信号を誤出力したＣＰＵボ
ードについてはその旨をアラームさせるようにしたの
で、クロック信号の誤出力すなわちジャンパの誤設定を
容易に確認することができ、保守を容易に行うことが可
能になる。

【図面の簡単な説明】

【図１】本発明の一実施例によるクロック衝突検知回路
の構成をその基板と共に示すブロック図である。

【図２】図１中の一論理素子の真理値表を示す図であ
る。

【図３】同実施例による正常時の動作波形を示す図であ
る。

【図４】同実施例による衝突時の動作波形を示す図であ
る。

【図５】ジャンパが正常に設定された従来技術の一例を
示す図である。

【図６】ジャンパが誤設定された従来技術の一例を示す
図である。

【符号の説明】

５…バス ６…クロックＯＮ／ＯＦＦジャンパ １０…クロック衝突検知回路 １１…基板（ＣＰＵボード） １２…クロック発生器（ＣＰＵ） １３…クロック制御回路（クロック停止手段） １４…ダイオード １５…ＥＸＮＯＲ回路（クロック衝突検知手段） １６…インバータ １７…クロック調停回路（クロック調停手段） １８…アラーム発生回路（アラーム発生手段）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/04 302 G06F 1/10 G06F 13/376 G06F 13/42 350

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 それぞれジャンパの設定に応じて共通バ
   スにクロック信号を出力する複数のＣＰＵボードを前記
   共通バスに接続してなるデータ処理装置における前記各
   ＣＰＵボードに搭載されるクロック衝突検知回路におい
   て、 前記共通バスへのクロック信号の出力を停止させるクロ
   ック停止手段と、ジャンパの誤設定による クロック信号の誤出力を知らせ
   るアラーム信号を発生させるアラーム発生手段と、 前記共通バス上のクロック信号と自ら出力したクロック
   信号との排他的論理和演算又は排他的否定論理和演算を
   行って、前記共通バス上におけるクロック信号どうしの
   衝突の有無を検知するクロック衝突検知手段と、前記共通バス上におけるクロック信号どうしの衝突が検
   知された場合 、あらかじめ設定されたフラグ情報に基づ
   いて自己が前記共通バス上にクロック信号を出力すべき
   ボードかどうかを判断し、自己が前記共通バス上にクロ
   ック信号を出力すべきボードでないと判断したとき、前
   記クロック信号停止手段および前記アラーム発生手段に
   対してこれらを動作させる指令信号を出力するクロック
   調停手段と、 を有することを特徴とするデータ処理装置のクロック衝
   突検知回路。