JPS63263547A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、出力端子に出力したいデータである出力設定
値を出力バッファを介して出力端子に出力するマイクロ
コンピュータに関する。

（従来の技術〕 近年、マイクロコンピュータを用いた各種応用システム
はますます高度で會富な機能を持つようになり、応用シ
ステムに対する信頼性の要求も極めて強いものがある。

このため、応用システムにもい（つかの保護回路、監視
回路が設けられており、最も基本的な監視回路の一つと
して、マイクロコンピュータの出力信号を監視する端子
回路がある。

これは、マイクロコンピュータの出力端子に出力設定値
と等しい正常な出力信号が出力されているか否かをモニ
タし、バス衝突や、端子破壊に起因する信号レベルの異
常、誤動作を監視するものである。

従来の端子回路を内蔵したマイクロコンピュータでは、
信号レベルのモニタを第３図または第４図のように行っ
ている。

第３図はマイクロコンピュータ３９が出力端子３０．３
１．３２からの出力信号３３．３４゜３５をマイクロコ
ンピュータ３９自身の入力端子３６．３７．３８から読
み込み、出力端子３０゜３１．３２への出力設定値と出
力信号３３．３４゜３５の信号レベルが等しいか否かを
モニタするセルフチェックの方法である。この方法では
マイクロコンピュータ３９が自身の出力設定値と出力端
子の信号レベルを比較するので特別な付加回路を必要と
しない利点がある。しかし入力端子からの信号レベルの
読み込みおよび出力設定値との比較。

不一致の有無の検出といったソフトウニ゛ア処理が必要
であるため、異常発生の検出までに非常に時間がかかり
、応答性が悪い。また、マイクロコンピュータ３９の限
られた端子を周辺機器制ｔｉｌ１等に使用するのではな
く、出力端子のモニタ用に使用するため、端子の利用効
率が悪くなるといった欠点がある。

第４図はマイクロコンピュータ４９の出力端子４０．４
１．４２の出力信号４３．４４．４５のレベルを他のマ
イクロコンピュータ５０でモニタする方法である。マイ
クロコンピュータ４９は出力設定値のデータをバス５１
を介しマイクロコンピュータ５０に伝える。マイクロコ
ンピュータ１　　　５０はバス５１を介して伝えられた
マイクロコンピュータ４９の出力設定値と、入力端Ｐ４
６゜４７．４８から読み込んだ信号レベルのデータを比
較して、不一致の有無を検出し、異常があれば割込み信
号５２を発生してマイクロコンピュータ４９に伝える。

本方法ではマイクロコンピュータ５０をマイクロコンピ
ュータ４９の出力信号レベル専用のモニタとして使用す
ることで異常発生から検出までの応答性を高めることが
できる利点がある。

しかし、外部機器を制御するマイクロコンピュータとは
別に、出力信号のレベルをモニタするマイクロコンピュ
ータを必要とするため、コストが重み、経済性に問題が
ある。

〔発明が解決しようとする問題点〕

上述した従来の端子回路を備えたマイクロコンピュータ
は、出力端子の信号レベルのモニタを行うセルフチェッ
クの方法では、信号レベルの異常検出までに非常に時間
がかかり、また端子の利用効率が悪くなるといった欠点
があり、一方外部に別のデバイスを備えて出力端子の信
号レベルをモニタする方法を採ると、コストが重み経済
性に問題があるといった欠点がある。

〔問題点を解決するための手段〕

本発明のマイクロコンピュータは、出力設定値と出力端
子の信号とを比較する比較手段と、前記比較手段が発生
する不一致信号をＣＰＵに通知する通知手段とを有して
いる。

〔作用〕

したがって、別デバイスを使用してモニタしたり、マイ
クロコンピュータ自身の入力端子を使用してモニタする
ことが不要であるため、限られた端子を有効に利用でき
、経済性にすぐれ、また出力設定値と出力端子の出力信
号値との間に不一致が発生したことを割込み要求という
形でＣＰＵ＄よ検出することが可能であるから、不一致
をリアルタイムに検出できる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のマイクロコンピュータの第１の実施例
の出力端子回路とＣＰＵのブロック図である。

ＣＰＵ２２は所定のソフトウェア処理機能と割込み処理
機能とを備え、端子制御を含むマイクロコンピュータ全
体の処理、制御を行なう。出力バッファ１は出力端子２
０に出力設定値を出力するバッファである。出力ラッチ
２はＣＰＵ２２からの書込み信号３によりバス４上のデ
ータをラッチし、出力設定値として保持する。制御レジ
スタ５はＣＰｔＪ２２により値が設定されるレジスタで
、出力端子２０の信号し・ベルと出力設定値とに不一致
が発生した時、ＣＰＵ２２へ割込み要求信号９を発生す
るか否かを不一致検出許可信号１０でアンドゲート７に
より選択する。ＸＯＲゲート６は、出力バッファ１に入
力されている出力ラッチ２の出力信号へのレベルと出力
端子２０の信号Ｂのレベルの排他的論理和をとり、結果
をアンドゲート７に出力する。サンプリング回路８はア
ンドゲート７の出力をサンプリングして割込み要求信号
９を発生する。サンプリング回路８には、出カラツブ２
の棗込み信号３も入力されている。これは、出力ラッチ
２の出力設定値を変更した際、出力バッファ１の伝達遅
延により発生するＸＯＲゲート６のスパイクライズをサ
ンプリング回路８で除去し、誤って割込み要求信号９を
発生させないようにするためである。

次に、本実施例の動作について説明する。

（１）通常動作時 ＣＰＵ２２からの書込み信号３により、出力ラッチ２に
出力設定値が書込まれ信号Ａのレベルが確定する。出力
バッファ１は信号へと同一レベルの信ｊｌＢを出力端子
２０に出力する。この時には信号Ａのレベル−信号Ｂの
レベルであるから、ＸＯＲゲート６の出力はロウレベル
となる。このため不一致検出許可信号１０のレベルにか
かわらず、アンドゲート７の出力もロウレベルとなる。

この時には、サンプリング回路８は割込み要求信号９を
発生しない。

（２）端子出力の信号レベルに異常が発生した時１　　
　　　　上記（１）の通常動作中に出力端子２０に接続
された外部周辺機器に異常が発生し、ＧＮＤあるいは電
源の電位レベルに信号Ｂがなり、結果として、信号Ａの
レベル〜信号Ｂのレベルとなったとする。

この時にはＸＯＲゲート６の出力がハイレベルとなり、
アンドゲート７に伝わる。ここで、不一致検出許可信号
１０がハイレベルであればアンドゲート７の出力がハイ
レベルとなり、サンプリング回路８に伝わる。サンプリ
ング回路８は書込み信号３が変化していないことから、
ＸＯＲゲート６のスパイク・ノイズでは無いことを知っ
て割込み要求信号９をＣＰＵ２２゛へ出力する。ＣＰＵ
　２２は割込み要求信＠９が伝えられると、所定の割込
み処理に移り、端子出力信号に異常が発生したことを検
出すると同時に異常発生に対応した処理動作を行なう。

本実施例では出力端子回路をマイクロコンピュータに内
蔵し、出力端子の信号レベルを他の端子を使用すること
なくモニタすることにより、別デバイスを使用してモニ
タしたり、マイクロコンピュータ自身の入力端子を使用
してモニタすることが不要であるため、限られた端子を
有効に利用することができる。

第２図は本発明のマイクロコンピュータの第２の　実施
例の入出力端子回路とＣＰＵのブロック図である。ＣＰ
Ｕ２２は第１の実施例と同様の機能を有している。出力
バッファ１はトライ・ステートのバッファで、出力許可
信号１１がハイレベルの時にバス４上の出力設定値を入
出力端子２１に出力し、出力許可信号１１がロウレベル
であればハイ・インピーダンス出力となる。制御レジス
タ５はＣＰＵ２２より値が設定され入出力端子２１の信
号レベルと出力設定値とのレベルに不一致が発生した時
、ＣＰＵ２２に割込み要求信号９を出力するか否かの選
択を、不一致検出許可信＠１０でアンドゲート７により
行なうもので、第１図の制御レジスタ５と同一の制御を
行なう。入力バッファ１２は、トライ・ステートのバッ
ファで、入力許可信号１２がハイレベルの時に、入出力
端子２１の信号レベルをバス４上に出力し、入力許可信
号１３がロウレベルであればハイ・インピーダンス出力
となる。ＸＯＲゲート６は、出力バッファ１の入力側信
号へのレベルと出力側信号Ｂのレベルとの排他的論理和
をとり、結果をアンドゲート７に伝える。サンプリング
回路８はアンドゲート７の出力をサンプリングして割込
み要求信号９を発生する回路である。サンプリング回路
８には出力許可信号１１と入力許可信号１３が入力され
ており、出力許可信号１１または入力許可信号１３がロ
ウレベル０ハイレベルに変化した時に生ずるＸＯＲゲー
ト６のスパイク・ノイズを除去している。さらに、出力
許可信号１１および入力許可信号１３がともに同一信号
レベルの状態にある時は、割込み要求信号９の発生を禁
止する。

なお、本実施例では出力ラッチを持たない端子回路を示
しており、この場合の出力設定値とは、出力バッフ？１
が出力許可状態にある時のバス４上にあるデータを指す
。

次に、本実施例の動作を説明する。

（１）通常の動作時 出力許可信号１１がハイレベルで出力許可状態の場合に
は、バス４上のデータが出力バッファ１を介して入出力
端子２１に出力される。この時には入力許可信号１３は
ロウレベルとなっており、入力バッファ１２はハイ・イ
ンピーダンス状態である。

次に入力許可信号１３がハイレベルとなって入力許可状
態の場合には、入出力端子２１の信号レベルが入力バッ
ファ１２を介してバス４上に出力される。この時には出
力許可信号１３はロウレベルとなっており、出力バッフ
ァ１の出力はハイ・インピーダンス状態である。

上述のいずれの場合にも、ＸＯＲゲート６は、出力バッ
フ？１の入力側信号Ａのレベルと出力側（端子）信ｊ？
Ｂのレベルの排他的論理和をとり、結果をアンドゲート
７に出力する。ただし、ここでは出力許可信号１１がハ
イレベルの状態と入力許可信号１３がハイレベルの状態
が排他的に現われており、常に、信号へのレベル−信号
Ｂのレベルであるから、アンドゲート７の出力は制御レ
ジ１　　　　　スタ５の不一致検出許可信号１０のレベ
ルに拘わらず常にロウレベルとなって、サンプリング回
路８に伝えられる。サンプリング回路８は、アンドゲー
ト７の出力がロウレベルであるのでＣＰＵ２２に割込み
要求信号９を発生しない。

（２）端子出力の信号レベルに異常が発生した時ＣＰＵ
２２からの出力許可信号１１がハイレベルで、出力バッ
ファ１よりバス４上の出ｆ′Ｊ設定値を入出力端子２１
に出ツノしている場合に、入出力端子２１に接続されて
いる外部周辺機器の故障により、入出力端子２１の信号
レベルがＧＮＤまたはＭ源電位になり、信号Ａのレベル
〜信号Ｂのレベルとなると、ＸＯＲゲート６の出力はハ
イレベルとなる。ここで、不一致検出許可信号１０がハ
イレベルであればアンドゲート７の出力がハイレベルと
なり、サンプリング回路８に伝えられる。

サンプリング回路８は、出力許可信号１１がハイレベル
であることから、端子の出力許可状態中に異常が発生し
たことを検出し、割込み要求信号９をＣＰＵ２２に対し
て出力し、ＣＰＵ２２は所定の割込み処理動作を行なう
。

本実施例は、出カラツブを持たない外部バスの入出力端
子に適用されたもので、この場合には、入出力端子回路
の出力動作中に発生するバス衝突をリアルタイムに検出
することが可能となる。

〔発明の効果〕

以上説明したように本発明は、出力設定値と出力端子の
出力信号値との間に不一致がある時にＣＰＵに対して割
込み要求信号を発生する手段を有し出力端子の信号レベ
ルを他の端子を使用することなくモニタすることにより
、次のような効果がある。

■別デバイスを使用してモニタしたり、マイクロコンピ
ュータ自身の入力端子を使用してモニタすることが不要
であるため、限られた端子を有効に利用でき、経済性に
すぐれる。

■出力設定値と出力端子の出力信号との間に不一致が発
生したことを割込み要求という形でＣＰＵは検出するこ
とが可能であるから、不一致検出がリアルタイムに行な
われる。

【図面の簡単な説明】

第１図は本発明のマイクロコンピュータの第１の実施例
の端子回路とＣＰＵのブロック図、第２図は本発明のマ
イクロコンピュータの第２の実施例の端子回路とＣＰＵ
のブロック図、第３図は従来の端子回路を持つマイクロ
コンピュータの出力信号モニタをマイクロコンピュータ
自身の入力端子を利用して行なう場合のブロック図、第
４図は従来の端子回路を持つマイクロコンピュータの出
力信号モニタを別のマイクロコンピュータの入力端子を
利用して行なう場合のブロック図である。 １・・・出力バッファ、　　２・・・出力ラッチ、３・
・・書込み信号、　　　４・・・バス、５・・・制御レ
ジスタ、　　６・・・ＸＯＲゲート、７・・・アンドゲ
ート、 ８・・・サンプリング回路、 ９・・・割込み要求信号、 １０・・・不一致検出許可信号、 １１・・・出力許可信号、　１２・・・入力バッファ、
１３・・・入力許可信号、　２０・・・出力端子、２１
・・・入出力端子　　　２２・・・ｃｐｕ。

Claims (1)

1. 【特許請求の範囲】 出力端子に出力したいデータである出力設定値を出力バ
   ッファを介して出力端子に出力するマイクロコンピュー
   タにおいて、 前記出力設定値と前記出力端子の信号とを比較する比較
   手段と、前記比較手段が発生する不一致信号を前記ＣＰ
   Ｕに通知する通知手段とを有するマイクロコンピュータ
   。