JPS63298458A - デ−タ転送回路 - Google Patents
デ−タ転送回路Info
- Publication number
- JPS63298458A JPS63298458A JP62133028A JP13302887A JPS63298458A JP S63298458 A JPS63298458 A JP S63298458A JP 62133028 A JP62133028 A JP 62133028A JP 13302887 A JP13302887 A JP 13302887A JP S63298458 A JPS63298458 A JP S63298458A
- Authority
- JP
- Japan
- Prior art keywords
- error
- signal
- circuit
- data
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ転送回路に関し、特にデータ処理装置に
使用するデータ転送回路に関する。
使用するデータ転送回路に関する。
従来技術
従来、この種のデータ転送回路では、レジスタ回路の入
力・出力データをパリティチェック回路等により、エラ
ーの有無を検出し、その結果を外部回路に送出していた
。そしてエラーが有とじて検出された場合は、システム
の処理動作を中止するなどの処理が行われていた。
力・出力データをパリティチェック回路等により、エラ
ーの有無を検出し、その結果を外部回路に送出していた
。そしてエラーが有とじて検出された場合は、システム
の処理動作を中止するなどの処理が行われていた。
しかしながら、上述したデータ転送回路においては、常
時エラーの有無を検出しているため、あまり重要でない
データ（もし異常があってもシステムの処理動作に影響
を与えないデータ）に異常が発生した場合でもエラー有
として検出され、・結果として、システムの処理動作が
中止されて、さらにはシステム・ダウンとなる可能性も
あり、信頼性・稼動性の低下を招くという欠点があった
。
時エラーの有無を検出しているため、あまり重要でない
データ（もし異常があってもシステムの処理動作に影響
を与えないデータ）に異常が発生した場合でもエラー有
として検出され、・結果として、システムの処理動作が
中止されて、さらにはシステム・ダウンとなる可能性も
あり、信頼性・稼動性の低下を招くという欠点があった
。
１１囚亘１
本発明の目的は、レジスタ回路の入力・出力データにエ
ラーが発生しても、システムの信頼性・稼動性を損わな
いことを可能とするデータ転送回路を提供することであ
る。
ラーが発生しても、システムの信頼性・稼動性を損わな
いことを可能とするデータ転送回路を提供することであ
る。
発明の構成
本発明のデータ転送回路は、データ内のエラーを検出し
てエラーの有無を示すエラー情報を出力するエラー検出
手段と、所定の制御信号に応じて前記エラー情報の出力
抑止制御を行う出力抑止手段と、前記エラー情報を対応
データに付加して送出する付加手段とを有することを特
徴とする。
てエラーの有無を示すエラー情報を出力するエラー検出
手段と、所定の制御信号に応じて前記エラー情報の出力
抑止制御を行う出力抑止手段と、前記エラー情報を対応
データに付加して送出する付加手段とを有することを特
徴とする。
実施例
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明によるデータ転送回路の一実施例の主要
部を示す系統図である。図において本発明によるデータ
転送回路５は、入力されたデータ信号１００を一時保持
しておくレジスタ回路１と、データ信号１００のエラー
の有無を検出するチェック回路２と、チェック回路２か
ら出りされたエラーの有無を示すエラー信号２００を一
時保持しておくエラーフラグ回路３とを含んで構成され
ている。
部を示す系統図である。図において本発明によるデータ
転送回路５は、入力されたデータ信号１００を一時保持
しておくレジスタ回路１と、データ信号１００のエラー
の有無を検出するチェック回路２と、チェック回路２か
ら出りされたエラーの有無を示すエラー信号２００を一
時保持しておくエラーフラグ回路３とを含んで構成され
ている。
さらに本発明によるデータ転送回路は、エラー抑止信号
４０２に応じてエラー信号２００を抑止し、外部回路へ
出力しないようにするエラー抑止回路４も含んで構成さ
れている。
４０２に応じてエラー信号２００を抑止し、外部回路へ
出力しないようにするエラー抑止回路４も含んで構成さ
れている。
外部回路からのセット信号１０２に応答して、入力され
たデータ信号１００はレジスタ回路１に送られるととも
に、チェック回路２にも送られる。チェック回路２では
、データ信号１００内のエラーの有無の検出が行われ、
その結果に応じたエラー信号２００が出力される。エラ
ー信号２００はエラーフラグ回路３及びエラー抑止回路
４に送られる。エラー抑止回路４ではエラー抑止信＠４
０２が入力された場合、データ信号１００にエラーが右
と検出されても、エラー信号２００は抑止され、エラー
信号４０１は外部回路に対して出力されないのである。
たデータ信号１００はレジスタ回路１に送られるととも
に、チェック回路２にも送られる。チェック回路２では
、データ信号１００内のエラーの有無の検出が行われ、
その結果に応じたエラー信号２００が出力される。エラ
ー信号２００はエラーフラグ回路３及びエラー抑止回路
４に送られる。エラー抑止回路４ではエラー抑止信＠４
０２が入力された場合、データ信号１００にエラーが右
と検出されても、エラー信号２００は抑止され、エラー
信号４０１は外部回路に対して出力されないのである。
エラー抑止信号４０２は、データ信号１００がシステム
の動作に対してあまり重要ではない場合の他、データ信
号１００にエラーが発生する可能性が大であるが、その
まま処理動作を行い、そのエラーが発生したデータを見
たい場合（デバッグ時）等に応じて入力されるものであ
る。つまり、エラー抑止信号４０２がエラー抑止回路４
に入力されることにより、エラー信号４０１の出力が抑
止され、エラーが発生しても処理動作を続行させること
ができるのである。
の動作に対してあまり重要ではない場合の他、データ信
号１００にエラーが発生する可能性が大であるが、その
まま処理動作を行い、そのエラーが発生したデータを見
たい場合（デバッグ時）等に応じて入力されるものであ
る。つまり、エラー抑止信号４０２がエラー抑止回路４
に入力されることにより、エラー信号４０１の出力が抑
止され、エラーが発生しても処理動作を続行させること
ができるのである。
出力されたデータ信号１０１がエラーを有している場合
は、他の回路でエラーが発生したり、処理がそのまま続
行されてしまうため、データ信号１０１を送出する際、
データ内のエラーの有無を示すエラー・フラグ信号３０
１を付加して送出するのである。以後の処理動作におい
てはエラー・フラグ信号３０１を調べることにより、デ
ータ信号１０１内のエラーの有無が認識できるため、信
頼性の向上及び稼動性の向上を図ることができる。
は、他の回路でエラーが発生したり、処理がそのまま続
行されてしまうため、データ信号１０１を送出する際、
データ内のエラーの有無を示すエラー・フラグ信号３０
１を付加して送出するのである。以後の処理動作におい
てはエラー・フラグ信号３０１を調べることにより、デ
ータ信号１０１内のエラーの有無が認識できるため、信
頼性の向上及び稼動性の向上を図ることができる。
λ１立ｌ】
以上説明したように本発明は、入力されるデータ信号の
重要度に応じて、エラー発生時の処理動作の続行・停止
を決定する抑止信号を入力することにより、システム全
体の信頼性の向上及び稼動性の向上が図ることができる
効果がある。
重要度に応じて、エラー発生時の処理動作の続行・停止
を決定する抑止信号を入力することにより、システム全
体の信頼性の向上及び稼動性の向上が図ることができる
効果がある。
第１図は本発明の実施例によるデータ転送回路の主要部
の系統図である。 主要部分の符号の説明 １・・・・・・レジスタ回路 ２・・・・・・チェック回路 ３・・・・・・エラーフラグ回路 ４・・・・・・エラー抑止回路 ５・・・・・・データ転送回路
の系統図である。 主要部分の符号の説明 １・・・・・・レジスタ回路 ２・・・・・・チェック回路 ３・・・・・・エラーフラグ回路 ４・・・・・・エラー抑止回路 ５・・・・・・データ転送回路
Claims (1)
- データ内のエラーを検出してエラーの有無を示すエラー
情報を出力するエラー検出手段と、所定の制御信号に応
じて前記エラー情報の出力抑止制御を行う出力抑止手段
と、前記エラー情報を対応データに付加して送出する付
加手段とを有することを特徴とするデータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62133028A JPS63298458A (ja) | 1987-05-28 | 1987-05-28 | デ−タ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62133028A JPS63298458A (ja) | 1987-05-28 | 1987-05-28 | デ−タ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298458A true JPS63298458A (ja) | 1988-12-06 |
Family
ID=15095113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62133028A Pending JPS63298458A (ja) | 1987-05-28 | 1987-05-28 | デ−タ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055242A (ja) * | 2008-08-27 | 2010-03-11 | Fuji Xerox Co Ltd | バスシステム、機器システム及びバスドライバプログラム |
-
1987
- 1987-05-28 JP JP62133028A patent/JPS63298458A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055242A (ja) * | 2008-08-27 | 2010-03-11 | Fuji Xerox Co Ltd | バスシステム、機器システム及びバスドライバプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6280733A (ja) | 情報処理装置 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPH07129424A (ja) | Ｅｃｃ機能回路の１ビット誤り検知通知装置 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH033043A (ja) | 半導体装置 | |
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JP2011188699A (ja) | 接点出力回路 | |
| JPH02278342A (ja) | マイクロコンピュータ | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JPS6074062A (ja) | 入出力装置診断方式 | |
| JPH0540705A (ja) | 障害検出方式 | |
| JPH04235368A (ja) | 障害検出抑止回路 | |
| JPH04205439A (ja) | Ｊｏｂ実行環境チェック装置 | |
| JPH04273335A (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPH05136840A (ja) | 通信制御装置 | |
| JPH04220745A (ja) | バスエラー検出回路 | |
| JPS62279430A (ja) | 情報処理装置 | |
| JPS63263547A (ja) | マイクロコンピユ−タ | |
| JPH0285946A (ja) | Ｃｐｕ制御バス障害による誤動作防止方式 | |
| JPH03288935A (ja) | 情報処理装置の誤り訂正装置 |