JPH04273335A - 制御情報読出しデータの誤り検出方式 - Google Patents
制御情報読出しデータの誤り検出方式Info
- Publication number
- JPH04273335A JPH04273335A JP3033774A JP3377491A JPH04273335A JP H04273335 A JPH04273335 A JP H04273335A JP 3033774 A JP3033774 A JP 3033774A JP 3377491 A JP3377491 A JP 3377491A JP H04273335 A JPH04273335 A JP H04273335A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- arithmetic
- data
- register
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 19
- 238000013500 data storage Methods 0.000 claims abstract description 9
- 238000004364 calculation method Methods 0.000 claims description 40
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電子計算機に使用される
制御情報読出しデータの誤り検出方式に関する。
制御情報読出しデータの誤り検出方式に関する。
【０００２】
【従来の技術】従来の電子計算機に使用される制御情報
読出しデータの誤り検出方式は、図２に示すように、演
算部を制御する情報を記憶する制御情報記憶部１と、制
御情報記憶部１より読出した制御情報１１を保持する制
御情報レジスタ２と、制御情報レジスタ２から送られる
制御情報１２が正しいかどうかをチェックする制御情報
誤り検出回路３と、演算データを記憶する演算データ記
憶部４と、演算データ記憶部４より読出した演算データ
４１を保持する演算データレジスタ５と、演算データレ
ジスタ５から送られる演算データ４２を入力し制御情報
レジスタ２から送られる制御情報１２に基づいて演算処
理を行うと共に、演算停止中は制御情報レジスタ２に保
持されている制御情報及び演算データレジスタ５に保持
されている演算データが入替わるのを防ぐ為に制御情報
レジスタ２及び演算データレジスタ５に制御情報使用可
否信号６１を出力する演算部６とから構成される。
読出しデータの誤り検出方式は、図２に示すように、演
算部を制御する情報を記憶する制御情報記憶部１と、制
御情報記憶部１より読出した制御情報１１を保持する制
御情報レジスタ２と、制御情報レジスタ２から送られる
制御情報１２が正しいかどうかをチェックする制御情報
誤り検出回路３と、演算データを記憶する演算データ記
憶部４と、演算データ記憶部４より読出した演算データ
４１を保持する演算データレジスタ５と、演算データレ
ジスタ５から送られる演算データ４２を入力し制御情報
レジスタ２から送られる制御情報１２に基づいて演算処
理を行うと共に、演算停止中は制御情報レジスタ２に保
持されている制御情報及び演算データレジスタ５に保持
されている演算データが入替わるのを防ぐ為に制御情報
レジスタ２及び演算データレジスタ５に制御情報使用可
否信号６１を出力する演算部６とから構成される。
【０００３】次に、この制御情報読出しデータの誤り検
出方式について説明する。
出方式について説明する。
【０００４】演算データ記憶部４より順次読み出された
演算データ４１は、演算データレジスタ５に格納された
後演算部６に入力され、演算部６に入力される制御情報
１２に基づいて演算されるが、演算部６の処理が一時停
止する場合には演算部６より出力される制御情報使用可
否信号６１が否を示し、演算データレジスタ５内の演算
データ及び制御情報レジスタ２内の制御情報はそのまま
入れ替わることなく保持される。また、制御情報誤り検
出回路３では常に制御情報の誤りをパリティチェックあ
るいはＥＣＣチェックにより検査している。
演算データ４１は、演算データレジスタ５に格納された
後演算部６に入力され、演算部６に入力される制御情報
１２に基づいて演算されるが、演算部６の処理が一時停
止する場合には演算部６より出力される制御情報使用可
否信号６１が否を示し、演算データレジスタ５内の演算
データ及び制御情報レジスタ２内の制御情報はそのまま
入れ替わることなく保持される。また、制御情報誤り検
出回路３では常に制御情報の誤りをパリティチェックあ
るいはＥＣＣチェックにより検査している。
【０００５】
【発明が解決しようとする課題】従来の制御情報読出し
データの誤り検出方式では、常時誤りの検出を行ってい
る為、演算部でデータが使用されない場合も誤りを検出
しその処理が行われるため、電子計算機の稼働率が低下
するという問題があった。
データの誤り検出方式では、常時誤りの検出を行ってい
る為、演算部でデータが使用されない場合も誤りを検出
しその処理が行われるため、電子計算機の稼働率が低下
するという問題があった。
【０００６】
【課題を解決するための手段】本発明は、制御情報を記
憶する制御情報記憶部と、前記制御情報記憶部から送出
された前記制御情報を保持する制御情報レジスタと、演
算データを記憶する演算データ記憶部と、前記演算デー
タ記憶部から送出された前記演算データを保持する演算
データレジスタと、前記演算データレジスタから送出さ
れた演算データを入力し前記制御情報レジスタから送出
された制御情報に基づいて演算処理を行うと共に、前記
演算処理が停止中の場合は前記制御情報レジスタ及び前
記演算データレジスタに対しそれぞれ入力した前記制御
情報及び前記演算データをそのまま保持させる制御情報
使用可否信号を送出する演算部と、前記制御情報レジス
タから送出された前記制御情報の誤りを検出する制御情
報誤り検出回路とを備える制御情報読出しデータの誤り
検出方式において、前記制御情報誤り検出回路が前記制
御情報使用可否信号を入力し、前記制御情報使用可否信
号が否のときは前記制御情報の誤り検出を停止すること
を特徴とする。
憶する制御情報記憶部と、前記制御情報記憶部から送出
された前記制御情報を保持する制御情報レジスタと、演
算データを記憶する演算データ記憶部と、前記演算デー
タ記憶部から送出された前記演算データを保持する演算
データレジスタと、前記演算データレジスタから送出さ
れた演算データを入力し前記制御情報レジスタから送出
された制御情報に基づいて演算処理を行うと共に、前記
演算処理が停止中の場合は前記制御情報レジスタ及び前
記演算データレジスタに対しそれぞれ入力した前記制御
情報及び前記演算データをそのまま保持させる制御情報
使用可否信号を送出する演算部と、前記制御情報レジス
タから送出された前記制御情報の誤りを検出する制御情
報誤り検出回路とを備える制御情報読出しデータの誤り
検出方式において、前記制御情報誤り検出回路が前記制
御情報使用可否信号を入力し、前記制御情報使用可否信
号が否のときは前記制御情報の誤り検出を停止すること
を特徴とする。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例を示すブロック図
である。図１において、本実施例は従来の制御情報誤り
検出回路の代りに制御情報誤り検出回路７を設けると共
に制御情報使用可否信号６１を入力し、制御情報使用可
否信号６１が否を示す間は制御情報読出しデータの誤り
検出を停止する方式とし、上記以外は従来と同様の構成
としたものである。
である。図１において、本実施例は従来の制御情報誤り
検出回路の代りに制御情報誤り検出回路７を設けると共
に制御情報使用可否信号６１を入力し、制御情報使用可
否信号６１が否を示す間は制御情報読出しデータの誤り
検出を停止する方式とし、上記以外は従来と同様の構成
としたものである。
【０００９】ここで、演算データ記憶部４より順次読み
出された演算データ１１は、演算データレジスタ５に格
納された後演算部６に入力され、演算部６に入力される
制御情報１２に基づいて演算されるが、演算部６の処理
が一時停止する場合には、演算部６より出力される制御
情報使用可否信号６１が否を示し、演算データレジスタ
５内の演算データ及び制御情報レジスタ２内の制御情報
は保持される。
出された演算データ１１は、演算データレジスタ５に格
納された後演算部６に入力され、演算部６に入力される
制御情報１２に基づいて演算されるが、演算部６の処理
が一時停止する場合には、演算部６より出力される制御
情報使用可否信号６１が否を示し、演算データレジスタ
５内の演算データ及び制御情報レジスタ２内の制御情報
は保持される。
【００１０】従って、この後、制御情報使用可否信号６
１が否を示している間に制御情報レジスタ２に格納され
ている制御情報に誤りが発生していても、制御情報誤り
検出回路７は誤りの検出を行わない。
１が否を示している間に制御情報レジスタ２に格納され
ている制御情報に誤りが発生していても、制御情報誤り
検出回路７は誤りの検出を行わない。
【００１１】
【発明の効果】以上説明したように本発明は、演算部よ
り出力される制御情報使用可否信号が否を示している間
は制御情報読出しデータの誤り検出を行わない方式にし
たので、電子計算機の稼働率が向上するという効果を有
する。
り出力される制御情報使用可否信号が否を示している間
は制御情報読出しデータの誤り検出を行わない方式にし
たので、電子計算機の稼働率が向上するという効果を有
する。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１ 制御情報記憶部
１１，１２ 制御情報
２ 制御情報レジスタ
３，７ 制御情報誤り検出回路
４ 演算データ記憶部
４１，４２ 演算データ
５ 演算データレジスタ
６ 演算部
６１ 制御情報使用可否信号
Claims (1)
- 【請求項１】 制御情報を記憶する制御情報記憶部と
、前記制御情報記憶部から送出された前記制御情報を保
持する制御情報レジスタと、演算データを記憶する演算
データ記憶部と、前記演算データ記憶部から送出された
前記演算データを保持する演算データレジスタと、前記
演算データレジスタから送出された演算データを入力し
前記制御情報レジスタから送出された制御情報に基づい
て演算処理を行うと共に、前記演算処理が停止中の場合
は前記制御情報レジスタ及び前記演算データレジスタに
対しそれぞれ入力した前記制御情報及び前記演算データ
をそのまま保持させる制御情報使用可否信号を送出する
演算部と、前記制御情報レジスタから送出された前記制
御情報の誤りを検出する制御情報誤り検出回路とを備え
る制御情報読出しデータの誤り検出方式において、前記
制御情報誤り検出回路が前記制御情報使用可否信号を入
力し、前記制御情報使用可否信号が否のときは前記制御
情報の誤り検出を停止することを特徴とする制御情報読
出しデータの誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033774A JP2609768B2 (ja) | 1991-02-28 | 1991-02-28 | 制御情報読出しデータの誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033774A JP2609768B2 (ja) | 1991-02-28 | 1991-02-28 | 制御情報読出しデータの誤り検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273335A true JPH04273335A (ja) | 1992-09-29 |
| JP2609768B2 JP2609768B2 (ja) | 1997-05-14 |
Family
ID=12395800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3033774A Expired - Lifetime JP2609768B2 (ja) | 1991-02-28 | 1991-02-28 | 制御情報読出しデータの誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609768B2 (ja) |
-
1991
- 1991-02-28 JP JP3033774A patent/JP2609768B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2609768B2 (ja) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04273335A (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPH0452734A (ja) | 汎用レジスタ例外検出回路 | |
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JPH03256131A (ja) | セグメント属性としてパリティモードを持つ電子計算機 | |
| JPH06295249A (ja) | パリティチェック方式 | |
| JPH04160647A (ja) | 障害回避方式 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPH04364552A (ja) | パリティ監視回路付きメモリ回路 | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPS6213703B2 (ja) | ||
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH04107659A (ja) | メモリへのデータ誤書込み防止回路 | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPH04307632A (ja) | データラインモニタ | |
| JPH0268633A (ja) | マイクロプログラムのチェック回路 | |
| JPS5935456B2 (ja) | 演算処理装置 | |
| JPH05257818A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961217 |