JPH0784814A - 計算機の誤り検出装置 - Google Patents
計算機の誤り検出装置Info
- Publication number
- JPH0784814A JPH0784814A JP5255168A JP25516893A JPH0784814A JP H0784814 A JPH0784814 A JP H0784814A JP 5255168 A JP5255168 A JP 5255168A JP 25516893 A JP25516893 A JP 25516893A JP H0784814 A JPH0784814 A JP H0784814A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- arithmetic
- arithmetic unit
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 演算装置による記憶装置からのデータ及びプ
ログラムの読出しの高速化を可能とする。 【構成】 誤り検出装置２は記憶装置３に対して演算装
置１と並列に接続され、演算装置１と並列にかつ同時に
動作しており、演算装置１が記憶装置３から読出したデ
ータ及びプログラムを用いて動作するとき同時に当該デ
ータ及びプログラムの誤り検出を行う。誤り検出装置２
は演算装置１が記憶装置３から読出したデータ及びプロ
グラムに誤りを検出すると、演算装置１に対して誤り検
出信号を出力して演算装置１の動作に割込みをかける。
ログラムの読出しの高速化を可能とする。 【構成】 誤り検出装置２は記憶装置３に対して演算装
置１と並列に接続され、演算装置１と並列にかつ同時に
動作しており、演算装置１が記憶装置３から読出したデ
ータ及びプログラムを用いて動作するとき同時に当該デ
ータ及びプログラムの誤り検出を行う。誤り検出装置２
は演算装置１が記憶装置３から読出したデータ及びプロ
グラムに誤りを検出すると、演算装置１に対して誤り検
出信号を出力して演算装置１の動作に割込みをかける。
Description
【０００１】
【産業上の利用分野】本発明は計算機の誤り検出装置に
関し、特に符号化による誤り検出を行う記憶装置を有す
る計算機の誤り検出方法に関する。
関し、特に符号化による誤り検出を行う記憶装置を有す
る計算機の誤り検出方法に関する。
【０００２】
【従来の技術】従来、この種の誤り検出方法において
は、図２に示すように、誤り検出装置１２が演算装置１
１と記憶装置１３との間に直列に配設されており、演算
装置１１が記憶装置１３から読出したデータまたはプロ
グラムの誤り検出を誤り検出装置１２で行っている。
は、図２に示すように、誤り検出装置１２が演算装置１
１と記憶装置１３との間に直列に配設されており、演算
装置１１が記憶装置１３から読出したデータまたはプロ
グラムの誤り検出を誤り検出装置１２で行っている。
【０００３】誤り検出装置１２には記憶装置１３から読
出したデータまたはプログラムの誤りが検出されたとき
に当該誤りの検出を演算装置１１に対して通知する機能
が設けられている。
出したデータまたはプログラムの誤りが検出されたとき
に当該誤りの検出を演算装置１１に対して通知する機能
が設けられている。
【０００４】したがって、記憶装置１３から読出したデ
ータまたはプログラムの誤りが検出された場合、記憶装
置１３から読出したデータまたはプログラムが演算装置
１１に伝えられるのとほぼ同時に、誤りを検出したこと
を示す信号が演算装置１１に出力されるようになってい
る。
ータまたはプログラムの誤りが検出された場合、記憶装
置１３から読出したデータまたはプログラムが演算装置
１１に伝えられるのとほぼ同時に、誤りを検出したこと
を示す信号が演算装置１１に出力されるようになってい
る。
【０００５】
【発明が解決しようとする課題】上述した従来の誤り検
出方法では、誤り検出装置を演算装置と記憶装置との間
に直列に配置しているので、演算装置が記憶装置から高
速にデータ及びプログラムを読出すことが困難である。
出方法では、誤り検出装置を演算装置と記憶装置との間
に直列に配置しているので、演算装置が記憶装置から高
速にデータ及びプログラムを読出すことが困難である。
【０００６】そこで、本発明の目的は上記問題点を解消
し、演算装置が記憶装置から高速にデータ及びプログラ
ムを読出すことができる計算機の誤り検出装置を提供す
ることにある。
し、演算装置が記憶装置から高速にデータ及びプログラ
ムを読出すことができる計算機の誤り検出装置を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明による計算機の誤
り検出装置は、誤り訂正用の符号化データを備える記憶
装置と、前記記憶装置に対してデータの書込み読出しを
行う演算装置とを含む計算機の誤り検出装置であって、
前記演算装置と並列動作しかつ前記演算装置が前記記憶
装置から読出したデータの誤り検出を行う検出手段と、
前記検出手段で当該データの誤りが検出されたときにそ
の誤りを前記演算装置に通知する通知手段とを備えてい
る。
り検出装置は、誤り訂正用の符号化データを備える記憶
装置と、前記記憶装置に対してデータの書込み読出しを
行う演算装置とを含む計算機の誤り検出装置であって、
前記演算装置と並列動作しかつ前記演算装置が前記記憶
装置から読出したデータの誤り検出を行う検出手段と、
前記検出手段で当該データの誤りが検出されたときにそ
の誤りを前記演算装置に通知する通知手段とを備えてい
る。
【０００８】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００９】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、誤り検出装置２は記憶装置
３に対して演算装置１と並列に接続されており、演算装
置１が記憶装置３から読出したデータ及びプログラムの
誤り検出を行う。
ック図である。図において、誤り検出装置２は記憶装置
３に対して演算装置１と並列に接続されており、演算装
置１が記憶装置３から読出したデータ及びプログラムの
誤り検出を行う。
【００１０】すなわち、誤り検出装置２は演算装置１と
並列にかつ同時に動作し、演算装置１が記憶装置３から
読出したデータ及びプログラムを用いて動作するとき、
当該データ及びプログラムの誤り検出を行う。
並列にかつ同時に動作し、演算装置１が記憶装置３から
読出したデータ及びプログラムを用いて動作するとき、
当該データ及びプログラムの誤り検出を行う。
【００１１】誤り検出装置２は演算装置１が記憶装置３
から読出したデータ及びプログラムに誤りを検出する
と、演算装置１に対して誤り検出信号を出力して演算装
置１の動作に割込みをかける。
から読出したデータ及びプログラムに誤りを検出する
と、演算装置１に対して誤り検出信号を出力して演算装
置１の動作に割込みをかける。
【００１２】この割込みによって、演算装置１は記憶装
置３から読出したデータ及びプログラムを用いた動作を
途中で停止するので、当該データ及びプログラムの誤り
による障害の発生を、あるいはその障害範囲の拡大を防
ぐことができる。
置３から読出したデータ及びプログラムを用いた動作を
途中で停止するので、当該データ及びプログラムの誤り
による障害の発生を、あるいはその障害範囲の拡大を防
ぐことができる。
【００１３】このように、誤り検出装置２を演算装置１
と並列に記憶装置３に接続して演算装置１と並列にかつ
同時に動作させ、演算装置１が記憶装置３から読出した
データ及びプログラムに誤りを検出したときに演算装置
１に対して誤り検出信号で割込みをかけて演算装置１の
動作を停止させることによって、演算装置１が記憶装置
３からデータ及びプログラムを高速に読出すことができ
る。
と並列に記憶装置３に接続して演算装置１と並列にかつ
同時に動作させ、演算装置１が記憶装置３から読出した
データ及びプログラムに誤りを検出したときに演算装置
１に対して誤り検出信号で割込みをかけて演算装置１の
動作を停止させることによって、演算装置１が記憶装置
３からデータ及びプログラムを高速に読出すことができ
る。
【００１４】このとき、演算装置１はデータ及びプログ
ラムが記憶装置２から読出され、それらの誤りが検出さ
れるのを待つことなく、記憶装置２から読出されたデー
タ及びプログラムを用いて動作することが可能となるた
め、本来の動作速度で動作することが可能となる。
ラムが記憶装置２から読出され、それらの誤りが検出さ
れるのを待つことなく、記憶装置２から読出されたデー
タ及びプログラムを用いて動作することが可能となるた
め、本来の動作速度で動作することが可能となる。
【００１５】
【発明の効果】以上説明したように本発明によれば、演
算装置と並列動作する誤り検出手段で、演算装置が誤り
訂正用の符号化データを備える記憶装置から読出したデ
ータの誤り検出を行い、当該データの誤りが検出された
ときにその誤りを演算装置に通知することによって、演
算装置が記憶装置から高速にデータ及びプログラムを読
出すことができるという効果がある。
算装置と並列動作する誤り検出手段で、演算装置が誤り
訂正用の符号化データを備える記憶装置から読出したデ
ータの誤り検出を行い、当該データの誤りが検出された
ときにその誤りを演算装置に通知することによって、演
算装置が記憶装置から高速にデータ及びプログラムを読
出すことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１ 演算装置 ２ 誤り検出装置 ３ 記憶装置
Claims (2)
- 【請求項１】 誤り訂正用の符号化データを備える記憶
装置と、前記記憶装置に対してデータの書込み読出しを
行う演算装置とを含む計算機の誤り検出装置であって、
前記演算装置と並列動作しかつ前記演算装置が前記記憶
装置から読出したデータの誤り検出を行う検出手段と、
前記検出手段で当該データの誤りが検出されたときにそ
の誤りを前記演算装置に通知する通知手段とを有するこ
とを特徴とする誤り検出装置。 - 【請求項２】 前記通知手段は、前記検出手段で当該デ
ータの誤りが検出されたときに前記演算装置に割込み信
号を送出し、その割込み信号によって前記演算装置にお
ける当該データを用いた動作を停止するよう構成したこ
とを特徴とする請求項１記載の誤り検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5255168A JPH0784814A (ja) | 1993-09-16 | 1993-09-16 | 計算機の誤り検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5255168A JPH0784814A (ja) | 1993-09-16 | 1993-09-16 | 計算機の誤り検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0784814A true JPH0784814A (ja) | 1995-03-31 |
Family
ID=17275005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5255168A Pending JPH0784814A (ja) | 1993-09-16 | 1993-09-16 | 計算機の誤り検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525537B1 (ko) * | 2000-12-28 | 2005-11-02 | 엘지전자 주식회사 | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. |
| JP2011134261A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Ltd | 演算処理装置、情報処理装置および演算処理装置の制御方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245836A (en) * | 1975-10-08 | 1977-04-11 | Hitachi Ltd | Detection method of memory error occurrence address |
| JPS57143799A (en) * | 1981-02-27 | 1982-09-06 | Hitachi Ltd | Storage device |
| JPS58197555A (ja) * | 1982-05-13 | 1983-11-17 | Nec Corp | 情報処理装置 |
| JPS61163452A (ja) * | 1985-01-11 | 1986-07-24 | Nec Corp | 中央制御装置 |
| JPS61279943A (ja) * | 1985-06-05 | 1986-12-10 | Fujitsu Ltd | メモリ未定義領域アクセス検出方式 |
| JPH0375834A (ja) * | 1989-05-22 | 1991-03-29 | Tandem Comput Inc | パリティの置換装置及び方法 |
| JPH03241435A (ja) * | 1990-02-20 | 1991-10-28 | Nec Corp | パイプライン方式 |
| JPH04127250A (ja) * | 1990-09-19 | 1992-04-28 | Hitachi Ltd | バスパリティ制御機構をもつマイクロプロセサ |
| JPH04255045A (ja) * | 1991-02-07 | 1992-09-10 | Fujitsu Ltd | パリティ・チェック回路 |
-
1993
- 1993-09-16 JP JP5255168A patent/JPH0784814A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245836A (en) * | 1975-10-08 | 1977-04-11 | Hitachi Ltd | Detection method of memory error occurrence address |
| JPS57143799A (en) * | 1981-02-27 | 1982-09-06 | Hitachi Ltd | Storage device |
| JPS58197555A (ja) * | 1982-05-13 | 1983-11-17 | Nec Corp | 情報処理装置 |
| JPS61163452A (ja) * | 1985-01-11 | 1986-07-24 | Nec Corp | 中央制御装置 |
| JPS61279943A (ja) * | 1985-06-05 | 1986-12-10 | Fujitsu Ltd | メモリ未定義領域アクセス検出方式 |
| JPH0375834A (ja) * | 1989-05-22 | 1991-03-29 | Tandem Comput Inc | パリティの置換装置及び方法 |
| JPH03241435A (ja) * | 1990-02-20 | 1991-10-28 | Nec Corp | パイプライン方式 |
| JPH04127250A (ja) * | 1990-09-19 | 1992-04-28 | Hitachi Ltd | バスパリティ制御機構をもつマイクロプロセサ |
| JPH04255045A (ja) * | 1991-02-07 | 1992-09-10 | Fujitsu Ltd | パリティ・チェック回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525537B1 (ko) * | 2000-12-28 | 2005-11-02 | 엘지전자 주식회사 | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. |
| JP2011134261A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Ltd | 演算処理装置、情報処理装置および演算処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6280733A (ja) | 情報処理装置 | |
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| EP0113982B1 (en) | A data processing system | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPH04239355A (ja) | 電子ディスク装置 | |
| JPH053016B2 (ja) | ||
| JPS5891598A (ja) | デ−タ処理装置 | |
| JPH0234071B2 (ja) | ||
| JPS6250841B2 (ja) | ||
| JPH1050004A (ja) | 磁気ディスク制御装置 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPH0452734A (ja) | 汎用レジスタ例外検出回路 | |
| JPH04141868A (ja) | 磁気テープ制御装置 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH01314362A (ja) | エラー処理方式 | |
| JPH064412A (ja) | ローカルメモリ検査訂正回路 | |
| JPH01320681A (ja) | 磁気ディスク装置 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPS5965357A (ja) | パリテイビツト作成制御方式 | |
| JPS63261926A (ja) | パリテイ回路チエツク方式 | |
| JPH05241905A (ja) | プロセッサ装置 | |
| JPH01196645A (ja) | メモリ装置 | |
| JPH0488452A (ja) | データ抜け検出回路 |