JPH0234071B2 - - Google Patents

Info

Publication number
JPH0234071B2
JPH0234071B2 JP56086854A JP8685481A JPH0234071B2 JP H0234071 B2 JPH0234071 B2 JP H0234071B2 JP 56086854 A JP56086854 A JP 56086854A JP 8685481 A JP8685481 A JP 8685481A JP H0234071 B2 JPH0234071 B2 JP H0234071B2
Authority
JP
Japan
Prior art keywords
input
pseudo
information
control device
change information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56086854A
Other languages
English (en)
Other versions
JPS57203130A (en
Inventor
Masakazu Okada
Seiichi Yasumoto
Hitoshi Fushimi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56086854A priority Critical patent/JPS57203130A/ja
Publication of JPS57203130A publication Critical patent/JPS57203130A/ja
Publication of JPH0234071B2 publication Critical patent/JPH0234071B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048Monitoring; Safety

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Control By Computers (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ入力装置、特に中央処理装置
と入力モジユールとの間に設置してなる入力制御
装置の動作状態の正常が否かの判別を行うデータ
入力装置に関する。
〔従来の技術〕
計算機を使つた制御システムの従来例には、プ
ラントからの情報を一定周期でサイクリツクに走
査し、その状態変化(いわゆる状変)をとらえて
計算機側の主記憶装置に報告するやり方がある。
〔発明が解決しようとする課題〕
この従来例は、処理速度を上げるため、主記憶
装置へ直接情報を書込むダイレクトメモリアクセ
ス(DMA)方式を用いており、かつ、報告する
情報も状態変化情報に限つている。しかも、入力
制御装置自体の状態(故障の有無)を計算機に確
認させるために、一定時間毎にプログラムに対し
割込みを報告するか、あるいは入力制御装置の状
態を示すレジスタを設け、プログラムによつて一
定時間毎に本レジスタの内容を取込む必要があ
る。従つて、本来必要な機能に加えて、入力制御
装置の状態を認識させる処理が加わることにな
り、計算機自体あるいはプログラムの処理負荷を
上げてしまうという欠点を有している。
本発明の目的は、この従来技術の欠点を解消
し、高速のプラント情報の状態変化の検出および
報告機能と共に、入力制御装置自体の状態報告を
も計算機あるいはプログラムの処理負荷を上げず
に実現できるようにしたデータ入力装置を提供す
るにある。
〔課題を解決するための手段〕
前記入力モジユールには、本発明では、入力制
御装置の取込み毎に、その内容が変化する擬似入
力ビツトを作成する手段と、該擬似入力ビツトを
上記プラント情報と同時に出力する手段とを設
け、 主記憶装置上の状態変化テーブルには、前記擬
似入力ビツトに対応するエリアを設け、 入力制御装置には、プラント情報と前記擬似入
力ビツトとを取込む毎に擬似入力ビツトの状変情
報を得、該擬似入力ビツトの状変情報をDMA機
構により前記状態変化テーブルの擬似入力ビツト
対応エリアに転送する手段を設け、中央処理装置
には、該擬似入力ビツト対応のエリアを参照し
て、擬似の状変情報が立つていることをもつて前
記入力制御装置の動作状態を正常として判別する
手段を設けた。
〔作 用〕
本発明によれば、入力制御装置はプラント情報
と擬似入力ビツトとを取込む毎に、擬似入力ビツ
トの状変情報を得、この状変情報をDMA機構に
より状態変化テーブルの対応エリアに送る。更
に、中央処理装置は、このエリアを参照し、状変
情報が立つていれば入力制御装置を正常と判別す
る。
〔実施例〕
第1図は本発明を適用する計算制御システムの
一構成例を示す概略図である。中央処理装置1は
主記憶装置2に内蔵されたプログラムの内容に従
つて動作し、入出力装置の制御、データの処理な
どを行う本システムの中核をなすものである。主
記憶装置2はプログラムおよび入出力データ、制
御テーブルを記憶するものである。ここで制御テ
ーブルというのは、入出力用の制御テーブルと、
データ入力制御装置用のテーブルで、後者はプラ
ントの状態変化情報を格納し、またどこまで格納
されているかを示すポインタも含んでいる。
入出力装置3,4は計算機システムを運用する
ために必要なデータの入出力を行うもので、例え
ばカードリーダ、タイプライタなどである。本発
明のデータ入力制御装置5は、プラント側の入力
モジユール群6と接続されて、これらの情報の取
込みと、その状態の変化検出、およびその主記憶
装置2へのDMA転送(報告)を行うものであ
る。これらの各装置1〜5は、共通の入出力イン
ターフエース7に接続されている。
第2図は入力制御装置5を中心とする本発明の
一実施例を示すブロツク図で入力モジユール群6
の情報を取込んだ後の状態変化チエツクおよび主
記憶装置2への報告はマイクロプログラム制御部
11が実現している。本実施例の特徴は、入力制
御装置が正常であるか否かを示す擬似的な状変情
報を得る点にあるが、 これを解決する考え方に2つある。第1は、入
力制御装置自体にタイマーを設けておき、このタ
イマーのタイムアウト毎に擬似的な状変情報を発
生させてこれをDMAで転送させるやり方、第2
は入力制御装置によるプラント情報の取込みと同
時に擬似的な状変情報を発生させるやり方であ
る。本発明は後者に係るものである。
前者は、擬似的な状変情報の発生がタイマーの
タイムアウト時間によつて決まるため、プラント
情報の状変チエツクとそのDMA転送との処理の
他に、この擬似的な状変情報の生成とDMA転送
との処理が加わることになる。後者は、擬似入力
を他のプラント情報入力信号と同一レベルで扱え
る利点を持つ。これにより、入力モジユール等が
正常であれば、擬似入力は状態変化入力として扱
うことができ、擬似入力を動作チエツクに使用で
きる。
先ず、前者の具体例として入力制御装置内でマ
イクロプログラムタイマーにより周期的に擬似的
な状変情報を発生させる例を第2図を利用した第
3図のフローチヤートに従つて説明する。第3図
は、第2図のマイクロプログラム制御部11によ
るフローチヤートであり、このマイクロプログラ
ム制御部11は、内蔵タイマー17による周期的
な割込みTMによつて起動を受け動作する。ここ
で、内蔵タイマー17とは、第2図に示すように
入力制御装置5内に設置されており、マイクロプ
ログラム制御部11に対して、そのタイマー時間
毎に割込みTMをかけ、第3図の処理をその都度
行わせるものである。勿論、マイクロプログラム
制御部11はこれ以外のマイクロプログラム処理
も行つている。
まず、本システムが立上げられると、計算機側
プログラムから入出力インターフエース7を介し
て、データ入力制御装置5に対し、入力モジユー
ル制御用パラメータ(設定されたモジユール番
号)、状変情報および入力モジユール情報を報告
する主記憶装置内アドレス、入力モジユール数な
どの制御パラメータが与えられる。以後は以下の
ように本装置5自身の制御の元に、モジユールか
らの情報の取込みと状態変化検出(チエツク)、
主記憶装置への報告の制御が行われる。
第3図の動作を説明する。
テツプ100にて1入力モジユールからのデータ
取込みを行う。具体的には、入力モジユールアド
レスレジスタ12に入力モジユールアドレスをセ
ツトし、該当する入力モジユール6に取込まれて
いる、プラントの状態を示すプラント情報を、モ
ジユールインターフエース16に乗せ、これをマ
イクロプログラム制御部11から発行されるスト
ローブ信号によりラツチし、データレジスタ13
にセツトする。データレジスタ13に取込んだプ
ラント情報は、内部入力バス14、マイクロプロ
グラム制御部11、内部出力バス15を経由して
内部メモリ18に入力データとして格納される。
次いで、ステツプ101で、上記取込んだ入力デ
ータが前回の入力データとの比較で状態変化(以
下、状変)を起しているか否かのチエツクを行
い、状変していればその状変したデータについて
状変情報を作成する。状変していなければ、ステ
ツプ103へ移る。状変していれば、その状変情報
をステツプ102で、主記憶装置2へDMAで入力
モジユール番号、第1ポインタと共に送る。主記
憶装置2上では状変テーブルが用意されており、
この状変テーブル上に上記DMA転送した各情報
を格納する。ステツプ102による処理が終るとス
テツプ103へ移る。
ステツプ103では、該当入力モジユールについ
てステツプ100〜102の処理が終つたか否かをチエ
ツクし、まだ終つていなければすべての該当モジ
ユールにつていステツプ100〜102の処理を行い、
終了していれば、ステツプ104へ移る。
尚、状変か否かのチエツクは各入力点毎に行
い、状変情報とは、状変あれば“1”、状変なけ
れば“0”との2値状態をとることが多い。但
し、DMA転送は、状変ありを示す“1”のみを
送ることが多い。
更に第1のポインタとは、主記憶上に設けた状
変テーブルに関するデータであり、入力モジユー
ル毎に、変化を検出した時にDMAで入力制御装
置が書込む、ある長さを持つたデータであり、サ
イクリツクに使用される。従つて、中央処理装置
に対し、本テーブルにDMAで書込みが発生した
ことを示すための情報であり、書込み毎に更新さ
れる。
ステツプ104では、マイクロプログラムタイマ
ーがカウントアツプ(タイムアウト)したか否か
をチエツクする。マイクロプログラムタイマーと
は、擬似状変情報の生成用に使う。即ち、マイク
ロプログラムタイマーには、タイマー時間をセツ
トしておき、この時間推移を監視しタイムアウト
した時に擬似状変情報を強制的に生成する。この
生成と同時に、再びタイマー時間をセツトする。
以下、この繰返しを行えば、タイマー時間のタイ
ムアウト毎に擬似状変情報が生成されることにな
る。
一方、初期の段階では、未だマイクロプログラ
ムタイマーにタイマー時間がセツトされていな
い。この初期時には、必ずステツプ104からステ
ツプ105に移るものと約束しておく。そして、ス
テツプ105では、マイクロプログラムタイマーに
上記タイマー時間をセツトする。次にステツプ
106に行く。ここで、初期の段階ではタイマー時
間の有無にかかわらず擬似状変情報を生成するも
のと約束しておけば、この最初の段階ではステツ
プ106からその擬似状変情報がDMAで中央側の
主記憶装置2へ送られる。勿論、この擬似状変情
報生成の約束でなくてもよい。
一方、マイクロプログラムタイマーにタイマー
時間がセツトされ且つタイムアウトしていない区
間中にあつては、ステツプ104では、タイマー時
間がタイムアウトしていないと判断し、終了ステ
ツプへと移る。即ち、マイクロプログラムタイマ
ーのタイマー時間がセツトされ且つタイムアウト
していない区間中にあつては、擬似状変情報の生
成はなく、そのタイマー時間がタイムアウトした
時のみ擬似状変情報が生成され、ステツプ106で、
状変テーブルの予め予定されている擬似状変情報
対応エリアにDMA転送される。
以上の第3図によれば、ステツプ100〜103によ
り、入力モジユールからのデータ中に状変があれ
ば、状変情報がDMAで主記憶装置に送られる。
この周期は内蔵タイマー17のタイマー時間で決
まる。一方、擬似状変情報は、入力制御装置が生
きている限り、ステツプ104〜106のもとで、マイ
クロプログラムタイマーのタイマー時間毎に強制
的に生成されてDMAで主記憶装置に送られる。
ここで、プラントの状変情報及び擬似状変情報
のDMA転送先は、主記憶装置2内の状変テーブ
ルである。また、プラントの状変情報に併せてそ
の状変発生の入力モジユール番号も付加する。
尚、内蔵タイマー17のタイマー時間T1とマ
イクロプログラムタイマーのタイマー時間T2
はT1≦T2であることが良い。
一方、中央処理装置1のプログラムは、そのプ
ログラム自身が状変テーブルのどこまでを処理
(サーチ)したかを示す第2のポインタと、状変
テーブルを周期的にチエツクするためのタイマー
とを有している。そこで中央処理装置1は、上記
タイマーで定まる周期ごとに状変テーブルに書込
まれている第1のポインタと第2のポインタを比
較し、もし更新されていれば、状変情報が新たに
書込まれていることを認識し、かつ、更新された
値によつて、新たに蓄積された状変情報の語数を
知り、必要な処理を行う。
かかる中央処理装置1側の処理フローを第4図
に示す。中央処理装置1は、まず第4図のステツ
プ200で前記の第1および第2のポインタが等し
いか否かをしらべ、等しければ状態変化がなかつ
たものとしてステツプ203へ行く。等しくなけれ
ば、ステツプ201で第2のポインタを第1のポイ
ンタの値と等しくし、ステツプ202でその時の状
変情報の処理を行う。
ステツプ203では、上記ステツプ200〜202の状
変情報監視処理が何回行われたかをカウントアツ
プし(これは中央処理装置内蔵のタイマーあるい
はプログラムタイマーを用いて行う)、これが所
定の値になつたか否かをしらべる。もし所定値に
なつた時はステツプ204で前記の擬似的な状変情
報が“1”か否かをしらべ、もし“1”であれ
ば、データ入力制御装置5は正常とみなしてステ
ツプ205で擬似的な状変情報を“0”にし次のデ
ータ入力制御装置5からのDMAによる“1”の
セツト待ち状態とする。さらにステツプ206では、
上記所定値をリセツトして終る。もしステツプ
204の検査で擬似的な状変情報が“0”であつた
なら、データ入力制御装置5に異常があると判断
して、ステツプ206で外部に対し、エラーメツセ
ージの出力などにより警報を発する。なお、これ
らの監視時間周期の設定に当つては、データ入力
制御装置5の監視する時間長(擬似入力ビツト
“1”を設定する周期)に比べ、プログラムで監
視する時間長を充分長くしておけば良い。
以上の例は、第3図の説明から明らかなよう
に、先ずプラントの状変情報をDMA転送し、そ
の後で擬似的な情報情報をDMA転送させる2段
階方式をとり、且つ入力制御装置内のマイクロプ
ログラムタイマーが擬似状変情報を作ることとし
ている。従つて、2段階DMA転送をとる繁雑さ
をとつている点で、問題がある。
本発明は、この2つの問題を同時に解決したも
のであり、入力モジユールからプラントの入力情
報の取込みと同時に擬似入力ビツトをも併せて入
力し、この擬似入力ビツトから得た擬似的な状変
情報をプラント情報の状変情報と共にDMAで主
記憶装置上の状変テーブルに転送させることとし
た。以下、本発明の実施例を説明する。
第5図は、本発明の実施例を示す。この実施例
は入力モジユールの中に擬似入力用フリツプフロ
ツプ22を設けて、該擬似入力を他の入力と同様
の入力点として扱うこととし、且つ入力取込み毎
に状態変化をさせることとしたものである。
第3図、第4図では、本装置5内から1個の擬
似的な状変情報をプログラム側へ与えるようにし
たものであるが、本実施例は一部または全部の入
力モジユール6に1ビツトの擬似入力を発生させ
るようにしたもので、入力モジユール6側に、1
ビツト擬似入力としてフリツプフロツプ22を設
けている。
この実施例によると、本装置5が入力モジユー
ル6から情報を取込む場合、まずモジユールアド
レスが与えられ、入力モジユール6内でこれがデ
コードされて、アドレスコードライン19がハイ
レベルとなり、データドライバ21がイネーブル
されてモジユールシンターフエース16に出力さ
れる。その後、本装置5のマイクロプログラムか
らデータ取込みストローブ信号20が発行され、
上記データがデータレジスタ13にセツトされ
る。一方、入力モジユール6内に設けた擬似入力
モフリツプフロツプ22はストローブ信号20に
より状態が反転するため、次にこのモジユールを
アクセスした時、少なくとも第nビツトDnは前
回と状態が変化したことになる。従つて、本装置
5は仮にモジユールの状態が変化していなくても
正常に動作している限り毎回状変を検出すること
になり、正しく機能していれば主記憶装置2内に
状変情報が常に報告されることになる。従つて、
本実施例によれば、本装置5の正常動作の監視に
加え、モジユールインターフエース16の監視も
同時に実行できるという効果がある。特に、本実
施例に選れば、データレジスタ13の有する(n
+1)点の入力点数に対して、(n+1)番目の
入力点を擬似入力として設定したが故に、該擬似
入力を他のn点の入力信号と何ら変わることなく
取扱うことができた。従つて、入力制御装置にと
つては、タイマーによる擬似入力の発生機能が不
用であり、その発生後の擬似入力を特別のステツ
プでDMA転送するとの手順も不要である。入力
制御装置は単に一般の入力点と同様に状変チエツ
クし、その状変チエツクの結果を得た状変情報と
共に状変した擬似状変情報をそのまま一緒に
DMA転送させるだけでよい。この実施例による
負担増加分は、フリツプフロツプ22を設けたこ
と、及びデータレジスタ13に1ビツトを付加し
たこと等の1ビツトに関するハードウエア部分で
あり、入力制御装置は、ソフトウエア上の負担増
は一切なく、且つ入力モジユールから及び入出力
インターフエース入力制御装置を経た系路のチエ
ツク等を上位の中央処理装置側で簡単に行うこと
ができるようになつた。更に、上位の中央処理装
置側も、第4図の例と比べて擬似入力のための
DMA用の特別の処理が不要となる。
以上に示した様に、本発明によれば、DMA転
送のみを用いてプラント情報の状変情報を報告す
る方式において、プラント情報と区別することな
く擬似的入力ビツトを扱うことができ、且つ
DMA転送に際してもプロの状変情報と擬似的な
状変情報とを区別なく扱うことができる。更にこ
れによつて計算機あるいはプログラムの処理負荷
を上げることなく、データ入力制御装置の監視を
行うことができるので、高性能、高信頼度システ
ムを構成できるという効果がある。
【図面の簡単な説明】
第1図は本発明を適用する計算制御システムの
概略図、第2図は本発明の一実施例を示すブロツ
ク図、第3図は本発明に対比可能な別処理のフロ
ーチヤート、第4図は本発明に対比可能な中央処
理装置によるプログラムの処理内容を示すフロー
チヤート、第5図は本発明の実施例を示す回路図
である。 1…中央処理装置、2…主記憶装置、5…デー
タ入力制御装置、6…入力モジユール、7…入出
力インターフエース、8…インターフエース制御
回路、11…マイクロプログラム制御部、17…
内蔵タイマー、18…内部メモリ、19…アドレ
スデコードライン、20…入力ストローブライ
ン、22…擬似入力フリツプフロツプ。

Claims (1)

  1. 【特許請求の範囲】 1 入力モジユールと、入力制御装置と、中央処
    理装置と、主記憶装置とを有し、プラント情報を
    入力モジユールを介して入力制御装置が周期的に
    取込み、入力制御装置は、該取込んだプラント情
    報と前回取込んだプラント情報とを比較し、変化
    していることを検出した場合、この変化している
    ことを示す状変情報を上記主記憶装置上の状態変
    化テーブルにDMA機構により転送して中央処理
    装置に参照可能とせしめてなるデータ入力装置に
    おいて、 前記入力モジユールには、前記入力制御装置の
    上記取込み毎に、その内容が変化する擬似入力ビ
    ツトを作成する手段と、該擬似入力ビツトを上記
    プラント情報と同時に出力する手段とを設け、 前記主記憶装置上の状態変化テーブルには、前
    記擬似入力ビツトに対応するエリアを設け、 前記入力制御装置には、前記プラント情報と前
    記擬似入力ビツトとを取込む毎に擬似入力ビツト
    の状変情報を得、該擬似入力ビツトの状変情報を
    DMA機構により前記状態変化テーブルの擬似入
    力ビツト対応エリアに転送する手段を設け、 前記中央処理装置には、該擬似入力ビツト対応
    のエリアを参照して、擬似の状変情報が立つてい
    ることをもつて前記入力制御装置の動作状態を正
    常として判別する手段を設け、 てなるデータ入力装置。
JP56086854A 1981-06-08 1981-06-08 Data input controller Granted JPS57203130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56086854A JPS57203130A (en) 1981-06-08 1981-06-08 Data input controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56086854A JPS57203130A (en) 1981-06-08 1981-06-08 Data input controller

Publications (2)

Publication Number Publication Date
JPS57203130A JPS57203130A (en) 1982-12-13
JPH0234071B2 true JPH0234071B2 (ja) 1990-08-01

Family

ID=13898394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56086854A Granted JPS57203130A (en) 1981-06-08 1981-06-08 Data input controller

Country Status (1)

Country Link
JP (1) JPS57203130A (ja)

Also Published As

Publication number Publication date
JPS57203130A (en) 1982-12-13

Similar Documents

Publication Publication Date Title
US5687310A (en) System for generating error signal to indicate mismatch in commands and preventing processing data associated with the received commands when mismatch command has been determined
JPH0234071B2 (ja)
US5774482A (en) Apparatus and method for processing errors associated with data transfers in a computer
JPS62293441A (ja) デ−タ出力方式
JPH0316655B2 (ja)
US5418794A (en) Error determination scan tree apparatus and method
JP2990800B2 (ja) 割込み処理装置
KR970002400B1 (ko) 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester)
JPH0713883A (ja) バスアダプタ装置
JPH02297650A (ja) 受信装置
JPH0784814A (ja) 計算機の誤り検出装置
JPS6128146B2 (ja)
JPH086870A (ja) データ転送装置
JPH02191043A (ja) ディジタル入力回路のチェック方法
JPS61109154A (ja) 固定デ−タ・レジスタのエラ−検出方式
JPS62166449A (ja) 論理装置の履歴記憶装置
JPH01191236A (ja) 疑似エラー発生回路
JPS60193059A (ja) プログラム動作チエツク方式
JPS59121451A (ja) 情報処理装置
JPH0713879A (ja) バス接続装置
JPS6327933A (ja) トレ−ス用メモリ構成方式
JPH0460846A (ja) フォールト・トレラント・コンピュータ
JPH03135644A (ja) データビットチェック回路
JPH04266147A (ja) バスアダプタ装置
JPH1023104A (ja) 状態監視装置