JPS6327933A - トレ−ス用メモリ構成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプログラム実行制御部によって使用さ
れるトレース用メモリの構成に関し、特にトレース用メ
モリを内蔵したマイクロプログラム制御の入出力プロセ
サにトレース用メモリを内蔵するアダプタを接続して構
成したデータ処理装置に関する。

（従来の技術） 従来技術におけるトレース用メモリ構成方式の一つとし
て、ラインプリンタ、カードリーダ、あるいは光ディス
クなどの入出力装置を、マイクロプログラム実行制御部
を内蔵するアダプタを通して入出力プロセサに接続し、
これによって入出力装置を制御するものが公知である。

この場合、入出力プロセサの内部にトレース用メモリが
置かれていて、トレース情報としての記録条件が成立す
ると入出力プロセサの内部で走行するファームウェアに
よってマイクロプログラムのアドレス、そのアドレスを
含むマイクロプログラムルーチン機能をコード化して生
成した情報、ならびにそのルーチン内で取扱う種々のデ
ータをトレース情報としてトレース用メモリに書込む方
式が公知である。

入出力プロセサのみにトレース用メモリが置かれている
場合、アダプタの内部のファームウェアによってトレー
ス情報を記録するには、トレース情報記録条件が成立し
た場合に、アダプタの内部のプロセサによって入出カプ
ロセッサの内部のトレースメモリをアクセスしてトレー
スメモリに記録する。

ｍ８図は、入出力プロセサの内部のみにトレース用メモ
リが置かれている構成例を示すブロック図でるる。第８
図では、システム共通バス１０Ｇに中央制御装置２００
と、メインメモリ３００と、入出力プロセサ５００とが
接続されている。入出カブロセサ５００はローカルメモ
リＳｏｎ、！：、マイクロプログラム実行制御部５０２
と、トレース用メモリＳ０３とを内蔵しておシ、ローカ
ルバス４００を通してアダプタ６００に接続されている
。

アダプタ６００はマイクロプログラム実行制御部６０２
と、必要ならばローカルメモリ６０１とを内蔵し、入出
力装置７００，７０１に接続されている。

第４図は、入出力プロセサとアダプタとの両方にトレー
ス用メモリが置かれている構成例を示すブロック図であ
る。第４図において、６０３ａ７ダプタ６００の内部に
置かれたトレース用のメモリであシ、他の要素は第８図
におシるものと同様である。第４図においては、アダプ
タ６ｏＯの内部のマイクロプログラム実行制御部６０２
は入出力フロセッサ５００とは独立してアダプタ６００
の内部のファームウェアによってアダプタ側に必要な情
報をトレース用メモリ６０３に書込み、種々のバグや障
害の原因を追求するのに役立てることができる。

（発明が解決しようとする問題点） 上述した従来の入出力プロセサ内のみにトレース用メモ
リが置かれている構成であると、アダプタ内のマイクロ
プログラム実行制御部によりトレース情報をトレース用
メモリに書込むために、入出カプロセッサとアダプタと
を結ぶローカルバスのシーケンスを毎回起動して、トレ
ース情報を入出力プロセサに送るシーケンスが必要であ
る。したがって、上述した従来の技術では入出力プロセ
サおよびアダプタの性能低下を招くという欠点がある。

一方、アダプタ内のマイクロプログラムを実行する場合
には１．トレース情報を記録しない方式であると、入出
力プロセサのトレース情報のみから入出力プロセサとア
ダプタとに内蔵されたマイクロプログラム実行制御部の
動作を推定しなければならない。このため、障害時の解
析でアダプタに内蔵されたマイクロプログラム実行制御
部の動作関係を把握するのが困難となシ、原因を追求す
る妨げになる。

一方、入出力プロセサとアダプタとの両方にトレース用
メモリが置かれている構成であると、入出力プロセサお
よびアダプタの内部のマイクロプログラム実行制御部が
、それぞれトレース情報を保持しておける場合でも、両
者のトレース情報を比較して、どの現象がどういう原産
で起きたのかを人手によシ判定しなければならないとい
う欠点がある。途中に注意割込みなどの非同期現象が入
っていた場合には、明確な前後関係を把握するのにかな
シ手間がかかった）、あるいは上記二つのトレース情報
では前後関係かはつきシしないことがあるため、ファー
ムウェアのバグや障害の原因を追求するのに手間どるこ
とがあるという欠点がある。

本発明の目的は、トレース用メモリを内蔵したマイクロ
プログラム制御方式の入出力プロセサに対して、マイク
ロプログラム実行制御部とトレース用メモリとの両方を
内蔵したアダプタを接続し、入出力プロセサ内で走行す
るマイクロプログラムとアダプタ内で走行するマイクロ
プログラムとによって入出力装置を制御するデータ処理
装置において、入出力プロセサのトレース用メモリの書
込み信号、およびアダプタのトレース用メモリの書込み
信号をカウントして出力し、それぞれ入出力プロセサお
よびアダプタのトレース用メモリのデータ入力の一部と
して入力することによって上記欠点を除去し、エラーの
原因を容易に追求できるように構成したトレース用メモ
リ構成方式を提供することにある。

（問題点を解決するための手段） 本発明によるトレース用メモリ構成方式は入出力プロセ
サと、アダプタと、カウンタとを具備して構成したもの
である。

入出力プロセサは、第１のマイクロプログラムを格納す
るための第１のローカルメモリ、第１のマイクロプログ
ラムを実行するための第１のマイクロプログラム実行制
御部、ならびに第１のマイクロプログラムおよび第２の
マイクロプログラムのトレース情報をともに記録するた
めの第１のトレース用メモリを備え、中央制御装置およ
びメインメモリに接続されたシステム共通バスとの間で
データの入出力動作を制御するためのものである。

アダプタは、第２のマイクロプログラムを格納するため
の第２のローカルメモリ、第２のマイクロプログラムを
実行するための第２のマイクロプログラム実行制御部、
ならびに第１および第２のマイクロプログラムのトレー
ス情報をともに記録するための第２のトレース用メモリ
を備え、人出カプロセサと複数の入出力装置との間でデ
ータの入出力動作を行うためのものである。

カウンタは、第１および第２のトレース用メモリの書込
み信号によって増分され、増分された内容をデータとし
て第１および第２のトレース用メモリに加えるためのも
のである。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明によるトレース用メモリ構成方式を実
現する一実施例を示すブロック図である。

第１図において、１００はシステム共通バスであシ、中
央制御装置２００と、メインメモリ３００と、入出力プ
ロセサ５００とがシステム共通バス１００に接続されて
いる。入出力プロセサ５００はマイクロプログラム実行
制御部５０２と、ローカルメモリ５０】と、トレース用
メモリ５０３とを含んでいる。入出力プロセサ５００に
はローカルバス４００を通してアダプタ６００が接続さ
れており、アダプタ６００にはマイクロプログラム実行
制御部６０２と、ローカルメモリ６０１と、トレース用
メモリ６０３とを内蔵している。さらにアダプタ６００
には、ラインプリンタやカードリーダなどの入出力装置
７００．７０１が接続されている。８００はトレースメ
モリ用カウンタであり、クロック回路８０１と、カウン
タ回路８０２と、加算器８０３とを含んでいる。クロッ
ク回路８０１では入出力プロセサ５００の内部およびア
ダプタ６００の内部のマイクロプログラム実行制御部５
０２．６０２で作られるトレース用メモリ書込み信号を
入力してタイミングを整え、その後、上記二つのトレー
ス用メモリ書込み信号の論理和を求めて、カウンタ回路
８０２の更新クロックを生成する。カウンタ回路８０２
の出力は加算器８０３で増分され、カウンタ回路８０２
の入口まで到達する。また、カラ／り回路８０２の出力
は入出力プロセサ５００の内部およびアダプタ６００の
内部のトレース用メモリ５０３．６０３のデータ入力に
加えられ、マイクロプログラムのアドレス、処理された
機能を示すコード、処理されたデータなどがマイクロプ
ログラムによってトレース用メモＩＪ　Ｓ　Ｏ３、６０
３に記録される。

第２図は、第１図に示す装置の動作を示す説明図である
。第２図において、第２図（ａ）、第２図（ｂ）はそれ
ぞれ入出力プロセサ５００およびアダプタ６００のトレ
ース用メモリ５０３，６０３の内容であシ、第２図（Ｃ
）は動作を示すタイミング図でちる。

次に、第２図を参照して実際の動作例を説明する。はじ
めに、ソフトウェアから入出力装置７００゜７０１に対
しであるコマンドの処理要求が送出される。そこで、入
出力プロセサ５００はコマンド要求に対する処理を開始
するが、そのなかで要求がきたコマンドをトレース用メ
モリ５０２に第２図のタイミング■で書込もうとする。

なお、第１図のトレース用メモリ５０３に書込まれる情
報は、マイクロプログラムによシ処理された機能を示す
フードであるとして説明する。第２図のタイミング■で
入出力プロセサがトレース用メモリ５０３に機能コード
を書込もうとすると、その時点でトレース用カウンタ８
０２の内容０１がリクエストのコードを表わすトレース
情報に付随してトレース用メモリ５０３に記録される。

同時にカウンタ８００の内容が増分される。

次に、入出力装置７００，７０１から注意割込みが入る
と、アダプタ６００の内部のマイクロプログラム実行制
御部６０２はタイミング■で注意割込みを示すコードを
トレース用メモリ６０３に書込もうとするが、この時点
でもカウンタ回路８０２の内容０２が同時に書込まれ、
カウンタ回路８０２の内容が増分される。以下、同様に
してアダプタ６００のマイクロプログラム実行制御部６
０２が、第２図のタイミング■で入出力装置７００．７
０１へのリクエスト情報を書込む時には、その時点での
カウンタ回路８０２の内容０８がトレース情報に付随し
てトレース用メモリ５０３゜６０３に記録され、タイミ
ング■で入力プロセサＳ００が注意割込みの処理に関す
るコードを書込む時には、その時点でのカウンタ回路８
０２の内容０４がトレース情報に付随してトレース用メ
モリ５０３．８０３に記録され、タイミング■でアダプ
タ６００のマイクロプログラム実行制御部６０２が入出
力装置７００，７０１からの終了報告に関するコードを
書込む時には、その時点でのカウンタ回路８Ｑ２の内容
０５がトレース情報に付随してトレース用メモリ５０３
，６０３に記録され、タイミング■で入出力プロセサ５
００がコマンド終了に関するコードを書込む時には、そ
の時点でのカウンタ回路８０２の内容０６がトレース情
報に付随してトレース用メモリ５０３．６０３に記録さ
れる。上記記録においては、書込むごとにカウンタ回路
８０２が増分されるので、最終的にはカウンタの内容は
０７を示すことになる。

結局、以上の動作では第２図（ａ−）、（ｂ）に示すよ
うな情報が入出力プロセサ５００の内部のトレース用メ
モリ５０３とアダプタ６００の内部のトレース用メモリ
６０３とに記録され、逆に、これらのトレース用メモリ
５０３，６０３に記録されたトレース情報と、カウンタ
回路８０２の内容値とをみることによって、入出力プロ
セサＳ００およびアダプタ６００のマイクロプログラム
実行制御部５０２，６０２が第２図（Ｃ）に示すような
動作をしたことが把握できる。

なお、第１図ではトレース用メモリとローカルメモリと
を別々のメモリとして分離して示したが、ローカルメモ
リの一部をトレース用メモリとして用いることにより、
特にトレース用メモリをローカルメモリとは別に設けな
くてもよいことはいうまでもない。

（発明の効果） 以上説明したように本発明は、入出力プロセサとアダプ
タとにそれぞれ内蔵されたマイクロプロセサ実行制御部
の動作に関して、どの処理がどういう順序で実行された
かを入出力プロセサの内部のトレース用メモリおよびア
ダプタの内部のトレース用メモリの内容から把握するこ
とによシ、明確にトレース情報を判別できるので、ファ
ームウェアバグがあって異常終了した場合や、障害が起
きたときにもマイクロプロセサ実行制御部の動作順序の
解析に時間をとられることなく、真の原因追求を能率的
に行うことができるという効果がある。

【図面の簡単な説明】

第１図は、本発明によるトレース用メモリ構成方式を実
現する一実施例を示すブロック図である。 第２図は、第１図に示す方式によって記録されるトレー
ス情報と、入出力プロセサおよびアダプタの内部のマイ
クロプロセサ実行制御部の動作との対応を示す説明図で
ある。 第８図および第４図は、それぞれ従来技術によるトレー
ス用メモリの構成例を示すブロック図である。 １００．４００−−−バ　ス ２００・・・中央制御装置 ３００・―・メインメモリ ５ＯＯ−−・入出力プロセサ ５０１．６０１・・・ローカルメモリ ５０２．６０２０・参マイクロプログラム実行制御部 ８０３．６０３拳−・トレース用メモリ６００・Φ・ア
ダプタ ７００．７０１・・・入出力装置 ８００・番・カウンタ ８０１・・・クロック回路 ８０２・番φカウンメ回路 ８１１３・・・加算器

Claims (1)

【特許請求の範囲】
1. 第１のマイクロプログラムを格納するための第１のロー
   カルメモリ、前記第１のマイクロプログラムを実行する
   ための第１のマイクロプログラム実行制御部、ならびに
   前記第１のマイクロプログラムおよび第２のマイクロプ
   ログラムのトレース情報をもとに記録するための第１の
   トレース用メモリを備え、中央制御装置およびメインメ
   モリに接続されたシステム共通バスとの間でデータの入
   出力動作を制御するための入出力プロセサと、前記第２
   のマイクロプログラムを格納するための第２のローカル
   メモリ、前記第２のマイクロプログラムを実行するため
   の第２のマイクロプログラム実行制御部、ならびに前記
   第１および第２のマイクロプログラムのトレース情報を
   ともに記録するための第２のトレース用メモリを備え、
   前記入出力プロセサと複数の入出力装置との間でデータ
   の入出力動作を行うためのアダプタと、前記第１および
   第２のトレース用メモリの書込み信号によつて増分され
   、前記増分された内容をデータとして前記第１および第
   ２のトレース用メモリに加えるためのカウンタとを具備
   して構成したことを特徴とするトレース用メモリ構成方
   式。