JPS61175731A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS61175731A JPS61175731A JP1604385A JP1604385A JPS61175731A JP S61175731 A JPS61175731 A JP S61175731A JP 1604385 A JP1604385 A JP 1604385A JP 1604385 A JP1604385 A JP 1604385A JP S61175731 A JPS61175731 A JP S61175731A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- instruction
- control storage
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のマイクロプログラム制御方式に
係り、特に1つのマイクロ命令によってコントロールス
トレージの複数ワードをアクセスするマイクロプログラ
ム制御方式の改良に関するものである。
係り、特に1つのマイクロ命令によってコントロールス
トレージの複数ワードをアクセスするマイクロプログラ
ム制御方式の改良に関するものである。
システムの処理速度を上げ、且つハードウェアの構成を
簡略化するために、マイクロプログラムによる制御手段
は情報処理システムの重要な構成要素となっている。
簡略化するために、マイクロプログラムによる制御手段
は情報処理システムの重要な構成要素となっている。
従って、マイクロプログラムの各種の制御能力の向上を
図るとともに、出来るだけ構成部品の少なく実装密度の
高いハードウェアを構築することが望まれている。
図るとともに、出来るだけ構成部品の少なく実装密度の
高いハードウェアを構築することが望まれている。
第2図はコントロールストレージの内容をアクセスする
マイクロ命令、即ち、コントロールストレージアクセス
命令(以下、CSアクセス命令と称する)の−例を示す
。
マイクロ命令、即ち、コントロールストレージアクセス
命令(以下、CSアクセス命令と称する)の−例を示す
。
この命令は16ビツトで構成され、上位5ビツト(第θ
〜4ビット)にはこのマイクロプログラム制御方式で使
用されるマイクロ命令の命令種類、次の1ビツト(第5
ビツト)にはコントロールストレージに対するアクセス
の方向、次の2ビット(第6,7ビツト)にはアクセス
するワード数を示すコード、次の8ビツト(第8〜15
ビツト)にはコントロールストレージのアクセスを開始
するアドレスがそれぞれ指定される。
〜4ビット)にはこのマイクロプログラム制御方式で使
用されるマイクロ命令の命令種類、次の1ビツト(第5
ビツト)にはコントロールストレージに対するアクセス
の方向、次の2ビット(第6,7ビツト)にはアクセス
するワード数を示すコード、次の8ビツト(第8〜15
ビツト)にはコントロールストレージのアクセスを開始
するアドレスがそれぞれ指定される。
上記のCSアクセス命令がコントロールストレージから
命令レジスタに読み込まれると、コントロールストレー
ジのアドレスレジスタの内容をアドレスセーブレジスタ
に退避させ、CSアクセス命令が指示するアクセス開始
アドレスに置き換える。
命令レジスタに読み込まれると、コントロールストレー
ジのアドレスレジスタの内容をアドレスセーブレジスタ
に退避させ、CSアクセス命令が指示するアクセス開始
アドレスに置き換える。
1ワードアクセスする毎にアクセスされた内容は、命令
レジスタとは別のバッファレジスタを介して外部回路へ
出力するとともに、ストップカウンタが計数する。
レジスタとは別のバッファレジスタを介して外部回路へ
出力するとともに、ストップカウンタが計数する。
ストップカウンタの計数値がCSアクセス命令のワード
数に達したことが検出されたとき、命令の実行を終了す
る。
数に達したことが検出されたとき、命令の実行を終了す
る。
このストップカウンタを含む検出回路はハードウェアで
構成する必要があるが、計数値が大きくなるに従って、
その回路量は増大する。
構成する必要があるが、計数値が大きくなるに従って、
その回路量は増大する。
なお、CSアクセス命令で外部回路からコントロールス
トレージに人力する場合はバッファレジスタの入出力を
反転接続すればよく、従って、以下の説明は主としてコ
ントロールストレージから外部回路へ出力するものとし
て行う。
トレージに人力する場合はバッファレジスタの入出力を
反転接続すればよく、従って、以下の説明は主としてコ
ントロールストレージから外部回路へ出力するものとし
て行う。
以上説明したように、従来はコントロールストレージか
ら1つのCSアクセス命令によって、コントロールスト
レージに格納されている複数ワードをアクセスするため
には、1ワードをアクセスする毎に、その数をカウンタ
で計数する必要がある。
ら1つのCSアクセス命令によって、コントロールスト
レージに格納されている複数ワードをアクセスするため
には、1ワードをアクセスする毎に、その数をカウンタ
で計数する必要がある。
これをハードウェアで構成するには、アクセスするワー
ド数に相当するフリップフロップ回路と+1加算器によ
りカウンタを構成する必要があった。更に、そのカウン
タを制御するための回路も必要であり、従って部品点数
が多くなり、占有する実装空間も大きくなって、少しで
も実装空間を小さくして機能を向上しようとする最近の
動向に反すると云う問題点があった。
ド数に相当するフリップフロップ回路と+1加算器によ
りカウンタを構成する必要があった。更に、そのカウン
タを制御するための回路も必要であり、従って部品点数
が多くなり、占有する実装空間も大きくなって、少しで
も実装空間を小さくして機能を向上しようとする最近の
動向に反すると云う問題点があった。
上記問題点は命令レジスタに読み出されたCSアクセス
命令が指示するCSアドレスと、1ワードをアクセスす
る毎に歩進するコントロールストレージのアドレスレジ
スタが示すアドレスとの差分を検出し、CSアクセス命
令が指示するワード数に達したとき、そのCSアクセス
命令の実行を終了するようにしたことを特徴とする本発
明のマイクロプログラム制御方式によって解決する。
命令が指示するCSアドレスと、1ワードをアクセスす
る毎に歩進するコントロールストレージのアドレスレジ
スタが示すアドレスとの差分を検出し、CSアクセス命
令が指示するワード数に達したとき、そのCSアクセス
命令の実行を終了するようにしたことを特徴とする本発
明のマイクロプログラム制御方式によって解決する。
CSアクセス命令が指示するアドレスとコントロールス
トレージのアドレスレジスタとの差分を検出する回路は
演算回路を主体に構成され、フリップフロップ回路によ
って構成されたカウンタに比較して逼かに構成するゲー
ト回路数が少なくてすみ、従って、その占有空間が小さ
くなる。
トレージのアドレスレジスタとの差分を検出する回路は
演算回路を主体に構成され、フリップフロップ回路によ
って構成されたカウンタに比較して逼かに構成するゲー
ト回路数が少なくてすみ、従って、その占有空間が小さ
くなる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第1図は本発明の一実施例を示すブロック図、第2図は
CSアクセス命令のフローチャートである。
CSアクセス命令のフローチャートである。
コントロールストレージlからマイクロ命令、例えば上
記のCSアクセス命令が読み出され(ステップ1、以下
括弧付数字で示す)、命令レジスタ2にセットされる(
2)。
記のCSアクセス命令が読み出され(ステップ1、以下
括弧付数字で示す)、命令レジスタ2にセットされる(
2)。
一方、CSアドレスレジスタ3はコントロールストレー
ジ1からマイクロ命令を命令レジスタ2に読み出したこ
とによって、歩道回路4で1が加算される(3)。
ジ1からマイクロ命令を命令レジスタ2に読み出したこ
とによって、歩道回路4で1が加算される(3)。
読み出された命令はその命令種類が識別され、CSアク
セス命令であることが確認されると、その内容コードで
あるアクセスの方向、アクセスするワード数、アクセス
するCSアドレスに従って、その命令の実行が開始され
る(4)。
セス命令であることが確認されると、その内容コードで
あるアクセスの方向、アクセスするワード数、アクセス
するCSアドレスに従って、その命令の実行が開始され
る(4)。
ここではアクセスの方向はCSリード、即ちコントロー
ルストレージ1の内容をバッファレジスタ6に読み出す
ことが指示されているとする。
ルストレージ1の内容をバッファレジスタ6に読み出す
ことが指示されているとする。
CSアドレスレジスタ3の内容がアドレスセーブレジス
タ5に移され、格納される(5)。この場合CSアクセ
ス命令がコントロールストレージ1のA番地に格納され
ていたとすると、A+1番地がアドレスセーブレジスタ
5に格納される。
タ5に移され、格納される(5)。この場合CSアクセ
ス命令がコントロールストレージ1のA番地に格納され
ていたとすると、A+1番地がアドレスセーブレジスタ
5に格納される。
CSアドレスレジスタ3にはCSアクセス命令のCSア
ドレスが格納される(6)。
ドレスが格納される(6)。
コントロールストレージ1のこのアドレスの内容が読み
出され(7)、バッファレジスタ6を介して外部回路9
へ送出される(8)。
出され(7)、バッファレジスタ6を介して外部回路9
へ送出される(8)。
CSアドレスレジスタ3はコントロールストレージ1の
内容がバッファレジスタ6に読み出される毎にlが加算
され、次にアクセスするコントロールストレージ1のア
ドレスを示す(9)。
内容がバッファレジスタ6に読み出される毎にlが加算
され、次にアクセスするコントロールストレージ1のア
ドレスを示す(9)。
差分検出回路7は、命令レジスタ2に格納されたCSア
クセス命令が指示するCSアドレスAとCSアドレスレ
ジスタ4が指示するアドレスのそれぞれの内容の差分を
検出し、比較検出回路8にその値を出力する(10)。
クセス命令が指示するCSアドレスAとCSアドレスレ
ジスタ4が指示するアドレスのそれぞれの内容の差分を
検出し、比較検出回路8にその値を出力する(10)。
比較検出回路8は検出した差分の値と、CSアクセス命
令が指示するアクセスワード数のコードで示す値とを比
較しく11) 、入力された差分の値がそのワード数に
達したことを検出すると、CSアクセスは終了する(1
2)。
令が指示するアクセスワード数のコードで示す値とを比
較しく11) 、入力された差分の値がそのワード数に
達したことを検出すると、CSアクセスは終了する(1
2)。
入力した差分の値がワード数に達していなければ、CS
アドレスレジスタ3が示すコントロールストレージ1の
内容を読み出す操作(7)が行われる。再び同様の操作
が繰り返されて〔(7)〜(11) ) 、コントロー
ルストレージの内容が読み出される。
アドレスレジスタ3が示すコントロールストレージ1の
内容を読み出す操作(7)が行われる。再び同様の操作
が繰り返されて〔(7)〜(11) ) 、コントロー
ルストレージの内容が読み出される。
CSアクセスの終了′が検出されると、アドレスセーブ
レジスタ5の内容A+1がCSアドレスレジスタ3に移
され(12) 、CSアクセス命令の処理が終了する。
レジスタ5の内容A+1がCSアドレスレジスタ3に移
され(12) 、CSアクセス命令の処理が終了する。
この命令の処理が終了すると、CSアドレスレジスタ3
が示すコントロールストレージの内容が命令レジスタ2
に読み出され、次の命令が実行されることになる。
が示すコントロールストレージの内容が命令レジスタ2
に読み出され、次の命令が実行されることになる。
このアドレスは上記したように、処理終了したCSアク
セス命令のアドレスの次の番地のアドレスがアドレスセ
ーブレジスタ5に格納されているので、このアドレスで
示されたコントロールストレージ1の内容が命令レジス
タ2に読み出されることになる。
セス命令のアドレスの次の番地のアドレスがアドレスセ
ーブレジスタ5に格納されているので、このアドレスで
示されたコントロールストレージ1の内容が命令レジス
タ2に読み出されることになる。
なお、以上の各構成要素の制御は図示されていない制御
部によって行われている。
部によって行われている。
また、CSアクセス命令で外部回路9からコントロール
ストレージ1に書き込む命令、即ちCSライトの命令を
実行する場合は、第1図点線のようにバッファ回路6の
入力はコントロールストレージ1から外部回路9に切り
換えられ、出力は外部回路9からコントロールストレー
ジ1に切り換えられ第3図のフローチャートのステップ
(7)。
ストレージ1に書き込む命令、即ちCSライトの命令を
実行する場合は、第1図点線のようにバッファ回路6の
入力はコントロールストレージ1から外部回路9に切り
換えられ、出力は外部回路9からコントロールストレー
ジ1に切り換えられ第3図のフローチャートのステップ
(7)。
(8)では外部回路9からバッファレジスタ6を介して
コントロールストレージ1に書き込まれることになる。
コントロールストレージ1に書き込まれることになる。
以上説明したように本発明によれば、1つのマイクロ命
令でコントロールストレージの複数ワードをアクセスす
る場合に、命令の終了を検出する、 回路を簡略化す
ることができ、ハードウェアの実装空間を少なくするこ
とができる。
令でコントロールストレージの複数ワードをアクセスす
る場合に、命令の終了を検出する、 回路を簡略化す
ることができ、ハードウェアの実装空間を少なくするこ
とができる。
第1図は本発明のマイクロプログラム制御方式一実施例
のブロック図、 第2図は第1図のフローチャート、 第3図はマイクロ命令の説明図である。 図において、1はコントロールストレージ、2は命令レ
ジスタ、3はcsアドレスレジスタ、4は歩進回路、5
はアドレスセーブレジスタ、6はバッファレジスタ、7
は差分検出回路、8は比較検出回路、9は外部回路をそ
れぞれ示す。 第1図 第2図 又
のブロック図、 第2図は第1図のフローチャート、 第3図はマイクロ命令の説明図である。 図において、1はコントロールストレージ、2は命令レ
ジスタ、3はcsアドレスレジスタ、4は歩進回路、5
はアドレスセーブレジスタ、6はバッファレジスタ、7
は差分検出回路、8は比較検出回路、9は外部回路をそ
れぞれ示す。 第1図 第2図 又
Claims (1)
- 一つのマイクロ命令でコントロールストレージの複数ワ
ードをアクセスできるマイクロプログラム処理装置にお
いて、前記マイクロ命令を保持する命令レジスタの一部
と前記コントロールストレージのアドレスレジスタの一
部を比較してその差分を検出する手段を設け、コントロ
ールストレージの複数ワードをアクセスするマイクロ命
令を実行する場合、前記差分検出手段の出力がアクセス
すべきワード数に達したとき命令の実行を終了するよう
にしたことを特徴とするマイクロプログラム制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1604385A JPS61175731A (ja) | 1985-01-29 | 1985-01-29 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1604385A JPS61175731A (ja) | 1985-01-29 | 1985-01-29 | マイクロプログラム制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61175731A true JPS61175731A (ja) | 1986-08-07 |
Family
ID=11905541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1604385A Pending JPS61175731A (ja) | 1985-01-29 | 1985-01-29 | マイクロプログラム制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61175731A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5714945A (en) * | 1980-07-01 | 1982-01-26 | Nec Corp | Microprogram control device |
-
1985
- 1985-01-29 JP JP1604385A patent/JPS61175731A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5714945A (en) * | 1980-07-01 | 1982-01-26 | Nec Corp | Microprogram control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61175731A (ja) | マイクロプログラム制御方式 | |
JPH0377137A (ja) | 情報処理装置 | |
JPS6242301B2 (ja) | ||
JPH0258648B2 (ja) | ||
JPH0527989A (ja) | コンピユータシステムの例外処理装置 | |
JPH05334074A (ja) | マイクロプロセッサ | |
JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
JP2769382B2 (ja) | 情報処理装置 | |
JPS6320631A (ja) | レジスタ選択方式 | |
JPH04160655A (ja) | 例外検出方式 | |
JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
JPS61217833A (ja) | 演算処理装置 | |
JPH01169639A (ja) | 記憶装置 | |
JPS6270947A (ja) | デバグ割込み制御方式 | |
JPH0480860A (ja) | プログラムロード方式 | |
JPH04367902A (ja) | プログラマブルコントローラ | |
JPH0512175A (ja) | 周辺制御装置 | |
JPS63165931A (ja) | 不連続命令フエツチアドレス情報記憶方式 | |
JPH04260139A (ja) | ファイルアクセス処理装置 | |
JPH01255037A (ja) | 電子計算機 | |
JPS61216030A (ja) | マイクロプログラム制御方式 | |
JPS63317857A (ja) | メモリアクセス回路 | |
JPS6175441A (ja) | アドレス履歴記憶装置 | |
JPH0439732A (ja) | 可変長データ処理装置 | |
JPS6058491B2 (ja) | エラ処理方式 |