JPS61175731A - マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置のマイクロプログラム制御方式に
係り、特に１つのマイクロ命令によってコントロールス
トレージの複数ワードをアクセスするマイクロプログラ
ム制御方式の改良に関するものである。

システムの処理速度を上げ、且つハードウェアの構成を
簡略化するために、マイクロプログラムによる制御手段
は情報処理システムの重要な構成要素となっている。

従って、マイクロプログラムの各種の制御能力の向上を
図るとともに、出来るだけ構成部品の少なく実装密度の
高いハードウェアを構築することが望まれている。

〔従来の技術〕

第２図はコントロールストレージの内容をアクセスする
マイクロ命令、即ち、コントロールストレージアクセス
命令（以下、ＣＳアクセス命令と称する）の−例を示す
。

この命令は１６ビツトで構成され、上位５ビツト（第θ
〜４ビット）にはこのマイクロプログラム制御方式で使
用されるマイクロ命令の命令種類、次の１ビツト（第５
ビツト）にはコントロールストレージに対するアクセス
の方向、次の２ビット（第６，７ビツト）にはアクセス
するワード数を示すコード、次の８ビツト（第８〜１５
ビツト）にはコントロールストレージのアクセスを開始
するアドレスがそれぞれ指定される。

上記のＣＳアクセス命令がコントロールストレージから
命令レジスタに読み込まれると、コントロールストレー
ジのアドレスレジスタの内容をアドレスセーブレジスタ
に退避させ、ＣＳアクセス命令が指示するアクセス開始
アドレスに置き換える。

１ワードアクセスする毎にアクセスされた内容は、命令
レジスタとは別のバッファレジスタを介して外部回路へ
出力するとともに、ストップカウンタが計数する。

ストップカウンタの計数値がＣＳアクセス命令のワード
数に達したことが検出されたとき、命令の実行を終了す
る。

このストップカウンタを含む検出回路はハードウェアで
構成する必要があるが、計数値が大きくなるに従って、
その回路量は増大する。

なお、ＣＳアクセス命令で外部回路からコントロールス
トレージに人力する場合はバッファレジスタの入出力を
反転接続すればよく、従って、以下の説明は主としてコ
ントロールストレージから外部回路へ出力するものとし
て行う。

〔発明が解決しようとする問題点〕

以上説明したように、従来はコントロールストレージか
ら１つのＣＳアクセス命令によって、コントロールスト
レージに格納されている複数ワードをアクセスするため
には、１ワードをアクセスする毎に、その数をカウンタ
で計数する必要がある。

これをハードウェアで構成するには、アクセスするワー
ド数に相当するフリップフロップ回路と＋１加算器によ
りカウンタを構成する必要があった。更に、そのカウン
タを制御するための回路も必要であり、従って部品点数
が多くなり、占有する実装空間も大きくなって、少しで
も実装空間を小さくして機能を向上しようとする最近の
動向に反すると云う問題点があった。

〔問題点を解決するための手段〕

上記問題点は命令レジスタに読み出されたＣＳアクセス
命令が指示するＣＳアドレスと、１ワードをアクセスす
る毎に歩進するコントロールストレージのアドレスレジ
スタが示すアドレスとの差分を検出し、ＣＳアクセス命
令が指示するワード数に達したとき、そのＣＳアクセス
命令の実行を終了するようにしたことを特徴とする本発
明のマイクロプログラム制御方式によって解決する。

〔作用〕

ＣＳアクセス命令が指示するアドレスとコントロールス
トレージのアドレスレジスタとの差分を検出する回路は
演算回路を主体に構成され、フリップフロップ回路によ
って構成されたカウンタに比較して逼かに構成するゲー
ト回路数が少なくてすみ、従って、その占有空間が小さ
くなる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例を示すブロック図、第２図は
ＣＳアクセス命令のフローチャートである。

コントロールストレージｌからマイクロ命令、例えば上
記のＣＳアクセス命令が読み出され（ステップ１、以下
括弧付数字で示す）、命令レジスタ２にセットされる（
２）。

一方、ＣＳアドレスレジスタ３はコントロールストレー
ジ１からマイクロ命令を命令レジスタ２に読み出したこ
とによって、歩道回路４で１が加算される（３）。

読み出された命令はその命令種類が識別され、ＣＳアク
セス命令であることが確認されると、その内容コードで
あるアクセスの方向、アクセスするワード数、アクセス
するＣＳアドレスに従って、その命令の実行が開始され
る（４）。

ここではアクセスの方向はＣＳリード、即ちコントロー
ルストレージ１の内容をバッファレジスタ６に読み出す
ことが指示されているとする。

ＣＳアドレスレジスタ３の内容がアドレスセーブレジス
タ５に移され、格納される（５）。この場合ＣＳアクセ
ス命令がコントロールストレージ１のＡ番地に格納され
ていたとすると、Ａ＋１番地がアドレスセーブレジスタ
５に格納される。

ＣＳアドレスレジスタ３にはＣＳアクセス命令のＣＳア
ドレスが格納される（６）。

コントロールストレージ１のこのアドレスの内容が読み
出され（７）、バッファレジスタ６を介して外部回路９
へ送出される（８）。

ＣＳアドレスレジスタ３はコントロールストレージ１の
内容がバッファレジスタ６に読み出される毎にｌが加算
され、次にアクセスするコントロールストレージ１のア
ドレスを示す（９）。

差分検出回路７は、命令レジスタ２に格納されたＣＳア
クセス命令が指示するＣＳアドレスＡとＣＳアドレスレ
ジスタ４が指示するアドレスのそれぞれの内容の差分を
検出し、比較検出回路８にその値を出力する（１０）。

比較検出回路８は検出した差分の値と、ＣＳアクセス命
令が指示するアクセスワード数のコードで示す値とを比
較しく１１）　、入力された差分の値がそのワード数に
達したことを検出すると、ＣＳアクセスは終了する（１
２）。

入力した差分の値がワード数に達していなければ、ＣＳ
アドレスレジスタ３が示すコントロールストレージ１の
内容を読み出す操作（７）が行われる。再び同様の操作
が繰り返されて〔（７）〜（１１）　）　、コントロー
ルストレージの内容が読み出される。

ＣＳアクセスの終了′が検出されると、アドレスセーブ
レジスタ５の内容Ａ＋１がＣＳアドレスレジスタ３に移
され（１２）　、ＣＳアクセス命令の処理が終了する。

この命令の処理が終了すると、ＣＳアドレスレジスタ３
が示すコントロールストレージの内容が命令レジスタ２
に読み出され、次の命令が実行されることになる。

このアドレスは上記したように、処理終了したＣＳアク
セス命令のアドレスの次の番地のアドレスがアドレスセ
ーブレジスタ５に格納されているので、このアドレスで
示されたコントロールストレージ１の内容が命令レジス
タ２に読み出されることになる。

なお、以上の各構成要素の制御は図示されていない制御
部によって行われている。

また、ＣＳアクセス命令で外部回路９からコントロール
ストレージ１に書き込む命令、即ちＣＳライトの命令を
実行する場合は、第１図点線のようにバッファ回路６の
入力はコントロールストレージ１から外部回路９に切り
換えられ、出力は外部回路９からコントロールストレー
ジ１に切り換えられ第３図のフローチャートのステップ
（７）。

（８）では外部回路９からバッファレジスタ６を介して
コントロールストレージ１に書き込まれることになる。

〔発明の効果〕

以上説明したように本発明によれば、１つのマイクロ命
令でコントロールストレージの複数ワードをアクセスす
る場合に、命令の終了を検出する、　　回路を簡略化す
ることができ、ハードウェアの実装空間を少なくするこ
とができる。

【図面の簡単な説明】

第１図は本発明のマイクロプログラム制御方式一実施例
のブロック図、 第２図は第１図のフローチャート、 第３図はマイクロ命令の説明図である。 図において、１はコントロールストレージ、２は命令レ
ジスタ、３はｃｓアドレスレジスタ、４は歩進回路、５
はアドレスセーブレジスタ、６はバッファレジスタ、７
は差分検出回路、８は比較検出回路、９は外部回路をそ
れぞれ示す。 第１図 第２図 又

Claims (1)

【特許請求の範囲】
1. 一つのマイクロ命令でコントロールストレージの複数ワ
   ードをアクセスできるマイクロプログラム処理装置にお
   いて、前記マイクロ命令を保持する命令レジスタの一部
   と前記コントロールストレージのアドレスレジスタの一
   部を比較してその差分を検出する手段を設け、コントロ
   ールストレージの複数ワードをアクセスするマイクロ命
   令を実行する場合、前記差分検出手段の出力がアクセス
   すべきワード数に達したとき命令の実行を終了するよう
   にしたことを特徴とするマイクロプログラム制御方式。