JP2769382B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、読出しアクセスと書込みアクセスとで機
能が異なる制御レジスタを備える情報処理装置に関する
ものである。

〔従来の技術〕

コンピュータシステムでは、ハードウエアとともに、
ソフトウエアの重要性が認識されている。高機能のコン
ピュータシステムを実現するためには、ハードウエアだ
けでなく質の高いソフトウエアも作成しなければならな
い。

しかし、進歩が急速な現代においてはメーカが単独で
ハードウエア／ソフトウエア共に充実されることは困難
になってきている。

そこで、他のコンピュータシステム向けに作成された
ソフトウエアが使用できるようにした、いわゆる互換性
機能を持ったコンピュータシステムが多数実現されてい
る。

このようなコンピュータシステムでは、ソフトウエア
にかかる開発コスト／開発時間等を節約できるという利
点が得られる一方、互換性を保つ必要性から、新たな機
能を追加することが難しい。

互換性を保ちながら新たな機能の追加を行うことが互
換性機能を持ったコンピュータシステム開発の大きな課
題となっている。

この中の１つとして、オリジナルのコンピュータシス
テムでは書込んだデータが読み出せない構造になってい
る制御レジスタに対し、互換性を保ちながら書込んだデ
ータと同じ値を読み出せるようにしたいという要求があ
る。

例えば画面表示制御用コントローラのあるレジスタ
が、書込む時には画面モードの設定用レジスタとして機
能し、読み出す時にはコントローラの動作状態を示すス
テータスレジスタとして機能するような場合、書込み時
と読出し時とではそのレジスタの機能が異なるため、こ
の制御レジスタに書込んだデータをそのまま読み出すこ
とができない。

従来の互換機能を持ったコンピュータシステムでは、
この問題をソフトウエアで処理していた。例えば書込み
時にそのデータをメモリ上の特定の場所に記憶してお
き、同じ値を読み出す必要が生じた場合は、コントロー
ラからではなくそのメモリから読み出すようにする等の
方法である。

〔発明が解決しようとする課題〕

しかしこのような方法では、直接コントローラの値を
読み出しているわけではないため、マルチタクス処理等
よように複数のプログラムが並行して走ってる場合な
ど、あるプログラムがコントローラの内容を勝手に書き
換えてしまうと、他のプログラムがメモリ内に保存して
いるコントローラへの書込みデータと実際にコントロー
ラへ書込まれているデータとの間に違いが生じ、コンピ
ュータシステムが正常に動作しなくなる可能性がある等
の問題点があった。

この発明は、上記の問題点を解決するためになされた
もので、読出しアクセス時と書込みアクセス時とで機能
が異なる制御レジスタに対して異なるアドレスを指定し
てアクセスされる代替レジスタを介して制御レジスタに
対する読出しアクセスと書込みアクセスとを実行させる
ことにより、読出しアクセス時と書込みアクセス時とで
制限がある制御レジスタを制限のない制御レジスタと見
做してアクセスできる互換性機能を自在に発揮させるこ
とができる情報処理装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明は、他の情報処理装置との互換機能を有する
情報処理装置であって、読出しアクセス時と書込みアク
セス時とで機能が異なる制御レジスタと、前記制御レジ
スタに対応するアドレスを書込みアドレスとして指定
し、前記アドレスとは異なる任意のアドレスを読出しア
ドレスとして指定するアドレス指定手段と、前記アドレ
ス指定手段により指定された書込みアドレスまたは読出
しアドレスに基づいて、前記制御レジスタにおけるデー
タと同一のデータを書込みまたは読み出すことが可能な
レジスタとを設けたものである。

〔作用〕

この発明においては、読出しアクセス時と書込みアク
セス時とで機能が異なる制御レジスタへのアクセス時
に、アドレス指定手段が指定される異なる任意のアドレ
スを指定すると、該アドレスの指定に応じて制御レジス
タとは別のレジスタを介して前記制御レジスタにおける
データと同一のデータを書込みまたは読み出しが可能と
なる。

〔実施例〕

第１図はこの発明の一実施例を示す情報処理装置を適
用可能なコンピュータシステムの構成を説明するブロッ
ク図であり、１はCPUで、システムバス10に接続される
各デバイスとのデータ処理をメインメモリ２を介して処
理し、処理結果を表示装置８等に出力する処理を総括的
に制御している。３は磁気ディスクインタフェースで、
磁気ディスク装置４とシステムバス10とのデータ処理を
インタフェースする。５はキーボードインタフェース
で、キーボード６からのキー入力データとシステムバス
10とのデータ処理をインタフェースする。７は画面制御
コントローラで、画面制御用の種々の制御レジスタを備
え、表示装置８へのデータ出力をコントロールしてい
る。

９は書込みデータ読出し回路で、この実施例における
レジスタ，アドレス発生手段を備えている。

第２図は、第１図に示した書込みデータ読出し回路９
の構成を説明する回路ブロック図であり、第１図と同一
のものには同じ符号を付してある。

図において、11はアドレスデコーダで、書込みデータ
ラッチ回路12（例えばＤ型のフリップフロップで構成さ
れる）に対する書込みアドレス，読出しアドレスを後述
するような異なるアドレスを発生する。すなわち、シス
テムバス10を構成するアドレスバス上のアドレス解析し
て、制御レジスタに対する書込みアドレスが発生する
と、この書込みアドレスと同一の書込みアドレス（この
実施例では300H）を指定し、制御レジスタに書込まれる
データと同一のデータを書込みデータラッチ回路12に保
持させる。一方、システムバス10を構成するアドレスバ
ス上のアドレスを解析して、書込みアドレスとは異なる
任意指定可能な読出しアドレス（この実施例では400H）
を発生する。

14は例えばアンドゲート等で構成されるロジック回路
群で、システムバス10上のアクセス制御線（読出し信
号，書込み信号）の内容と上記書込みアドレス，読出し
アドレスとを論理演算し、書込みデータラッチ回路12
（例えばＤ型のフリップフロップで構成される）に対す
るラッチ信号または出力イネーブル信号を出力する。

13はデータ出力バッファ回路で、ロジック回路群14か
ら出力される出力イネーブル信号に基づいて書込みデー
タラッチ回路12にラッチされた画面制御コントローラ７
の制御レジスタに書込まれたデータの同一のデータをシ
ステムバス10に出力する。

このように構成されたコンピュータシステムにおい
て、制御レジスタへの書込みアクセスが開始されると、
アドレス発生手段（この実施例ではアドレスデコーダ11
等よりなり）がレジスタ（この実施例では書込みデータ
ラッチ回路12より構成される）に対する書込み用のアド
レスを発生し、このアドレスに従ってレジスタに制御レ
ジスタに書き込まれるデータと同一のデータが書き込ま
れる。

そして、制御レジスタへの読出しアクセスが開始され
ると、書込みデータとは異なるオリジナルの機能に基づ
くデータが読み出され互換性が保持される。

一方、アドレスデコーダ11が制御レジスタに対する書
込みアドレスとは異なる任意の読出しアドレスを発生す
ると、書込みデータラッチ回路12に書き込まれたデー
タ、すなわち上記制御レジスタに書き込まれたデータと
同一のデータが読み出し可能となる。

以下、第３図，第４図を参照しながら第２図に示した
書込みデータ読出し回路９のデータ処理動作について説
明する。

第３図は、第１図に示した画面制御コントローラ７内
の各制御レジスタのアドレスと機能との対応を説明する
相関図であり、アドレス301H〜303Hは読出し／書込み時
ともに同一機能となるが、アドレス300Hは、読出し／書
込み時で機能が異なるため、上記アドレス300Hに対応す
る制御レジスタの内容を読出すことはできない。

第４図は、第２図に示した書込みデータ読出し回路９
によるアドレス指定とその機能処理の相対関係を示す相
関図であり、CPU1がアドレス300Hへの書込みアクセスを
指示されると、画面制御コントローラ７が制御レジスタ
（アドレス300H）にモード設定を行うが、これに並行し
て同一の書込みデータが書込みデータラッチ回路12に書
込まれる。一方、CPU1がアドレス300Hへの読出しアクセ
スを指示すると、アドレスデコーダ11がアドレス300Hを
発生し、アドレス300Hのステータスが読出し可能とな
り、互換性を担保する。

一方、CPU1がアドレス400Hを指定すると、書込みデー
タラッチ回路12に書込まれたデータ（画面制御コントロ
ーラ７が制御レジスタに書き込んだデータ）がデータ出
力バッファ回路13よりシステムバス10に出力される。

今、画面制御コントローラ７のレジスタおよび機能が
第３図に示すようになっているものとする。また、書込
みデータ読出し回路９のアドレスおよび機能が第４図に
記述されるようになっているものとする。

画面制御コントローラ７内のレジスタのうち、アドレ
ス301H〜303Hまでのレジスタは書込み時／読出し時とも
同じ機能であり、書込んだデータがそのまま読出し可能
である。

これに対して、アドレス300Hのレジスタは書込み時と
読出し時では機能が異なるため、そのまま書込んだデー
タを読み出すことはできない。

そこで、書込みデータ読出し回路９のアドレスを、書
込み時にはアドレス300H、読出し時には400Hとなるよう
にアドレスドコーダ11がアドレスを発生する。これによ
り、CPU1がアドレス300Hに書き込みをした場合は、画面
制御コントローラ７内のアドレス300Hの制御レジスタ
と、書込みデータ読出し回路９の双方に同一データが書
き込まれる。また、CPU1がアドレス300Hを読み出した場
合は、オリジナルのコンピュータシステムと同様、画面
制御コントローラ７内のステータスを読み出すことがで
きる。

一方、CPU1がアドレス400Hを読み出した場合は、書込
みデータ読出し回路９の内容、すなわち画面制御コント
ローラ７内のアドレス300Hの制御レジスタに書き込まれ
たデータをそのまま読み出すことができる。

つまり、アドレス300Hをアクセスする限りにおいて
は、書込みデータ読出し回路９が存在しない場合と全く
同様に動作するため、個々でオリジナルのコンピュータ
システムとの互換性が保たれる。

また、アドレス400Hの内容を読み出すことより、オリ
ジナルのコンピュータシステムでは読み出し不能であっ
たアドレス300Hへの書込みデータを読み出すことも可能
となり、他の機能処理に有効なデータをモニタすること
ができる。

第５図は、第１図に示した書込みデータ読出し回路９
のデータ処理手順の一例を説明するフローチャートであ
る。なお、（１）〜（７）は各ステップ示す。

先ず、読出し／書込み時て機能が異なる特定の制御レ
ジスタのアクセスが指定されているがどうか判定し、
（１）、YESならばアクセス種別が書込みアクセスがど
うかを判定し（２）、YESならば制御レジスタに書込む
データと同一データをアドレスデコーダ11から指定され
る書込みアドレスに基づいて書込みデータラッチ回路12
に書込み（３）、他の処理に移行する。

一方、ステップ（２）の判断でNOの場合は、読み出し
アドレスが制御レジスタに対する書込みアドレスと同一
かどうかを判定し（４）、YESならばステータスを読み
出し（５）、他の処理に移行し、NOならは書込みデータ
ラッチ回路12に対するラッチアドレスが指定されている
かどうかを判定し（６）、NOならば他の処理を移行し、
YESならば制御レジスタへの書込みデータと同一のデー
タをシステムバス10上に出力し（７）、他の処理に移行
する。

なお、上記実施例では書込みデータラッチ回路12に対
する読出しアドレスおよび書込みアドレスをアドレス発
生手段を構成するアドレスデコーダ11により指示する場
合について説明したが、第６図に示すように、読出しア
ドレスおよび書込みアドレスを個別のディップスイッチ
15（読出し用），ディップスイッチ17（書込み用）を設
け、システムバス10上のアドレスと各ディップスイッチ
15,ディップスイッチ17で指定されたアドレスを比較す
るアドレス比較回路16,18を図示されるように設けるこ
とにより、アドレス指定の自由度を高めることが可能と
なる。

第６図は、第２図に示したアドレスデコーダ11の他の
構成を説明する回路ブロック図であり、第１図と同一の
ものには同じ符号を付してある。21は例えばアンドゲー
ト等で構成されるロジック回路群で、システムバス10上
のアクセス制御線（読出し信号，書込み信号）の内容と
上記書込みアドレス，読出しアドレスとを論理演算し、
書込みデータラッチ回路19（例えばＤ型のフリップフロ
ップで構成される）に対するラッチ信号または出力イネ
ーブル信号を出力する。

20はデータ出力バッファ回路で、ロジック回路群21か
ら出力される出力イネーブル信号に基づいて、書込みデ
ータラッチ回路19にラッチされた画面制御コントローラ
７の制御レジスタに書込まれたデータと同一のデータを
システムバス10に出力する。なお、データ処理は書込み
アドレス，読出しアドレスのアドレス指定のみが上記実
施例と異なるので説明は省略する。

〔発明の効果〕

以上説明したように、この発明によれば、読出しアク
セス時と書込みアクセス時とで機能が異なる制御レジス
タへのアクセス時に、アドレス指定手段が指定される異
なる任意のアドレスを指定すると、該アドレスの指定に
応じて制御レジスタとは別のレジスタを介して前記制御
レジスタにおけるデータと同一のデータを書込みまたは
読み出しを行うので、読出しアクセス時と書込みアクセ
ス時とで制限がある制御レジスタを制限のない制御レジ
スタと見做してアクセスできる互換性機能を自在に発揮
させることができるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す情報処理装置を適用
可能なコンピュータシステムの構成を説明するブロック
図、第２図は、第１図に示した書込みデータ読出し回路
の構成を説明する回路ブロック図、第３図は、第１図に
示した画面制御コントローラ内の各制御レジスタのアド
レスと機能との対応を説明する相関図、第４図は、第２
図に示した書込みデータ読出し回路によるアドレス指定
とその機能処理の相対関係を示す相関図、第５図は、第
１図に示した書込みデータ読出し回路のデータ処理手順
の一例を説明するフローチャート、第６図は、第２図に
示したアドレスデコーダの他の構成を説明する回路ブロ
ック図である。 図中、１はCPU、２はメインメモリ、３は磁気インタフ
ェース、４は磁気ディスク装置、５はキーボードインタ
フェース、６はキーボード、７は画面制御コントロー
ラ、８は表示装置、９は書込みデータ読出し回路であ
る。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】他の情報処理装置との互換性機能を有する
   情報処理装置であって、 読出しアクセス時と書込みアクセス時とで機能が異なる
   制御レジスタと、 前記制御レジスタに対応するアドレスを書込みアドレス
   として指定し、前記アドレスとは異なる任意のアドレス
   を読出しアドレスとして指定するアドレス指定手段と、 前記アドレス指定手段により指定された書込みアドレス
   または読出しアドレスに基づいて、前記制御レジスタに
   おけるデータと同一のデータを書込みまたは読み出すこ
   とが可能なレジスタと、 を具備したことを特徴とする情報処理装置。