JPH044451A - コンピュータシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータシステム、特に他のコンピュ
ータシステムとの互換性を保ちながら、これに新たな機
能を追加したコンピュータシステムに関するものである
。

［従来の技術］ コンピュータシステムでは、ハードウェアとともに、ソ
フトウェアの重要性が認識されている。

高機能のコンピュータシステムを実現するためには、ハ
ードウェアだけでな（質の高いソフトウェアも作成しな
ければならない。

しかし、進歩が急速な現代においてはメーカが単独でハ
ードウェア／ソフトウェア共に充実されることは困難に
なってきている。

そこで、他のコンピュータシステム向けに作成されたソ
フトウェアが使用できるようにした、いわゆる互換性機
能を持ったコンピュータシステムが多数実現されている
。

このようなコンピュータシステムでは、ソフトウェアに
かかる開発コスト／開発時間等を節約できるという利点
が得られる一方、互換性を保つ必要性から、新たな機能
を追加することが難しい。

互換性を保ちながら新たな機能の追加を行うことが互換
性機能を持ったコンピュータシステム開発の大きな課題
となっている。

この中の１つとして、オリジナルのコンピュータシステ
ムでは書き込んだデータが読み出せない構造になってい
る制御レジスタに対し、互換性を保ちながら書き込んだ
データと同じ値を読み出せるようにしたいという要求が
ある。

例えば、画面表示制御用コントローラのあるレジスタが
、書き込む時には画面モードの設定用レジスタとして機
能し、読み出す時にはコントローラの動作状態を示すス
テータスレジスタとして機能するような場合、書込み時
と読出し時とではそのレジスタの機能が異なるため、こ
の制御レジスタに書込んだデータをそのまま読み出すこ
とができない。

従来の互換機能を持ったコンピュータシステムでは、こ
の問題をソフトウェアで処理していた。

例えば書込み時にそのデータをメモリ上の特定の場所に
記憶しておき、同じ値を読み出す必要が生じた場合は、
コントローラからではなくそのメモリから読み出すよう
にする等の方法である。

［発明が解決しようとする課題］ しかしこのような方法では、直接コントローラの値を読
み出しているわけではないため、マルチタスク処理等の
ように複数のプログラムが並行して走っている場合など
、あるプログラムがコントローラの内容を勝手に書き換
えてしまうと、他のプログラムがメモリ内に保存してい
るコントローラへの書込みデータと実際にコントローラ
へ書き込まれているデータとの間に違いが生じ、コンピ
ュータシステムが正常に動作しなくなる可能性がある等
の問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、制御レジスタに対する読出しアクセスに基づいて
レジスタまたは制御レジスタのいずれか一方からのデー
タ読み出しを有効に設定することにより、書込み時／読
出し時ともに互換性が確保され、かつ木来同−の読出し
アドレスでは読出し不能な制御レジスタの書込みデータ
を読み出すことが可能なコンピュータシステムを得るこ
とを目的とする。

［課題を解決するための手段］ この発明に係るコンピュータシステムは、読出しまたは
書込みアクセス時に機能が異なる制御レジスタと、この
制御レジスタに対する書込みアクセスに並行して書き込
まれるデータと同一のデータを記憶するレジスタと、制
御レジスタに対する読出しアクセスに基づいてレジスタ
または制御レジスタのいずれか一方からのデータ読み出
しを有効に設定する設定手段とを設けたものである。

また、設定手段を未使用アドレスで指示する書き込デー
タに基づいて有効または非有効に設定可能なように構成
したものである。

［作用〕 この発明においては、制御レジスタに対する書込みアク
セスに並行して書込みデータはレジスタに書き込まれて
行く。

一方、設定手段が有効となると、制御レジスタに対する
読出しアクセスに基づいてレジスタまたは制御レジスタ
のいずれか一方からのデータ読出しを有効に設定し、本
来オリジナルのコンピュータシステムでは読出し不能な
制御レジスタに対する書込みデータを読み出させること
を可能とする。

また、設定手段を未使用アドレスで指示する書き込デー
タに基づいて有効または非有効に設定して、本来オリジ
ナルのコンピュータシステムとの互換性を担保しつつ、
独自の機能処理を可能とする。

〔実施例〕

第１図はこめ発明の一実施例を示すコンピュータシステ
ムの構成を説明するブロック図であり、１はＣＰＵで、
システムバス１０に接続される各デバイスとのデータ処
理をメインメモリ２を介して処理し、処理結果を表示装
置８等に出力する処理を総括的に制御している。３は磁
気ディスクインクフェースで、磁気ディスク装置４とシ
ステムバス１０とのデータ処理をインタフェースする。

５はキーボードインクフェースで、キーボード６からの
キー人力データとシステムバス１ｏとのデータ処理をイ
ンタフェースする。７は画面制御コントローラで、画面
制御用の種々の制御レジスタを備え、表示装置８へのデ
ータ出力をコントロールしている。

・９は書込みデータ読出し回路で、この実施例における
レジスタ、アドレス発生手段を備えている。

第２図は、第１図に示した書込みデータ読出し回路９の
構成を説明する回路ブロック図であり、第１図と同一の
ものには同じ符号を付しである。

図において、１４はアドレスデコーダで、システムバス
１０のアドレスバスの内容を解析して、３００Ｈが指示
された場合にアドレスデコード信号１４ａを「１」にセ
ットする。また、システムバス１０のアドレスバスの内
容を解析して、４００Ｈが指示された場合にアドレスデ
コード信号１４ｂを「１」にセットする。

１５は例えばアンドゲート等で構成されるロジック回路
群で、フリップフロップ１５ａ、アンドゲート１５ｂ〜
１５ｅ、インバータ１５ｆ等から構成され、この実施例
ではフリップフロップ１５ａ、アンドゲート１５ｅ　、
インバータ１５ｆ等から設定手段が構成される場合に対
応する。

アンドゲート１５ｂはアドレスデコード信号１４ｂと書
込み信号ＷＲとの論理積を演算して、演算結果をフリッ
プフロップ１５ａのクロック入力ＣＫに出力する。

アンドゲート１５ｃは、書込み信号ＷＲとアドレスデコ
ード信号１４ａとの論理積を演算して、演算結果を書込
み制御信号ＷＲＩＴＥとして画面制御コントローラ用の
バッファ回路１１に出力する。

アンドゲート１５ｄは、アドレスデコード信号１４ａ、
読出し信号ＲＤ、インバータ１５ｆとのとの論理積を演
算して、演算結果を読出し制御信号ＲＥ、Ａ　Ｄとして
画面制御コントローラ用のバッファ回路１１に出力する
。

アンドゲート１５ｅは、アドレスデコード信号１４ａ、
読出し信号ＲＤ、フリップフロップ１５ａの出力Ｑとの
論理積を演算して、演算結果をデータ出力バッファ回路
１３に出力イネーブル信号ＯＥとして送出する。

１３はデータ出力バッファ回路で、ロジック回路群４か
ら出力される出力イネーブル信号に基づいて書込みデー
タラッチ回路１２にラッチされた画面制御コントローラ
７０制御レジスタに書き込まれたデータと同一のデータ
をシステムバス１０に出力する。

このように構成されたコンピュータシステムにおいて、
制御レジスタに対する書込みアクセスに並行して書込み
データはレジスタに書き込まれて行く。

一方、設定手段（この実施例ではロジック回路群１５の
フリップフロップ１５ａ、アンドゲート１５ｅ、インバ
ータ１５ｆ等より構成される）がシステムバス１０のビ
ットＯにより有効（この実施例では「１」）となると、
制御レジスタに対する読出しアクセスに基づいてレジス
タ（書込みデークラッチ回路１２（例えばＤ型のフリッ
プフロップで構成される））または制御レジスタのいず
れか一方からのデータ読み出しを有効に設定し、本来オ
リジナルのコンピュータシステムでは読出し不能な制御
レジスタに対する書込みデータを読み出させることを可
能とする。

また、設定手段を未使用アドレス（この実施例ではアド
レス４００Ｈ）で指示する書き込データ（ＣＰＵＩが８
ビツトデータのビット０を設定することにより）の設定
に基づいて有効または非有効に設定して、本来オリジナ
ルのコンピュータシステムとの互換性を担保しつつ、独
自の機能処理を可能とする。

以下、第３図、第４図を参照しながら第２図に示した書
込みデータ読出し回路９のデータ処理動作について説明
する。

第３図は、第１図に示した画面制御コントローラ７内の
各制御レジスタのアドレスと機能との対応を説明する相
関図であり、アドレス３０１Ｈ〜３０３Ｈは読出し／書
込み時ともに同一機能となるか、アドレス３００Ｈは、
読出し／書込み時で機能が異なるため、上記アドレス３
００　Ｈに対応する制御レジスタの内容を読出すことは
できない。

第４図は、第２図に示したフリップフロップ１５ａの動
作指定とアドレスとの相対関係を示す相関図である。

例えばＣＰＵ　１がアドレス４００Ｈへの書込みアクセ
スを指示されると、システムバス１０のビットＯの内容
がフリップフロップ１５ａにセットされる。このセット
される値「１」または「０」によりアドレス３００Ｈの
制御レジスタに対する読出しアクセスがオリジナルのス
テータス読出しとなるか、書込みデータラッチ回路１２
から上記制御レジスタに書き込まれたデータと同一のデ
ータ読出しとが択一的に設定される。

今、アドレス４００Ｈに「０」のデータを書き込むとす
ると、ロジック回路群１５の機能処理により、その後、
アドレス３００Ｈがアクセスされた場合は読出し時／書
込み時ともに、バッファ回路１１を有効、データ出力バ
ッファ回路１３を無効とする。これにより、アドレス３
００Ｈからデータを読み出す場合は、画面制御コントロ
ーラ７内の特定制御レジスタの値、すなわちステータス
情報が読み出される。

次に、ア）−レス４００　Ｈに「１」のデータを、ビッ
トＯで指定すると、ロジック回路群１５内のフリップフ
ロップ１５ａがセットされる。従って、アンドゲート１
５ｄが非有効となり、アンドゲート１５ｅが有効となる
ので、その後はアドレス３００Ｈかアクセスされた場合
は、書込み時はバッファ回路１１を有効、読出し時はデ
ータ出力バッファ回路１３を有効とする。なお、書込み
時には、アドレス４００ＨのビットＯの値に関わらず、
アンドゲート１５ｃの出力に基づいてアドレス３００Ｈ
に書き込まれたデータが書込みデータラッチ回路１２に
書き込まれる。

つまり、アドレス４００ＨのビットＯが設定されている
場合は、アドレス３００Ｈへのアクセスは読出し／書込
みともオリジナルのコンピュータシステムと同様となり
、互換性が維持され、アドレス４００Ｈのビット０が「
１」に設定されている場合は、アドレス３００Ｈへのア
クセスは書込み時ではオリジナルのコンピュータシステ
ムと同様であるが、読出し時ではアドレス３００Ｈへ書
込まれたデータがそのまま読み出させるコンピュータシ
ステムが実現可能となる。

次に、第５図を参照しながら第２図に示したロジック回
路群１５による書込みデータ読出し処理について説明す
る。

第５図は、第２図に示したロジック回路群１５による書
込みデータ読出し処理手順の一例を説明するフローチャ
ートである。なお、（１）〜（１２）は各ステップを示
す。

先ず、フリップフロップ１５ａをクリアする（１）。次
いで、アドレスが３００Ｈであるかどうかを判定しく２
）、ＹＥＳならば書込み信号ＷＲがＨレベルかどうかを
判定しく３）、ＹＥＳならば画面制御コントローラ用の
バッファ回路１１より画面制御コントローラ７内の対応
制御レジスタにシステムバス１０上のデータを書き込む
とともに、書込みデータラッチ回路１２に同一のデータ
を書き込み（４）、処理を終了する。

一方、ステップ（３）の判断で、ＮＯの場合は読出し信
号ＲＤをＨレベルとしく５）、ステータス読出しを行い
（６）、処理を終了する。

一方、ステップ（２）の判断でＮｏの場合は、アドレス
が４００Ｈかどうかを判断しく７）、Ｎｏならば他の処
理を実行し、ＹＥＳならば対応アドレスのヒツトＯが「
１」かどうかを判定しｆ８）　、　ＮＯならば他の処理
に移行し、ＹＥＳならばフリップフロップ１５ａををセ
ットしく９）、バッファ回路１１を無効にするとともに
、データ出力バッファ回路１３を有効としく１０）、ア
ドレス３００Ｈとなるのを待機しく１１）、アドレス３
００Ｈが指示されたら、書込みデータラッチ回路１２よ
りデータをシステムバス１０上に読み出しく１２）、他
の処理に移行する。

なお、上記実施例では書込みデータラッチ回路１２に対
する読出しアドレスおよび書込みアドレスをアドレス発
生手段を構成するアドレスデコーダ１４により固定アド
レスで指示する場合について説明したが、第６図に示す
ように、読出しアドレスおよび書込みアドレスを個別の
デイツプスイッチ１６（例えば読出し用アドレス３００
Ｈを指定する）、デイツプスイッチ１８（例えば書込み
用アドレス４００Ｈを指定する→を設け、システムバス
１０上のアドレスと各デイツプスイッチ１６、デイツプ
スイッチ１８で指定されたアドレスを比較するアドレス
比較回路１７．１９を図示されるように設けることによ
り、アドレス指定の自由度を高めることが可能となる。

〔発明の効果〕

以上説明したように、この発明は読出しまたは書込みア
クセス時に機能が異なる制御レジスタと、この制御レジ
スタに対する書込みアクセスに並行して書き込まれるデ
ータと同一のデータを記憶するレジスタと、制御レジス
タに対する読出しアクセスに基づいてレジスタまたは制
御レジスタのいずれか一方からのデータ読み出しを有効
に設定する設定手段とを設けたので、通常の書込みアク
セスに対応して書込みデータと同様のデータがレジスタ
に保持されており、本来読出しが不能な制御レジスタに
対する書込みデータを通常の読出しアクセスで容易に読
み出すことが可能となる。

また、設定手段を未使用アドレスで指示する書込みデー
タに基づいて有効または非有効に設定可能なように構成
したので、使用メモリ環境に対応して制御レジスタの書
込みデータを読み出すための所望の読出しアドレスを設
定できる。

従って、互換機能を持ったコンピュータシステムにおい
て、オリジナルのコンピュータシステムで書き込んだデ
ータと同じデータを読み出すことが不能な制御レジスタ
に対し、互換性を担保しつつ、制御レジスタに書き込ま
れたデータを読み出すことが可能な互換機能を有するコ
ンピュータシステムの実現が容易となる等の効果を奏す
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すコンピユータシステ
ムの構成を説明するブロック図、第２図は、第１図に示
した書込みデータ読出し回路の構成を説明する回路ブロ
ック図、第３図は、第１図に示した画面制御コントロー
ラ内の各制御レジスタのアドレスと機能との対応を説明
する相関図、第４図は、第２図にボした書込みデータ読
出し回路によるアドレス指定とその機能処理の相対関係
を示す相関図、第５図は、第２図に示したロジック回路
群による書込みデータ読出し処理手順の一例を説明する
フローチャート、第６図は、第２図に示したアドレスデ
コーダの他の構成を説明する回路ブロック図である。 図中、１はＣＰＵ、２はメインメモリ、３は磁気ディス
クインタフェース、４は磁気ディスク装置、５はキーボ
ードインタフェース、６はキーボ′−ド、７は画面制御
コントローラ、８は表示装置、９は書込みデータ読出し
回路である。

Claims (2)

【特許請求の範囲】
1. （１）他のシステムとの互換性機能を有するコンピュー
   タシステムにおいて、読出しまたは書込みアクセス時に
   機能が異なる制御レジスタと、この制御レジスタに対す
   る書込みアクセスに並行して書き込まれるデータと同一
   のデータを記憶するレジスタと、前記制御レジスタに対
   する読出しアクセスに基づいて前記レジスタまたは前記
   制御レジスタのいずれか一方からのデータ読み出しを有
   効に設定する設定手段とを具備したことを特徴とするコ
   ンピュータシステム。
2. （２）設定手段を未使用アドレスで指示する書込みデー
   タに基づいて有効または非有効に設定可能なことを特徴
   とする請求項（１）記載のコンピュータシステム。