JPH05303655A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH05303655A JPH05303655A JP10719392A JP10719392A JPH05303655A JP H05303655 A JPH05303655 A JP H05303655A JP 10719392 A JP10719392 A JP 10719392A JP 10719392 A JP10719392 A JP 10719392A JP H05303655 A JPH05303655 A JP H05303655A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- address
- program
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】Ｐ−ＲＯＭ内蔵マイクロコンピュータにおい
て、Ｐ−ＲＯＭライタを用いずに、ある特定のＰ−ＲＯ
Ｍアドレスをアクセスし、そのアドレスにプログラムデ
ータを書き込んだり、またベリファイしたりすることを
可能にすること。 【構成】アドレスデコーダ３の出力をＰ−ＲＯＭモード
デコーダ８の出力信号ＰＲＴＣＴによりアドレス修飾す
るインバータ回路１２，ＯＲ回路１３，１９，ＡＮＤ回
路１４，１５，１６，１７，１８を設け、それらの出力
を入力する書き込み回路５及びＮチャネルトランジスタ
２０，２１，２２、及び特定アドレスメモリセル２を有
するＰ−ＲＯＭ１を設け、Ｐ−ＲＯＭ１のプログラムデ
ータを読み出す為の読み出し回路５と、データバスを切
り換えるスイッチ９と、Ｐ−ＲＯＭデータ入出力ポート
１１と、Ｐ−ＲＯＭモードを設定する為のポート７と、
プログラムアドレスを発生させるプログラムカウンタ６
とを設ける。
て、Ｐ−ＲＯＭライタを用いずに、ある特定のＰ−ＲＯ
Ｍアドレスをアクセスし、そのアドレスにプログラムデ
ータを書き込んだり、またベリファイしたりすることを
可能にすること。 【構成】アドレスデコーダ３の出力をＰ−ＲＯＭモード
デコーダ８の出力信号ＰＲＴＣＴによりアドレス修飾す
るインバータ回路１２，ＯＲ回路１３，１９，ＡＮＤ回
路１４，１５，１６，１７，１８を設け、それらの出力
を入力する書き込み回路５及びＮチャネルトランジスタ
２０，２１，２２、及び特定アドレスメモリセル２を有
するＰ−ＲＯＭ１を設け、Ｐ−ＲＯＭ１のプログラムデ
ータを読み出す為の読み出し回路５と、データバスを切
り換えるスイッチ９と、Ｐ−ＲＯＭデータ入出力ポート
１１と、Ｐ−ＲＯＭモードを設定する為のポート７と、
プログラムアドレスを発生させるプログラムカウンタ６
とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特にＰ−ＲＯＭ（プログラマブル−リードオン
リメモリ）内蔵マイクロコンピュータに関する。
に関し、特にＰ−ＲＯＭ（プログラマブル−リードオン
リメモリ）内蔵マイクロコンピュータに関する。
【０００２】
【従来の技術】通常、Ｐ−ＲＯＭを内蔵したマイクロコ
ンピュータは、Ｐ−ＲＯＭライタによりプログラムデー
タの書き込み及びベリファイを行う為、Ｐ−ＲＯＭプロ
グラムデータの入出力を行う為のプログラム入出力ポー
ト、及びＰ−ＲＯＭのプログラムモードを設定する為の
Ｐ−ＲＯＭモード設定ポートを備えている。
ンピュータは、Ｐ−ＲＯＭライタによりプログラムデー
タの書き込み及びベリファイを行う為、Ｐ−ＲＯＭプロ
グラムデータの入出力を行う為のプログラム入出力ポー
ト、及びＰ−ＲＯＭのプログラムモードを設定する為の
Ｐ−ＲＯＭモード設定ポートを備えている。
【０００３】図３は、前述のような機能を備えた従来の
Ｐ−ＲＯＭ内蔵マイクロコンピュータに搭載されたＰ−
ＲＯＭと、その周辺回路の基本的な構造を模式的に示す
ブロック図である。
Ｐ−ＲＯＭ内蔵マイクロコンピュータに搭載されたＰ−
ＲＯＭと、その周辺回路の基本的な構造を模式的に示す
ブロック図である。
【０００４】図３において、Ｐ−ＲＯＭ１は、アドレス
デコーダ３によりアドレッシングされたプログラムデー
タが、読み出し回路５を経て、バス切り替えスイッチ９
を介して、命令デコーダ１０，並びにプログラムデータ
入出力ポート１１に接続されており、Ｐ−ＲＯＭ１のア
ドレス情報をクロックＣＬＫを入力することにより発生
するプログラムカウンタ６の出力は、アドレスデコーダ
３を介して、読み出し回路５およびＰ−ＲＯＭ１並びに
書き込み回路４に入力されている。また、Ｐ−ＲＯＭモ
ード設定ポート７は、Ｐ−ＲＯＭモードデコーダ８に接
続され、Ｐ−ＲＯＭモードデコーダ８は、書き込み信号
ＰＧＭやプログラムベリファイ信号ＶＥＲＩ，プログラ
ムカウンタ６のクリア信号ＣＬＲ等のＰ−ＲＯＭ制御信
号を発生させる。
デコーダ３によりアドレッシングされたプログラムデー
タが、読み出し回路５を経て、バス切り替えスイッチ９
を介して、命令デコーダ１０，並びにプログラムデータ
入出力ポート１１に接続されており、Ｐ−ＲＯＭ１のア
ドレス情報をクロックＣＬＫを入力することにより発生
するプログラムカウンタ６の出力は、アドレスデコーダ
３を介して、読み出し回路５およびＰ−ＲＯＭ１並びに
書き込み回路４に入力されている。また、Ｐ−ＲＯＭモ
ード設定ポート７は、Ｐ−ＲＯＭモードデコーダ８に接
続され、Ｐ−ＲＯＭモードデコーダ８は、書き込み信号
ＰＧＭやプログラムベリファイ信号ＶＥＲＩ，プログラ
ムカウンタ６のクリア信号ＣＬＲ等のＰ−ＲＯＭ制御信
号を発生させる。
【０００５】このようなマイクロコンピュータに内蔵さ
れたＰ−ＲＯＭ１では、Ｐ−ＲＯＭモード設定ポート７
に特定のデータを入力することにより、バス切り替えス
イッチ９が切り換わり、プログラムカウンタ６にクロッ
クＣＬＫを入力し、書き込みたいアドレス、またはベリ
ファイしたいアドレスまでアドレスをインクリメントさ
せ、プログラムデータ入出力ポート１１を介したＰ−Ｒ
ＯＭ１へのデータ入力、または出力を行うことが出来る
ように構成されている。
れたＰ−ＲＯＭ１では、Ｐ−ＲＯＭモード設定ポート７
に特定のデータを入力することにより、バス切り替えス
イッチ９が切り換わり、プログラムカウンタ６にクロッ
クＣＬＫを入力し、書き込みたいアドレス、またはベリ
ファイしたいアドレスまでアドレスをインクリメントさ
せ、プログラムデータ入出力ポート１１を介したＰ−Ｒ
ＯＭ１へのデータ入力、または出力を行うことが出来る
ように構成されている。
【０００６】
【発明が解決しようとする課題】前述のように、従来の
この種のマイクロコンピュータで、特定のアドレスにデ
ータを書き込む、またはベリファイする場合、Ｐ−ＲＯ
Ｍライタを用いて、Ｐ−ＲＯＭ１のプログラムモードを
設定し、そのアドレスをプログラムカウンタ６にクロッ
クＣＬＫを入力することによりセットして、プログラム
データの書き込み、またはベリファイを行っていた。こ
の様に、特定のアドレス、例えば、Ｐ−ＲＯＭプロテク
ト情報用アドレスだけをアクセスする場合でも、Ｐ−Ｒ
ＯＭライタを用い、かつプログラムカウンタ６をアクセ
スしたいアドレスまでインクリメントする為にクロック
ＣＬＫを入力しなければならないという問題点があっ
た。
この種のマイクロコンピュータで、特定のアドレスにデ
ータを書き込む、またはベリファイする場合、Ｐ−ＲＯ
Ｍライタを用いて、Ｐ−ＲＯＭ１のプログラムモードを
設定し、そのアドレスをプログラムカウンタ６にクロッ
クＣＬＫを入力することによりセットして、プログラム
データの書き込み、またはベリファイを行っていた。こ
の様に、特定のアドレス、例えば、Ｐ−ＲＯＭプロテク
ト情報用アドレスだけをアクセスする場合でも、Ｐ−Ｒ
ＯＭライタを用い、かつプログラムカウンタ６をアクセ
スしたいアドレスまでインクリメントする為にクロック
ＣＬＫを入力しなければならないという問題点があっ
た。
【０００７】本発明の目的は前記問題点を解決し、Ｐ−
ＲＯＭライタを用いなくても、特定のアドレスにプログ
ラムデータを書き込んだり、ベリファイしたり出来るＰ
−ＲＯＭを内蔵したマイクロコンピュータを提供するこ
とにある。
ＲＯＭライタを用いなくても、特定のアドレスにプログ
ラムデータを書き込んだり、ベリファイしたり出来るＰ
−ＲＯＭを内蔵したマイクロコンピュータを提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明のマイクロコンピ
ュータの構成は、Ｐ−ＲＯＭ回路と、前記Ｐ−ＲＯＭ回
路への書き込み及びベリファイ処理を行う為のプログラ
ムデータ入出力ポートと、前記ＰＲＯＭ回路のプログラ
ムモードを設定する為のＰ−ＲＯＭモード設定ポートと
を備えたマイクロコンピュータにおいて、前記Ｐ−ＲＯ
Ｍモード設定ポートがら入力されたデータに応答して、
Ｐ−ＲＯＭモード制御信号を出力するＰ−ＲＯＭモード
デコーダと、前記Ｐ−ＲＯＭ回路のアドレッシングを行
うアドレス生成手段と、前記アドレス生成手段出力信号
を入力し前記Ｐ−ＲＯＭモードデコーダ出力信号のうち
特定アドレスイネーブル信号によりＰ−ＲＯＭアドレス
信号の修飾を行うアドレス修飾回路と、前記Ｐ−ＲＯＭ
回路の特定アドレスに割り付けられているメモリセルと
を備えたことを特徴とする．
ュータの構成は、Ｐ−ＲＯＭ回路と、前記Ｐ−ＲＯＭ回
路への書き込み及びベリファイ処理を行う為のプログラ
ムデータ入出力ポートと、前記ＰＲＯＭ回路のプログラ
ムモードを設定する為のＰ−ＲＯＭモード設定ポートと
を備えたマイクロコンピュータにおいて、前記Ｐ−ＲＯ
Ｍモード設定ポートがら入力されたデータに応答して、
Ｐ−ＲＯＭモード制御信号を出力するＰ−ＲＯＭモード
デコーダと、前記Ｐ−ＲＯＭ回路のアドレッシングを行
うアドレス生成手段と、前記アドレス生成手段出力信号
を入力し前記Ｐ−ＲＯＭモードデコーダ出力信号のうち
特定アドレスイネーブル信号によりＰ−ＲＯＭアドレス
信号の修飾を行うアドレス修飾回路と、前記Ｐ−ＲＯＭ
回路の特定アドレスに割り付けられているメモリセルと
を備えたことを特徴とする．
【実施例】図１は本発明の第１の実施例のマイクロコン
ピュータを示すブロック図である。図１において、本実
施例に係わるＰ−ＲＯＭ内蔵マイクロコンピュータのＰ
−ＲＯＭ１及びその周辺回路の具体的な構成例を示す。
まず構成について説明する。
ピュータを示すブロック図である。図１において、本実
施例に係わるＰ−ＲＯＭ内蔵マイクロコンピュータのＰ
−ＲＯＭ１及びその周辺回路の具体的な構成例を示す。
まず構成について説明する。
【０００９】図１において、Ｐ−ＲＯＭ１はユーザーに
公開しているプログラムアドレス領域内に特定アドレス
メモリセル２を有している。Ｐ−ＲＯＭ１のアドレス情
報をクロックＣＬＫを入力することにより発生するプロ
グラムカウンタ６の出力は、アドレスデコーダ３に入力
され、前記アドレスデコーダ３の出力は、アドレス修飾
回路であるＯＲ回路１３，１９、ＡＮＤ回路１４，１
５，１６，１７，１８に入力され、前記ＯＲ回路１３、
ＡＮＤ回路１４，１５の出力は、ＹセレクタであるＮチ
ャネルトランジスタ２０，２１，２２に入力され、前記
アドレス修飾回路によりアドレッシングされたプログラ
ムデータは、前記ＹセレクタであるＮチャネルトランジ
スタ２０，２１，２２を介し、読み出し回路５を経て、
バス切り換えスイッチ９を介して命令デコーダ１０及び
プログラムデータ入出力ポート１１に接続されている。
公開しているプログラムアドレス領域内に特定アドレス
メモリセル２を有している。Ｐ−ＲＯＭ１のアドレス情
報をクロックＣＬＫを入力することにより発生するプロ
グラムカウンタ６の出力は、アドレスデコーダ３に入力
され、前記アドレスデコーダ３の出力は、アドレス修飾
回路であるＯＲ回路１３，１９、ＡＮＤ回路１４，１
５，１６，１７，１８に入力され、前記ＯＲ回路１３、
ＡＮＤ回路１４，１５の出力は、ＹセレクタであるＮチ
ャネルトランジスタ２０，２１，２２に入力され、前記
アドレス修飾回路によりアドレッシングされたプログラ
ムデータは、前記ＹセレクタであるＮチャネルトランジ
スタ２０，２１，２２を介し、読み出し回路５を経て、
バス切り換えスイッチ９を介して命令デコーダ１０及び
プログラムデータ入出力ポート１１に接続されている。
【００１０】一方、Ｐ−ＲＯＭ１のプログラムモードを
設定する為のＰ−ＲＯＭモード設定ポート７は、Ｐ−Ｒ
ＯＭモードデコーダ８に接続され、前記Ｐ−ＲＯＭモー
ドデコーダ８は、書き込み信号ＰＧＭ、プログラムベリ
ファイ信号ＶＥＲＩ、プログラムカウンタクリア信号Ｃ
ＬＲ、や特定アドレスイネーブル信号ＰＲＴＣＴ等のＰ
−ＲＯＭ制御信号を発生させる。
設定する為のＰ−ＲＯＭモード設定ポート７は、Ｐ−Ｒ
ＯＭモードデコーダ８に接続され、前記Ｐ−ＲＯＭモー
ドデコーダ８は、書き込み信号ＰＧＭ、プログラムベリ
ファイ信号ＶＥＲＩ、プログラムカウンタクリア信号Ｃ
ＬＲ、や特定アドレスイネーブル信号ＰＲＴＣＴ等のＰ
−ＲＯＭ制御信号を発生させる。
【００１１】前記Ｐ−ＲＯＭモードデコーダ８より発生
された特定アドレスイネーブル信号ＰＲＴＣＴは、ＯＲ
回路１３，１９、並びにインバータ回路１２に入力さ
れ、前記インバータ回路１２の出力は、ＡＮＤ回路１
４，１５，１６，１７，１８に入力されている。
された特定アドレスイネーブル信号ＰＲＴＣＴは、ＯＲ
回路１３，１９、並びにインバータ回路１２に入力さ
れ、前記インバータ回路１２の出力は、ＡＮＤ回路１
４，１５，１６，１７，１８に入力されている。
【００１２】次に、通常の書き込み動作について説明す
る。Ｐ−ＲＯＭモード設定ポート７から特定のデータを
入力することにより信号ＰＧＭは「Ｈ」レベルになる。
それによりＰ−ＲＯＭ１は書き込みモードとなり、プロ
グラムデータ入出力ポート１１よりデータが入力され、
バス切り換えスイッチ９を介し、読み出し回路５を経由
し、アドレスデコーダ３で選択されたアドレスにプログ
ラムデータが書き込まれる。Ｐ−ＲＯＭが書き込みモー
ドの時、読み出し回路５はただのバッファとなり、プロ
グラムデータ入出力ポート１１から入力されたデータが
そのままＮチャネルトランジスタ２０，２１，２２に伝
わる。この時、信号ＰＲＴＣＴは「Ｌ」レベルであり、
ＯＲ回路１３，１９、及びＡＮＤ回路１４，１５，１
６，１７，１８の出力は、アドレスデコーダ３より出力
されたレベルがそのまま出力され、デジット線Ａ，Ｂ，
Ｃ，のうち一つを選択し、またワード線Ｄ，Ｅ，Ｆ，Ｇ
のうち一つを選択し、それら選択されたデジット線、ワ
ード線をドレイン、ゲートとするメモリセルがアドレッ
シングされる。
る。Ｐ−ＲＯＭモード設定ポート７から特定のデータを
入力することにより信号ＰＧＭは「Ｈ」レベルになる。
それによりＰ−ＲＯＭ１は書き込みモードとなり、プロ
グラムデータ入出力ポート１１よりデータが入力され、
バス切り換えスイッチ９を介し、読み出し回路５を経由
し、アドレスデコーダ３で選択されたアドレスにプログ
ラムデータが書き込まれる。Ｐ−ＲＯＭが書き込みモー
ドの時、読み出し回路５はただのバッファとなり、プロ
グラムデータ入出力ポート１１から入力されたデータが
そのままＮチャネルトランジスタ２０，２１，２２に伝
わる。この時、信号ＰＲＴＣＴは「Ｌ」レベルであり、
ＯＲ回路１３，１９、及びＡＮＤ回路１４，１５，１
６，１７，１８の出力は、アドレスデコーダ３より出力
されたレベルがそのまま出力され、デジット線Ａ，Ｂ，
Ｃ，のうち一つを選択し、またワード線Ｄ，Ｅ，Ｆ，Ｇ
のうち一つを選択し、それら選択されたデジット線、ワ
ード線をドレイン、ゲートとするメモリセルがアドレッ
シングされる。
【００１３】次に、特定アドレスメモリセル２に対する
書き込み動作について説明する。Ｐ−ＲＯＭモード設定
ポート７から特定のデータを入力し信号ＰＧＭ，ＰＲＴ
ＣＴ共に「Ｈ」レベルになる書き込みモードにする。信
号ＰＲＴＣＴが「Ｈ」レベルになることにより、インバ
ータ回路１２の出力は「Ｌ」レベルになり、ＡＮＤ回路
１４，１５，１６，１７，１８の出力は「Ｌ」レベルに
なる。また、ＯＲ回路１３，１９の出力は「Ｈ」レベル
になり、アドレスデコーダ３の出力に関係なく、デジッ
ト線Ａ，ワード線Ｇが選択され、特定アドレスメモリセ
ル２がアドレッシングされ、前述の通常の書き込み動作
と同様にプログラムデータが特定アドレスメモリセル２
に書き込まれる。
書き込み動作について説明する。Ｐ−ＲＯＭモード設定
ポート７から特定のデータを入力し信号ＰＧＭ，ＰＲＴ
ＣＴ共に「Ｈ」レベルになる書き込みモードにする。信
号ＰＲＴＣＴが「Ｈ」レベルになることにより、インバ
ータ回路１２の出力は「Ｌ」レベルになり、ＡＮＤ回路
１４，１５，１６，１７，１８の出力は「Ｌ」レベルに
なる。また、ＯＲ回路１３，１９の出力は「Ｈ」レベル
になり、アドレスデコーダ３の出力に関係なく、デジッ
ト線Ａ，ワード線Ｇが選択され、特定アドレスメモリセ
ル２がアドレッシングされ、前述の通常の書き込み動作
と同様にプログラムデータが特定アドレスメモリセル２
に書き込まれる。
【００１４】次に、通常のベリファイ動作について説明
する。Ｐ−ＲＯＭモード設定ポート７から特定のデータ
を入力することにより、信号ＶＥＲＩは「Ｈ」レベルに
なる。それによりＰ−ＲＯＭ１はベリファイモードとな
り、前述の通常の書き込み動作のアドレッシングと同様
にあるメモリセルがアドレッシングされ、そのアドレス
のプログラムデータが読み出し回路５を経て、バス切り
換えスイッチ９を介し、プログラムデータ入出力ポート
１１よりプログラムデータが出力される。
する。Ｐ−ＲＯＭモード設定ポート７から特定のデータ
を入力することにより、信号ＶＥＲＩは「Ｈ」レベルに
なる。それによりＰ−ＲＯＭ１はベリファイモードとな
り、前述の通常の書き込み動作のアドレッシングと同様
にあるメモリセルがアドレッシングされ、そのアドレス
のプログラムデータが読み出し回路５を経て、バス切り
換えスイッチ９を介し、プログラムデータ入出力ポート
１１よりプログラムデータが出力される。
【００１５】次に、特定アドレスメモリセル２に対する
ベリファイ動作について説明する。Ｐ−ＲＯＭモード設
定ポート７から特定のデータを入力することにより、信
号ＶＥＲＩ，ＰＲＴＣＴ共に「Ｈ」レベルにあるベリフ
ァイモードとする。信号ＰＲＴＣＴが「Ｈ」レベルにな
ることにより前述の特定アドレスメモリセル２に対する
書き込み動作のアドレッシングと同様にアドレスデコー
ダ３の出力に関係なく、デジット線Ａ，ワード線Ｇが選
択され、特定アドレスメモリセル２がアドレッシングさ
れ、そのアドレスのプログラムデータが読み出し回路５
を経て、バス切り換えスイッチ９を介し、プログラムデ
ータ入出力ポート１１より出力される。
ベリファイ動作について説明する。Ｐ−ＲＯＭモード設
定ポート７から特定のデータを入力することにより、信
号ＶＥＲＩ，ＰＲＴＣＴ共に「Ｈ」レベルにあるベリフ
ァイモードとする。信号ＰＲＴＣＴが「Ｈ」レベルにな
ることにより前述の特定アドレスメモリセル２に対する
書き込み動作のアドレッシングと同様にアドレスデコー
ダ３の出力に関係なく、デジット線Ａ，ワード線Ｇが選
択され、特定アドレスメモリセル２がアドレッシングさ
れ、そのアドレスのプログラムデータが読み出し回路５
を経て、バス切り換えスイッチ９を介し、プログラムデ
ータ入出力ポート１１より出力される。
【００１６】以上説明したように、信号ＰＲＴＣＴを
「Ｈ」レベルにすることにより、プログラムカウンタ６
にクロックＣＬＫを入力し、アドレスデコーダ３でアド
レスを進めることなく、ユーザーに公開してあるプログ
ラムアドレス領域内に特定アドレスメモリセル２がアド
レッシングされ、そのアドレスにプログラムテータを書
き込んだり、あるいは、ベリファイしたりすることが出
来る。
「Ｈ」レベルにすることにより、プログラムカウンタ６
にクロックＣＬＫを入力し、アドレスデコーダ３でアド
レスを進めることなく、ユーザーに公開してあるプログ
ラムアドレス領域内に特定アドレスメモリセル２がアド
レッシングされ、そのアドレスにプログラムテータを書
き込んだり、あるいは、ベリファイしたりすることが出
来る。
【００１７】図２は本発明の他の実施例のマイクロコン
ピュータを示すブロック図である。図２において、本実
施例のマイクロコンピュータに内蔵されたＰ−ＲＯＭ１
は、ユーザーに公開されていないプログラムアドレス領
域に特定アドレスメモリセル２を有している。本実施例
では、ユーザーに公開されていないプログラムアドレス
領域に特定アドレスメモリセル２を有している為、その
特定アドレスメモリセル２のゲートに入力されているワ
ード線Ｇには、特定アドレスイネーブル信号ＰＲＴＣＴ
をそのまま接続している。即ち、図１のＯＲ回路１９が
ない点が、図１と異なる。その他の構成及び基本的な動
作は、第１の実施例と同様である。
ピュータを示すブロック図である。図２において、本実
施例のマイクロコンピュータに内蔵されたＰ−ＲＯＭ１
は、ユーザーに公開されていないプログラムアドレス領
域に特定アドレスメモリセル２を有している。本実施例
では、ユーザーに公開されていないプログラムアドレス
領域に特定アドレスメモリセル２を有している為、その
特定アドレスメモリセル２のゲートに入力されているワ
ード線Ｇには、特定アドレスイネーブル信号ＰＲＴＣＴ
をそのまま接続している。即ち、図１のＯＲ回路１９が
ない点が、図１と異なる。その他の構成及び基本的な動
作は、第１の実施例と同様である。
【００１８】即ち、信号ＰＲＴＣＴを「Ｈ」レベルにす
ることによりユーザーに公開していないプログラムアド
レス領域内の特定アドレスメモリセル２がアドレッシン
グされ、そのアドレスにプログラムデータを書き込んだ
り、あるいはベリファイしたりすることが出来る。
ることによりユーザーに公開していないプログラムアド
レス領域内の特定アドレスメモリセル２がアドレッシン
グされ、そのアドレスにプログラムデータを書き込んだ
り、あるいはベリファイしたりすることが出来る。
【００１９】
【発明の効果】以上説明したように、本発明に係わるマ
イクロコンピュータは、クロックＣＬＫを入力し、プロ
グラムカウンタをインクリメントすることなく、特定の
アドレスにデータを書き込み、またはベリファイするこ
とができ、またＰ−ＲＯＭライタではアクセスすること
の出来ない領域の特定のアドレスにもデータを書き込
み、またはベリファイすることができ、すなわち、Ｐ−
ＲＯＭライタを用いなくても、例えばＰ−ＲＯＭモード
を設定する為のスイッチと、書き込みデータを設定する
為のスイッチと、ベリファイするプログラムデータを表
示する為の機能と、Ｐ−ＲＯＭ内蔵マイクロコンピュー
タを搭載する為のソケットのみを接続した簡単な治具を
作成することにより、特定のアドレスにデータを書き込
み、またはベリファイすることが出来るという効果があ
る。
イクロコンピュータは、クロックＣＬＫを入力し、プロ
グラムカウンタをインクリメントすることなく、特定の
アドレスにデータを書き込み、またはベリファイするこ
とができ、またＰ−ＲＯＭライタではアクセスすること
の出来ない領域の特定のアドレスにもデータを書き込
み、またはベリファイすることができ、すなわち、Ｐ−
ＲＯＭライタを用いなくても、例えばＰ−ＲＯＭモード
を設定する為のスイッチと、書き込みデータを設定する
為のスイッチと、ベリファイするプログラムデータを表
示する為の機能と、Ｐ−ＲＯＭ内蔵マイクロコンピュー
タを搭載する為のソケットのみを接続した簡単な治具を
作成することにより、特定のアドレスにデータを書き込
み、またはベリファイすることが出来るという効果があ
る。
【図１】本発明の一実施例のマイクロコンピュータを示
すブロック図である。
すブロック図である。
【図２】本発明の他の実施例のマイクロコンピュータを
示すブロック図である。
示すブロック図である。
【図３】従来のマイクロコンピュータを示すブロック図
である。
である。
１ Ｐ−ＲＯＭ ２ 特定アドレスメモリセル ３ アドレスデコーダ ４ 書き込み回路 ５ 読み出し回路 ６ プログラムカウンタ ７ Ｐ−ＲＯＭモード設定ポート ８ Ｐ−ＲＯＭモードデコーダ ９ バス切り替えスイッチ １０ 命令デコーダ １１ プログラムデータ入出力ポート １２ インバータ回路 １３，１９ ＯＲ回路 １４，１５，１６，１７，１８ ＡＮＤ回路 ２０，２１，２２ Ｎチャネルトランジスタ Ａ，Ｂ，Ｃ デジット線 Ｄ，Ｅ，Ｆ，Ｇ ワード線
Claims (1)
- 【請求項１】 プログラマブル・リード・オンリ・メモ
リ回路と、前記メモリ回路への書き込み及びベリファイ
処理を行うプログラムデータ入出力ポートと、前記メモ
リ回路のプログラムモードを設定するメモリモード設定
ポートとを備えたマイクロコンピュータにおいて、前記
メモリモード設定ポートがら入力されたデータに応答し
て、メモリモード制御信号を出力するメモリモードデコ
ーダと、前記メモリ回路のアドレッシングを行うアドレ
ス生成手段と、前記アドレス生成手段の出力信号を入力
し前記メモリモードデコーダの出力信号のうち特定アド
レスイネーブル信号によりメモリアドレス信号の修飾を
行うアドレス修飾回路と、前記メモリ回路の特定アドレ
スに割り付けられているメモリセルとを備えたことを特
徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719392A JPH05303655A (ja) | 1992-04-27 | 1992-04-27 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719392A JPH05303655A (ja) | 1992-04-27 | 1992-04-27 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303655A true JPH05303655A (ja) | 1993-11-16 |
Family
ID=14452836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10719392A Withdrawn JPH05303655A (ja) | 1992-04-27 | 1992-04-27 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303655A (ja) |
-
1992
- 1992-04-27 JP JP10719392A patent/JPH05303655A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| JPH05303655A (ja) | マイクロコンピュータ | |
| JPH08255034A (ja) | 低消費電力型データ処理装置 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2814540B2 (ja) | ポート兼用パラレルインターフェース回路 | |
| JPH044451A (ja) | コンピュータシステム | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPH04305783A (ja) | マイクロコンピュータ | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPH05342096A (ja) | プログラマブルコントローラのプログラム実行方法 | |
| JPH03278288A (ja) | 半導体集積回路装置 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS646491B2 (ja) | ||
| JPH06348589A (ja) | メモリ制御装置 | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 | |
| JPH06230958A (ja) | プロセッサ | |
| JPS61175821A (ja) | マイクロコンピユ−タ用タイマ装置 | |
| JPH01287741A (ja) | レジスタ・アクセス方式 | |
| JPH0554665A (ja) | メモリー装置およびそれを内蔵した半導体装置 | |
| JPH06103179A (ja) | バストレーサ装置 | |
| JPH0793039B2 (ja) | メモリアドレス制御回路 | |
| JPH01100799A (ja) | 読出し専用メモリ制御回路 | |
| JPH04304532A (ja) | Ｒｏｍ化プログラムのデバッグ機能付コンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |