JPH03278288A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03278288A JPH03278288A JP2079608A JP7960890A JPH03278288A JP H03278288 A JPH03278288 A JP H03278288A JP 2079608 A JP2079608 A JP 2079608A JP 7960890 A JP7960890 A JP 7960890A JP H03278288 A JPH03278288 A JP H03278288A
- Authority
- JP
- Japan
- Prior art keywords
- external
- address
- output
- signal
- eprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＥ Ｐ ＲＯＭ （Ｅｒａｓａｂｌｅ ａｎ
ｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）内蔵のマイク
ロコンピュータ等の半導体集積回路装置に関するもので
ある。
ｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）内蔵のマイク
ロコンピュータ等の半導体集積回路装置に関するもので
ある。
第２図は従来のＥＦＲＯＭ内蔵マイ内蔵マイクロコンビ
的ＲＯＭ内蔵マイクロコンピュータマイクロコンピュー
タ１に内蔵されるＥＰＲＯＭである。３はこのＥＰＲＯ
Ｍ２に割り当てられたアドレス空間以外のアドレスを判
別する回路を有するとともにＥＰＲＯＭ２にデータを書
き込むＲＯＭライタである。４はマイクロコンピュータ
１とＲＯＭライタ３をつなぐ外部アドレスバスである。
的ＲＯＭ内蔵マイクロコンピュータマイクロコンピュー
タ１に内蔵されるＥＰＲＯＭである。３はこのＥＰＲＯ
Ｍ２に割り当てられたアドレス空間以外のアドレスを判
別する回路を有するとともにＥＰＲＯＭ２にデータを書
き込むＲＯＭライタである。４はマイクロコンピュータ
１とＲＯＭライタ３をつなぐ外部アドレスバスである。
５はマイクロコンピュータ１とＲＯＭライタ３をつなぐ
外部データバスである。６はＥＰＲＯＭ２への書き込み
許可信号ＰＧＭを供給する外部書き込み許可線である。
外部データバスである。６はＥＰＲＯＭ２への書き込み
許可信号ＰＧＭを供給する外部書き込み許可線である。
７はＥＰＲＯＭ２にプログラムされている信号の出力を
可能にするアウトプットイネーブル信号ＯＥを供給する
外部アウトプットイネーブル線である。８はＥＰＲＯＭ
２を読み出し／書き込みを可能にするチップイネーブル
信号ＣＥを供給する外部チップイネーブル線である。
可能にするアウトプットイネーブル信号ＯＥを供給する
外部アウトプットイネーブル線である。８はＥＰＲＯＭ
２を読み出し／書き込みを可能にするチップイネーブル
信号ＣＥを供給する外部チップイネーブル線である。
次にこの従来例の動作について説明する。ＥＰＲＯＭ２
へのＲＯＭライタ３の書き込み動作は、外部書き込み許
可信号線６上の書き込み許可信号ＰＧＭがローレベルの
期間で行われ、外部アウトプットイネーブル線７上の出
力制御信号ＯＢがハイレベルの期間で行われる。この時
、ＲＯＭライタ３から出力された外部アドレスバス４の
内容がＥＰＲＯＭ２に割り当てられたアドレスである場
合は、データがＲＯＭライタ３より出力されＥＰＲＯＭ
２にデータが書き込まれる。そしてベリファイ時に、外
部書き込み許可信号線６上の書き込み許可信号ＰＧＭは
ハイレベルに、外部アウトプットイネーブル線７上の出
力制御信号ＯＥはロレベルとなり、マイクロコンピュー
タ１の端子から外部データバス５へ出力される。また、
ＲＯＭライタ３で指定されたＥＰＲＯＭ２の書き込み／
読み出しアドレスがＥＰＲＯＭ２に割り当てられたアド
レス空間ではない場合、マイクロコンピュータエ内の図
示しない制御回路が出力データをハ３ イレベルにして、ベリファイ時外部データバス５にハイ
レベル信号を出力させる。
へのＲＯＭライタ３の書き込み動作は、外部書き込み許
可信号線６上の書き込み許可信号ＰＧＭがローレベルの
期間で行われ、外部アウトプットイネーブル線７上の出
力制御信号ＯＢがハイレベルの期間で行われる。この時
、ＲＯＭライタ３から出力された外部アドレスバス４の
内容がＥＰＲＯＭ２に割り当てられたアドレスである場
合は、データがＲＯＭライタ３より出力されＥＰＲＯＭ
２にデータが書き込まれる。そしてベリファイ時に、外
部書き込み許可信号線６上の書き込み許可信号ＰＧＭは
ハイレベルに、外部アウトプットイネーブル線７上の出
力制御信号ＯＥはロレベルとなり、マイクロコンピュー
タ１の端子から外部データバス５へ出力される。また、
ＲＯＭライタ３で指定されたＥＰＲＯＭ２の書き込み／
読み出しアドレスがＥＰＲＯＭ２に割り当てられたアド
レス空間ではない場合、マイクロコンピュータエ内の図
示しない制御回路が出力データをハ３ イレベルにして、ベリファイ時外部データバス５にハイ
レベル信号を出力させる。
従来のＥＦＲＯＭ内蔵マイクロコンピュータは以上のよ
うに構成されているので、マイクロコンピュータ内に、
書き込みベリファイ時、ＥＰＲＯＭを指定するアドレス
以外のアドレス信号が入力された場合に外部データバス
の出力をフローティング状態にする制御信号である例え
ばハイレベル信号を外部データバスに出力するような制
御回路を設けなければならず、またＲＯＭライタ内にブ
タバスをプルアップする機能を有する場合、前記制御回
路の効果がなくなるなどの問題点があった。
うに構成されているので、マイクロコンピュータ内に、
書き込みベリファイ時、ＥＰＲＯＭを指定するアドレス
以外のアドレス信号が入力された場合に外部データバス
の出力をフローティング状態にする制御信号である例え
ばハイレベル信号を外部データバスに出力するような制
御回路を設けなければならず、またＲＯＭライタ内にブ
タバスをプルアップする機能を有する場合、前記制御回
路の効果がなくなるなどの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、メモリのアドレス空間以外のアドレス信号が
入力された場合に外部データバスの出力をフローティン
グ状態にする簡単な回路を設け、これにより装置全体の
簡略化が図れる半導体集積回路装置を提供することを目
的とする。
たもので、メモリのアドレス空間以外のアドレス信号が
入力された場合に外部データバスの出力をフローティン
グ状態にする簡単な回路を設け、これにより装置全体の
簡略化が図れる半導体集積回路装置を提供することを目
的とする。
この発明に係る半導体集積回路装置（マイクロコンピュ
ータ）は、外部アドレスバス４への外部からのアドレス
信号を識別し、該アドレス信号がメモリ （ＥＰＲＯＭ
２）のアドレス空間外を指定している時、外部アウトプ
ットイネーブル線７に路９を設けたことを特徴とするも
のである。
ータ）は、外部アドレスバス４への外部からのアドレス
信号を識別し、該アドレス信号がメモリ （ＥＰＲＯＭ
２）のアドレス空間外を指定している時、外部アウトプ
ットイネーブル線７に路９を設けたことを特徴とするも
のである。
メモリ （ＥＰＲＯＭ２）へ入力されたアドレスネーブ
ル線７に外部データバス５の出力をフロティング状態に
するための制御信号を流す。
ル線７に外部データバス５の出力をフロティング状態に
するための制御信号を流す。
第１図はこの発明の一実施例に係るマイクロコンピュー
タのＥＰＲＯＭ読み出し／書き込み時の構成を示すブロ
ック図である。第１図において、第２図に示す構成要素
に対応するものには同一の符号を付し、その説明を省略
する。第１図においらのアドレス信号を識別し、該アド
レス信号がＥＰＲＯＭ２のアドレス空間外を指定してい
る時、外部アウトプットイネーブル線７に外部データバ
ス５の出力をフローティング状態にするための制御信号
を供給するものであり、デコーダ回路などで実現される
。１０はデータバス５に接続されたプルアップ抵抗であ
る。
タのＥＰＲＯＭ読み出し／書き込み時の構成を示すブロ
ック図である。第１図において、第２図に示す構成要素
に対応するものには同一の符号を付し、その説明を省略
する。第１図においらのアドレス信号を識別し、該アド
レス信号がＥＰＲＯＭ２のアドレス空間外を指定してい
る時、外部アウトプットイネーブル線７に外部データバ
ス５の出力をフローティング状態にするための制御信号
を供給するものであり、デコーダ回路などで実現される
。１０はデータバス５に接続されたプルアップ抵抗であ
る。
次にこの実施例の動作について説明する。ＲＯＭライタ
３がＥＰＲＯＭ２のアドレス空間内を示すアドレス信号
を外部アドレスバス４に出力した場合は、従来技術で説
明した動作を行う。ところが、ＲＯＭライタ３がＥＰＲ
ＯＭ２のアドレス空間外を示すアドレス信号を外部アド
レスバス４に出力した場合には、マイクロコンピュータ
１内のダミーニリン叶ツク回路９はそのアドレス信号が
アドレス空間外のものであると識別し、外部アウトプソ
トイネーブル線７に外部データバス５の出力をフローテ
ィング状態にするための制御信号（例えばハイレベル信
号）を供給する。これによりマイクロコンピュータ１の
データ出力、即ち、ＥＰＲＯＭ２の外部データバス５の
出力がフロティング状態になる。なお、使用するＲＯＭ
ライタ３が内部に入力される外部データバスをプルアッ
プする機能を備えていない場合は、第１図に示すように
外部データバス５にプルアップ抵抗１０を接続すること
により、ＲＯＭライタ３内でエラになることが避けられ
る。
３がＥＰＲＯＭ２のアドレス空間内を示すアドレス信号
を外部アドレスバス４に出力した場合は、従来技術で説
明した動作を行う。ところが、ＲＯＭライタ３がＥＰＲ
ＯＭ２のアドレス空間外を示すアドレス信号を外部アド
レスバス４に出力した場合には、マイクロコンピュータ
１内のダミーニリン叶ツク回路９はそのアドレス信号が
アドレス空間外のものであると識別し、外部アウトプソ
トイネーブル線７に外部データバス５の出力をフローテ
ィング状態にするための制御信号（例えばハイレベル信
号）を供給する。これによりマイクロコンピュータ１の
データ出力、即ち、ＥＰＲＯＭ２の外部データバス５の
出力がフロティング状態になる。なお、使用するＲＯＭ
ライタ３が内部に入力される外部データバスをプルアッ
プする機能を備えていない場合は、第１図に示すように
外部データバス５にプルアップ抵抗１０を接続すること
により、ＲＯＭライタ３内でエラになることが避けられ
る。
以上のように本発明によれば、外部アドレスバスへの外
部からのアドレス信号を識別し、該アドレス信号がメモ
リのアドレス空間外を指定している時、外部アウトプッ
トイネーブル線に外部デ構成したので、メモリのアドレ
ス空間以外のアドレス信号が入力された場合に外部デー
タバスの出力をフローティング状態にする回路が簡単に
実現でき、これにより装置全体の簡略化が図れ、コスト
ダウンにもつながるという効果が得られる。
部からのアドレス信号を識別し、該アドレス信号がメモ
リのアドレス空間外を指定している時、外部アウトプッ
トイネーブル線に外部デ構成したので、メモリのアドレ
ス空間以外のアドレス信号が入力された場合に外部デー
タバスの出力をフローティング状態にする回路が簡単に
実現でき、これにより装置全体の簡略化が図れ、コスト
ダウンにもつながるという効果が得られる。
第１図はこの発明の一実施例に係るＥＰＲＯＭ内蔵マイ
クロコンピュータのＥＦＲＯＭ読み出し／書き込み時の
構成を示すブロック図、第２図は従来のＥＰＲＯＭ内蔵
マイクロコンピュータのＥＰＲＯＭ読み出し／書き込み
時の構成を示すブロック図である。 ■・・・マイクロコンピュータ（半導体集積回路装置）
、２・・・ＥＰＲＯＭ （メモリ）、４・・・外部アド
レスバス、５・・・外部データバス、７・・・外部アウ
トプットイネーブル線。
クロコンピュータのＥＦＲＯＭ読み出し／書き込み時の
構成を示すブロック図、第２図は従来のＥＰＲＯＭ内蔵
マイクロコンピュータのＥＰＲＯＭ読み出し／書き込み
時の構成を示すブロック図である。 ■・・・マイクロコンピュータ（半導体集積回路装置）
、２・・・ＥＰＲＯＭ （メモリ）、４・・・外部アド
レスバス、５・・・外部データバス、７・・・外部アウ
トプットイネーブル線。
Claims (1)
- アドレス信号を供給する外部アドレスバスと、データ信
号を供給する外部データバスと、記憶データの出力を可
能にするためのアウトプットイネーブル信号を供給する
外部アウトプットイネーブル線とを有したメモリを備え
た半導体集積回路装置において、上記外部アドレスバス
への外部からのアドレス信号を識別し、該アドレス信号
が上記メモリのアドレス空間外を指定している時、上記
外部アウトプットイネーブル線に上記外部データバスの
出力をフローティング状態にするための制御信号を流す
ダミーエリアチェック回路を設けたことを特徴とする半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079608A JPH03278288A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079608A JPH03278288A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278288A true JPH03278288A (ja) | 1991-12-09 |
Family
ID=13694738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079608A Pending JPH03278288A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278288A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011028844A (ja) * | 2002-10-02 | 2011-02-10 | Mitsubishi Electric Corp | 電気機器、ｒｏｍライタ及び不揮発性メモリへの書込み方法 |
-
1990
- 1990-03-28 JP JP2079608A patent/JPH03278288A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011028844A (ja) * | 2002-10-02 | 2011-02-10 | Mitsubishi Electric Corp | 電気機器、ｒｏｍライタ及び不揮発性メモリへの書込み方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| KR100251636B1 (ko) | 소형컴퓨터시스템인터페이스방식접속을위한메모리장치 | |
| US8122204B2 (en) | Shadow write and transfer schemes for memory devices | |
| JPH1050078A (ja) | 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置 | |
| JP2020154584A (ja) | メモリシステム | |
| US4979172A (en) | Microcomputer | |
| JPH03278288A (ja) | 半導体集積回路装置 | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JPH05166391A (ja) | メモリ装置 | |
| JPH0799636B2 (ja) | 半導体記憶装置 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| JPH05134928A (ja) | メモリ装置 | |
| KR100388207B1 (ko) | 플래시 메모리 컨트롤러 | |
| KR890004855Y1 (ko) | 직접 메모리 억세스 장치의 어드레스 확장회로 | |
| JPH03241593A (ja) | 不揮発性メモリの書込み制御回路 | |
| JPH05241946A (ja) | Ｒｏｍ内蔵ランダムアクセスメモリ装置 | |
| JPH04222992A (ja) | 半導体装置 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH03145000A (ja) | Ｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH08235054A (ja) | 共有メモリ | |
| JPH11249970A (ja) | ライトプロテクト制御回路 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPH05217390A (ja) | メモリ制御回路 | |
| JPH0337885A (ja) | Ｒｏｍカード | |
| JPS6052462B2 (ja) | メモリ制御方式 |