JPH05241946A - Ｒｏｍ内蔵ランダムアクセスメモリ装置 - Google Patents

Ｒｏｍ内蔵ランダムアクセスメモリ装置

Info

Publication number
JPH05241946A
JPH05241946A JP4076091A JP7609192A JPH05241946A JP H05241946 A JPH05241946 A JP H05241946A JP 4076091 A JP4076091 A JP 4076091A JP 7609192 A JP7609192 A JP 7609192A JP H05241946 A JPH05241946 A JP H05241946A
Authority
JP
Japan
Prior art keywords
data
rom
random access
read
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4076091A
Other languages
English (en)
Inventor
Makoto Yoshihara
信 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4076091A priority Critical patent/JPH05241946A/ja
Publication of JPH05241946A publication Critical patent/JPH05241946A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 本発明の目的は電子回路の接続を簡素化でき
るランダムアクセスメモリ装置を提供することである。 【構成】 本発明のランダムアクセスメモリ装置は１個
のパッケージ内にアドレス信号Ａ０〜Ａ１６及びデータ
信号Ｄ０〜Ｄ７などを共用しているＲＯＭ部１００とＲ
ＡＭ部１１０を有している。ＲＯＭ部１００またはＲＡ
Ｍ部１１０のどちらかにアクセスするかはＲＯＭ／ＲＡ
Ｍ選択信号ＳＥＬに応答する選択回路１２０で切り替え
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はランダムアクセスメモリ
装置に関する。
【０００２】
【従来の技術】従来の半導体メモリ装置はリードオンリ
ーメモリ（以下、ＲＯＭ）とランダムアクセスメモリ
（以下、ＲＡＭ）とのどちらか一方の機能のみしか有し
ていない。
【０００３】リードオンリーメモリとは、データの書き
込み時には特別な電圧を必要とするもので一度書き込め
ば、電源を供給しなくてもデータは保持される。
【０００４】ランダムアクセスメモリは自由に書き込み
及び読み出しが可能であるが電源を供給していないと、
データは保持されない。
【０００５】
【発明が解決しようとする課題】従来の半導体メモリ装
置はＲＯＭまたはＲＡＭの単一機能であったため、ＲＯ
ＭとＲＡＭの双方を必要とする電子システムでは、ＲＯ
ＭとＲＡＭの２種類のメモリチップを用意しなければな
らず、電子システム内のチップ間の接続が複雑になると
いう問題点があった。
【０００６】
【課題を解決するための手段】本発明の要旨は、データ
制御信号に応答してアドレス信号で指定されたランダム
アクセスメモリセルアレイ内のデータをデータ端子に読
み出すランダムアクセスメモリ装置において、リードオ
ンリーメモリセルアレイを設け、アドレス信号をリード
オンリーメモリセルアレイに供給し、リードオンリーメ
モリセルアレイから読み出されたデータを上記データ端
子に転送できるようにすると共に、選択信号に応答して
上記データ制御信号をランダムアクセスメモリセルアレ
イとリードオンリーメモリセルアレイのいずれか一方に
供給するようにしたことである。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
【０００８】図１に示すように、アドレス信号Ａ０〜Ａ
１６とデータ信号Ｄ０〜Ｄ７及びデータ出力制御信号Ｏ
ＥをＲＯＭ部１００とＲＡＭ部１１０が供用し、ＲＯＭ
部１００とＲＡＭ部１１０の切換信号ＳＥＬにより選択
回路１２０がＲＯＭ部１００とＲＡＭ部１１０のどちら
を使用するかを決定する。
【０００９】ＰＧＭはＲＯＭ部１００用のプログラム信
号であり、ＷＥはＲＡＭ部用のデータ書き込み制御信号
である。切換信号ＳＥＬは“０”の時ＲＯＭ部１００が
選択され、“１”でＲＡＭ部１１０が選択される。ＳＥ
Ｌ＝０かつＯＥ＝０を入力するとデータ信号Ｄ０〜Ｄ７
にはアドレス信号Ａ０〜Ａ１６で指定されるＲＯＭ部１
００のデータが読み出される。一方、ＳＥＬ＝“１”か
つＯＥ＝０を入力すると、データ信号Ｄ０〜Ｄ７にはア
ドレス信号Ａ０〜Ａ１６で指定されたＲＡＭ部１１０の
データが出力される。
【００１０】
【発明の効果】以上説明したように本発明は、ＲＯＭと
ＲＡＭを１個のパッケージに納めているので、部品点数
を削減できる効果を有する。したがって、部品間の接続
を減らし電子回路を簡素化できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【符号の説明】
１ アドレスバッファ１ ２ アドレスバッファ２ ３ ロウデコーダ ４ ＲＡＭ部メモリセルアレイ ５ 入力データコントロール ６ センススイッチ ７ ＲＡＭ部出力データコントロール ８ カラムデコーダ ９ ＲＯＭ制御ロジック回路 １０ ＲＯＭ部出力バッファ １１ Ｙデコーダ １２ Ｙ選択 １３ Ｘデコーダ １４ ＲＯＭ部メモリセルアレイ １００ ＲＯＭ部 １１０ ＲＡＭ部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 データ制御信号に応答してアドレス信号
    で指定されたランダムアクセスメモリセルアレイ内のデ
    ータをデータ端子に読み出すランダムアクセスメモリ装
    置において、リードオンリーメモリセルアレイを設け、
    アドレス信号をリードオンリーメモリセルアレイに供給
    し、リードオンリーメモリセルアレイから読み出された
    データを上記データ端子に転送できるようにすると共
    に、選択信号に応答して上記データ制御信号をランダム
    アクセスメモリセルアレイとリードオンリーメモリセル
    アレイのいずれか一方に供給するようにしたことを特徴
    とするＲＯＭ内蔵ランダムアクセスメモリ装置。
  2. 【請求項２】 上記ランダムアクセスメモリセルアレイ
    とリードオンリーメモリセルアレイは単一のパッケージ
    内に収納されている請求項１記載のＲＯＭ内蔵ランダム
    アクセスメモリ装置。
JP4076091A 1992-02-27 1992-02-27 Ｒｏｍ内蔵ランダムアクセスメモリ装置 Pending JPH05241946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4076091A JPH05241946A (ja) 1992-02-27 1992-02-27 Ｒｏｍ内蔵ランダムアクセスメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4076091A JPH05241946A (ja) 1992-02-27 1992-02-27 Ｒｏｍ内蔵ランダムアクセスメモリ装置

Publications (1)

Publication Number Publication Date
JPH05241946A true JPH05241946A (ja) 1993-09-21

Family

ID=13595176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4076091A Pending JPH05241946A (ja) 1992-02-27 1992-02-27 Ｒｏｍ内蔵ランダムアクセスメモリ装置

Country Status (1)

Country Link
JP (1) JPH05241946A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009301586A (ja) * 2005-09-30 2009-12-24 Mosaid Technologies Inc デイジーチェーンカスケードデバイス
US9230654B2 (en) 2005-09-30 2016-01-05 Conversant Intellectual Property Management Inc. Method and system for accessing a flash memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009301586A (ja) * 2005-09-30 2009-12-24 Mosaid Technologies Inc デイジーチェーンカスケードデバイス
US9230654B2 (en) 2005-09-30 2016-01-05 Conversant Intellectual Property Management Inc. Method and system for accessing a flash memory device
US9240227B2 (en) 2005-09-30 2016-01-19 Conversant Intellectual Property Management Inc. Daisy chain cascading devices

Similar Documents

Publication Publication Date Title
KR960019715A (ko) 반도체장치
US5265063A (en) Semiconductor memory device having a plurality of SRAMs operable in synchronism with a clock permitting simultaneous access to multiple data
JP2001052479A (ja) メモリ装置
KR100267412B1 (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
JPH0315278B2 (ja)
JPH05241946A (ja) Ｒｏｍ内蔵ランダムアクセスメモリ装置
KR100314109B1 (ko) 반도체 메모리 장치
US5629894A (en) Memory module having read-modify-write function
JPH11283361A (ja) 記憶装置
JP3256562B2 (ja) 半導体記憶装置
JPS5992483A (ja) 半導体記憶装置
JP2616184B2 (ja) 半動体メモリ装置
JPH0512883A (ja) シーケンシヤルメモリ
JPH064480Y2 (ja) 半導体記憶装置
JPH0512104A (ja) データ記憶制御装置
US5784574A (en) Control unit for data transmission
JPH10241352A (ja) 半導体記憶装置
JPH06162762A (ja) 半導体記憶装置
JPH0262781A (ja) メモリ回路
JPH0713859B2 (ja) マルチポートメモリ装置
JPH0955097A (ja) 集積半導体メモリ
JPH03126143A (ja) 中央処理装置の周辺回路
JPH04347786A (ja) Ｉｃメモリ内蔵記憶媒体
KR940004643A (ko) 듀얼 포트 디램 장치
JPH03129542A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080519

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080519

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080519

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100519

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110519