JPH03126143A - 中央処理装置の周辺回路 - Google Patents
中央処理装置の周辺回路Info
- Publication number
- JPH03126143A JPH03126143A JP26429889A JP26429889A JPH03126143A JP H03126143 A JPH03126143 A JP H03126143A JP 26429889 A JP26429889 A JP 26429889A JP 26429889 A JP26429889 A JP 26429889A JP H03126143 A JPH03126143 A JP H03126143A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- memory
- selector
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 16
- 230000015654 memory Effects 0.000 claims abstract description 33
- 230000006870 function Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子回路に関し、特に中央処理装置の周辺回
路の改良に関するものである。
路の改良に関するものである。
第２図は例えば「Ｚ８０ファミリ・ハンドブックＪＣＱ
出版社、額田忠之著の４０頁に示された従来の中央処理
装置と周辺回路の接続図である。
出版社、額田忠之著の４０頁に示された従来の中央処理
装置と周辺回路の接続図である。
図において、１は中央処理装置、２はメモリア。
ドレスデコーダ、３はメモリである。ＲＤはメモリ又は
入出力装置からデータを読み込む時にアクティブになる
リード線、ＭＲＥＱはメモリ装置にアクセスする時にア
クティブになる制御線である。
入出力装置からデータを読み込む時にアクティブになる
リード線、ＭＲＥＱはメモリ装置にアクセスする時にア
クティブになる制御線である。
また、中央処理装置１は１６本のアドレス線Ａ。
〜Ａ＋ｓを有し、メモリ３は１２本のアドレス線Ａ。
〜Ａ、を有している。また中央処理装置１にあって、メ
モリ３にないアドレス線Ａ１．〜Ａ＋ｓはメモリアドレ
スデコーダでデコードする。
モリ３にないアドレス線Ａ１．〜Ａ＋ｓはメモリアドレ
スデコーダでデコードする。
次に動作について説明する。
中央処理装置ｌから出るアドレスをｒ１２３４゜、」
（Ｈは１６進数を意味する。以下同じ）とする、アドレ
ス線のＡ６〜Ａ１１は２個のメモリｌ。
（Ｈは１６進数を意味する。以下同じ）とする、アドレ
ス線のＡ６〜Ａ１１は２個のメモリｌ。
メモリ■に同時に供給される。またアドレス線Ａ、〜Ａ
Ｉ Ｓはアドレスデコーダ２に供給される。アドレス
線Ａ 、 ｚ〜ＡＩＳには’１（Ｎ）Ｊが供給されてい
るから、アドレスデコーダ２の出力はＹｌがアクティブ
になり、メモリ■の’２３４（ＩＩ）Ｊ番地をアクセス
する。
Ｉ Ｓはアドレスデコーダ２に供給される。アドレス
線Ａ 、 ｚ〜ＡＩＳには’１（Ｎ）Ｊが供給されてい
るから、アドレスデコーダ２の出力はＹｌがアクティブ
になり、メモリ■の’２３４（ＩＩ）Ｊ番地をアクセス
する。
従来の中央処理装置の周辺回路は以上のように構成され
ているので、最大２１６バイトのメモリにしかアクセス
できないという問題点があった。
ているので、最大２１６バイトのメモリにしかアクセス
できないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、２１＆ｌバイト以上のメモリにアクセスする
ことができる中央処理装置の周辺回路を得ることを目的
とする。
たもので、２１＆ｌバイト以上のメモリにアクセスする
ことができる中央処理装置の周辺回路を得ることを目的
とする。
この発明に係る中央処理装置の周辺回路は、アドレスの
選択機能を有するセレクタを設けたものである。
選択機能を有するセレクタを設けたものである。
この発明においては、中央処理装置の周辺回路にアドレ
ス選択機能を有するセレクタを設け、中央処理装置でセ
レクタの入力を制御して、アクセスするメモリを切換え
るようにしたから、中央処理装置自体を変更することな
く、例えば１６本のアドレス線のままで２１０１バイト
以上のメモリにアクセスすることができる。
ス選択機能を有するセレクタを設け、中央処理装置でセ
レクタの入力を制御して、アクセスするメモリを切換え
るようにしたから、中央処理装置自体を変更することな
く、例えば１６本のアドレス線のままで２１０１バイト
以上のメモリにアクセスすることができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による中央処理装置とその周
辺装置の接続を示すブロック図であり、図において、１
は中央処理装置、２はメモリアドレスデコーダ、３はメ
モリ、４はセレクタである。
辺装置の接続を示すブロック図であり、図において、１
は中央処理装置、２はメモリアドレスデコーダ、３はメ
モリ、４はセレクタである。
また、中央処理装置１のＡ０〜Ａｌ！はメモリ又は入出
力装置を指定する１６本のアドレス線、ＲＤはメモリ又
は入出力装置からデータを読み込む時にアクティブにな
るリード線、ＷＲはメモリまたは入出力装置にデータを
書き込む時にアクティブになるライト線である。ＭＲＥ
Ｑはメモリ装置にアクセスする時にアクティブになり、
ＩＲＥＱは入出力装置をアクセスする時にアクティブに
なる制御線である。
力装置を指定する１６本のアドレス線、ＲＤはメモリ又
は入出力装置からデータを読み込む時にアクティブにな
るリード線、ＷＲはメモリまたは入出力装置にデータを
書き込む時にアクティブになるライト線である。ＭＲＥ
Ｑはメモリ装置にアクセスする時にアクティブになり、
ＩＲＥＱは入出力装置をアクセスする時にアクティブに
なる制御線である。
次に動作について説明する。
中央処理装置１から出るアドレスをｒ１２３４惰）」と
する。アドレス線のＡ０〜Ａ、は２個のメモリ■、メモ
リ■に同時に供給される。アドレス線Ａ ＋ ｚ〜Ａ
１５はアドレスデコーダ１．ＩＩに供給される。この例
ではｒｌｎｕＪが供給されているから、アドレスデコー
ダＩ、 Ｉ［の出力のＹｌが同時にアクティブになる
。その出力はセレクタ４のＩＡ、２Ｂに入る。
する。アドレス線のＡ０〜Ａ、は２個のメモリ■、メモ
リ■に同時に供給される。アドレス線Ａ ＋ ｚ〜Ａ
１５はアドレスデコーダ１．ＩＩに供給される。この例
ではｒｌｎｕＪが供給されているから、アドレスデコー
ダＩ、 Ｉ［の出力のＹｌが同時にアクティブになる
。その出力はセレクタ４のＩＡ、２Ｂに入る。
一方、アドレスデコーダ■とラッチ５は中央処理装置１
からみると出力装置とみなせるので、中央処理装置１の
入出力命令で、この出力装置に「Ｏｎｃ＋Ｊを書き込む
とラッチ５の出力Ｑが「０」となりセレクタ４の入力の
Ａ側が選択される。またこの出力装置に’１（ＮＩＪを
書き込むと、ラッチ５の出力Ｑが「１」となりセレクタ
４の入力のＢ側が選択される。
からみると出力装置とみなせるので、中央処理装置１の
入出力命令で、この出力装置に「Ｏｎｃ＋Ｊを書き込む
とラッチ５の出力Ｑが「０」となりセレクタ４の入力の
Ａ側が選択される。またこの出力装置に’１（ＮＩＪを
書き込むと、ラッチ５の出力Ｑが「１」となりセレクタ
４の入力のＢ側が選択される。
従って、セレクタ４のＡ側を選択してアドレス’１２３
４（Ｎ）Ｊを出力するとメモリ■側を、またＢ側を選択
してアドレス’１２３４（Ｎ）Ｊを出力するとメモリ■
側をアクセスすることになる。
４（Ｎ）Ｊを出力するとメモリ■側を、またＢ側を選択
してアドレス’１２３４（Ｎ）Ｊを出力するとメモリ■
側をアクセスすることになる。
このように本実施例では、アドレス選択機能を有する周
辺回路としてセレクタ４を設け、１ビツトの制？１１Ｎ
ＩＡを追加し、中央処理装置１の入出力命令で上記セレ
クタ４を制御して、アクセスするメモリを切り換えるよ
うにしたので、アクセスできるメモリを２倍にすること
ができる。
辺回路としてセレクタ４を設け、１ビツトの制？１１Ｎ
ＩＡを追加し、中央処理装置１の入出力命令で上記セレ
クタ４を制御して、アクセスするメモリを切り換えるよ
うにしたので、アクセスできるメモリを２倍にすること
ができる。
なお、上記実施例ではセレクタ４の制御線Ｓが１ビツト
であったが、制御線のビット数はこれに限るものではな
く、制御線をＮビット（≧２）にしてもよく、この場合
、アドレス線は１６本のままで、アクセスできるメモリ
の容量は２１＆ｌＮバイトまで拡大することができる。
であったが、制御線のビット数はこれに限るものではな
く、制御線をＮビット（≧２）にしてもよく、この場合
、アドレス線は１６本のままで、アクセスできるメモリ
の容量は２１＆ｌＮバイトまで拡大することができる。
以上のように、この発明に係る中央処理装置の周辺回路
によれば、アドレス選択機能を有するセレクタを設けた
ので、中央処理装置の入出力命令で上記セレクタを制御
して、アクセスするメモリを切り換えることができ、中
央処理装置を変更することなく、周辺回路に簡単な回路
を付加するだけで容易にメモリ容量を拡大することがで
きる。
によれば、アドレス選択機能を有するセレクタを設けた
ので、中央処理装置の入出力命令で上記セレクタを制御
して、アクセスするメモリを切り換えることができ、中
央処理装置を変更することなく、周辺回路に簡単な回路
を付加するだけで容易にメモリ容量を拡大することがで
きる。
また従来のプログラムをそのまま流用可能なため、価格
を安価に、開発期間も短くできるという効果がある。
を安価に、開発期間も短くできるという効果がある。
第１図はこの発明の一実施例による中央処理装置と周辺
回路の接続を示す図、第２図は従来の中央処理装置と周
辺回路の接続を示す図である。 図において、ｌは中央処理装置、２はアドレスデコーダ
、３はメモリ、４はセレクタである。 なお図中同一符号は同−又は相当部分を示す。
回路の接続を示す図、第２図は従来の中央処理装置と周
辺回路の接続を示す図である。 図において、ｌは中央処理装置、２はアドレスデコーダ
、３はメモリ、４はセレクタである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）アドレスの本数でアクセスできるメモリ容量が制
限されている中央処理装置の周辺回路において、 中央処理装置の入出力命令で制御され、そのアドレスの
出力先を切り換える切換手段を設けたことを特徴とする
中央処理装置の周辺回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26429889A JPH03126143A (ja) | 1989-10-11 | 1989-10-11 | 中央処理装置の周辺回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26429889A JPH03126143A (ja) | 1989-10-11 | 1989-10-11 | 中央処理装置の周辺回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03126143A true JPH03126143A (ja) | 1991-05-29 |
Family
ID=17401233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26429889A Pending JPH03126143A (ja) | 1989-10-11 | 1989-10-11 | 中央処理装置の周辺回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03126143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9078434B2 (en) | 2011-09-08 | 2015-07-14 | Kiyohiro WAKE | Antimicrobial pouch |
-
1989
- 1989-10-11 JP JP26429889A patent/JPH03126143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9078434B2 (en) | 2011-09-08 | 2015-07-14 | Kiyohiro WAKE | Antimicrobial pouch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446859A (en) | Register addressing control circuit including a decoder and an index register | |
| EP0217479A2 (en) | Information processing unit | |
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| JPH02217925A (ja) | マイクロプロセッサ | |
| JPH03126143A (ja) | 中央処理装置の周辺回路 | |
| KR0164818B1 (ko) | 옵션가능한 블럭라이트용 반도체 메모리장치 | |
| JPH05241946A (ja) | Ｒｏｍ内蔵ランダムアクセスメモリ装置 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| US5784574A (en) | Control unit for data transmission | |
| JP2624375B2 (ja) | Ｉｃメモリ | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| KR950010938B1 (ko) | 응용 프로그램 저장용 메모리 보드 | |
| JPH03191450A (ja) | メモリーカードの不良チップ代替え回路 | |
| JPH023164A (ja) | デュアル・ポート・メモリ | |
| JPS61222086A (ja) | 半導体記憶素子 | |
| JPH06131882A (ja) | 半導体記憶装置 | |
| JP2007018403A (ja) | 異種インタフェース対応レジスタ | |
| JPS63159966A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0447589A (ja) | 半導体メモリ | |
| JPS6242308B2 (ja) | ||
| JPS63234490A (ja) | メモリ素子 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH0619710B2 (ja) | レジスタ制御方式 | |
| JPH01305451A (ja) | メモリ高速ライト方式 | |
| JPS61170856A (ja) | アドレス選択のためのｃｐｕ周辺回路 |