JPS61170856A - アドレス選択のためのｃｐｕ周辺回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアドレス選択のための中央制御装置ＣＰＵ周辺
回路の改良に関する。

ＣＰｕ周辺回路はソフトウェア設計上並びにハードウェ
ア設針−Ｆ１インタフェイスの決定が容易で又その変更
も簡単なことが望ましい。

（従来の技術〕 従来ＣＰＵ周辺回路はハードウェアのアドレス割付を行
うソフトウェアハードウェア・インクフェイス部がワイ
アードロジックで組まれているので、ハードウェア設計
とソフトウェア設計の両面からインタフェイスを決定し
ている。

従来のＣＰｕ周辺回路の基本的構成を第２図に従って説
明する。図において１はＣＰＵ　、　２はデコーダ、３
はＲＯＭメモリ、４はＲＡＭメモリ、５は周辺端末装置
、６はアドレバス、７はデータバス、８はデコーダ出力
端子でチップ選択信号の出力部、９１０１１はそれぞれ
チップ選択信号の入力端子を示す。

ＣＰＵＩはメモリ９、ＩＯ或いは周辺端末装置５を選ぶ
為にアドレス信号をデコーダ２に供給する。デコーダ２
はコード化された一個の入力信号から、入力コードに対
応した一個の出力信号をｎ個の出力端子の内の一つに発
生するものであり、デコーダ２はその出力部８にチップ
選択信号を発生し、ｃｐＵの指定するチップをアドレバ
ス６及びデータバス７へ接続する。

ワイアードロジックではロジック機能がハードウェアの
配線接続によって決められる。従ってデコーダの場合、
ある入力コード信号にて選ばれる出力端子はハードウェ
アにて固定される。

〔発明が解決しようとする問題点〕

従来の方式では予め何を選べは周辺装置のどれが得られ
るかはデコーダのハードウェア設計によって決定されて
いた。しかし、ソフトウェア設計上、或いは周辺端末装
置の変更増設の際、コード入力信号とそれによって選択
される周辺端末装置の関係を変更可能にすることが必要
となる。

しかし、この場合ハードウェアの変更改良は極めて煩雑
であり目、つ困難であるため問題がある。

〔問題点を解決するための手段〕

上記の問題点は電気的に書込み可能なＥ２ＰＲＯＭ若し
くはバッテリバックアップされたｌ？ＡＭからなるアド
レスデコーダ、該アドレスデコーダのチップ選択出力線
とデータ入力バスとの切り換えを行うセレクタ、並びに
、該セレクタ切り換え時に、該アドレスデコーダで指定
されているチップ選択出力線の出力信号を保持せしめる
バッファとを備えてなる本発明によるアドレス選択のた
めのＣＰＵ周辺回路によって解決される。

〔作用〕

本発明のＣＰＵ周辺回路によれは、♂Ｐ）７０Ｍあるい
はバッテリバックアップされたＲＡＭは電気的に書込み
０Ｊ能なメモリであり、書き込まれたデータは不揮発性
であり、入力コード信号は記録データに従づてデコード
されて出力端子にチップ選択用の信号として出力される
。またセレクタはデコーダからの出力信号を周辺端末装
置並ひに）ＩＯＭ　、ｋ’Ａれへ供給し、或いはデコー
ダのアドレス割付変更の際、書込みデータを該デコーダ
に入力させるよう回路切り換えを行う。さらに各周辺端
末装置亜びにＲＯＭ　、ＲＡＭへの線路中に設けたバッ
ファ回路はアドレス割付変更のため回路切り換えを灯っ
たときチップ選択信号の保持回路を構成しチップ選択信
号の途絶を防ぐ。　　　　　　　　　　　　　　　　　
　ｌ上記構成によってデコーダの論理機能はプロクラム
によって変更可能となる。

〔実施例〕

次に図示実施例に従って本発明の要旨を詳細に説明する
。

第１図はｃｐｕ周辺回路の実施例をブロック構成図にて
示す。図において、第２図と同一部は同一番号にて示す
。本発明によれば、チップ選択用のデコーダ１２はＥ”
Ｐ）ＩＯＭ若しくはバッテリバックアップされたＲＡＭ
で構成させ、デコーダ出力部にセレクタｌ：（を設け、
このセレクタは双方向パスセレクタとしてチップ選択用
出力とデータバス入力の切り換えに用い、さらにトライ
スティトバッファ１４をナツプ選択線内に設ける。

本発明の回路の動作は次の通りである。

通常アトレバ久６を介し信号がデコーダ１２に入力する
とＥ２ＲＯＭのデータ端子は双方向パスセレクタｌ：（
へ入力され、セレクタ１３からチップ選択出力８へ接続
する。出力８は周辺装置３．４．５のチップ選択人力９
．１（）、１１に接続される。

アドレス割付の変更は次の通り。

まずチップ選択出力８を、プログラム上でＣＰｕボート
１５によってセレクタ１：（を切り替えることによりデ
コーダ１２から切り離す。この時、同時にナツプ選択固
定用のバッファ回路１４のフィードバック回路にてチッ
プ選択を固定保持させ、現在実行中のプログラムが入っ
たＲＯＭ　３を選択したままにして、そのＲＯＭ上のプ
ログラム内で、内部レンスタのみで、ソフトウェアを実
行し、デコーダ１２としてのＢ２ＰＲＯＭに対し、チッ
プ選択出力と切り換えられたデータバス７により新しく
ソフトウェアハードウェアインタフェイスのアドレス割
付を書き込むことによって、ソフトウェアハードウェア
インタフェイスをソフトウェアで変更可能とする。

ＣＰｕのポート１５によるセレクタ１３とチップ選択固
定用バッファ回路の操作は同時に行われる。

〔発明の効果〕

以上述べたように本発明によれは、ソフトウェアハード
ウェアインタフェイスのアドレス割付がソフトウェアに
て実行出来るので周辺回路の設計変更が綿羊容易となり
その作用効果は極めて大きい。

【図面の簡単な説明】

第１図はｃｐｕ周辺回路の実施例をブロック構成図、 第２図は従来のｃｐｕ周辺回路の基本的構成図を示す。 図において、 ｌはＣＰｕ、 ２．１２はデコータ、 ；３はＲＯＩ’ｌメモリ、 ４はＨＡ門メモリ、 ５ば周辺端末装置、 ６はアドレパス、 ７はデータバス、 ８はチップ選択信号の出力、 ９　ｔｏ　ＩＩはチップ選択信号の入力端子、１３はセ
レクタ、 １４はトライスティトバッファ回路 である。 箒　１　図 茅　２　図

Claims (1)

【特許請求の範囲】
1. 電気的に書込み可能なＥ＾２ＰＲＯＭ若しくはバッテリ
   バックアップされたＲＡＭからなるアドレスデコーダ、
   該アドレスデコーダのチップ選択出力線とデータ入力バ
   スとの切り換えを行うセレクタ、並びに、該セレクタ切
   り換え時に、該アドレスデコーダで指定されているチッ
   プ選択出力線の出力信号を保持せしめるバッファとを備
   えてなることを特徴とするアドレス選択のためのＣＰＵ
   周辺回路。