JPS62173557A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサと外部に設けられた周辺
デバイスにより構成されているシステムに関し、特に周
辺デバイスとのデータの入出力動作に関する。

〔従来の技術〕

従来の１６ｂ：ｔ　　マイク算プロセッサと周辺デバイ
スの構成例を第３図に示す。第３図においてｌはマイク
ロプロセッサ、２は第１周辺デバイス、３は第２周辺デ
バイス、４はアドレス信号から周辺デバイスの選択信号
を作るデコーダ、５はアドレスバス、６は上位データバ
ス、７は下位データバス、８と９はそれぞれ第１と第２
の周辺デバイスの選択信号である。

周辺デバイスｌ　２は、上位データバス６に接続されて
いて、周辺デバイス２３は、下位データバス７に接続さ
れている。従来の１６　ｂｉｔマイクロプロセッサｌは
、周辺デバイスとバイト単位のデータを転送する際、周
辺デバイスのアドレスが奇数か偶数かによって上位デー
タバス６、下位データバス７と使用するバスが違うため
、デコーダ４を用いてアドレスが奇数の際は、選択信号
８によって第１周辺デバイス２を、偶数の際は選択信号
９によって第２周辺デバイス３を選択していた。従って
、従来のｌ　５　ｂｉｔマイクロプロセッサを用いたシ
ステムでは、下位データバスのみに周辺デバイスを接続
し、偶数アドレスのみを割り付けるのが一般的であった
。

〔発明が解決しようとする問題点〕

上述した従来の１６　ｂｉｔマイクロプロセッサを用い
たシステムでは、上位もしくは下位のデータバスに接続
されている。周辺デバイスにはそれぞれ奇数、偶数のア
ドレスしか割り付けることしかできなく、そのためアド
レス空間の半分しか有効に利用できないという欠点があ
った。またそれを解決するには、マイクロプロセッサの
外部に制御回路を必要とする欠点があった。

〔問題点を解決するための手段〕

本発明のマイクロプロセッサは、従来の問題点を解決す
るために、マイクロプロセッサ内部のデータバスと入出
力バッ７アの接続を切り替えることＫより命令に応じて
上位または下位のいずれかのデータバスを選択する機能
を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の実施例の内部構成図である。

１０はマイクロプロセッサ、１１はマイクロプロセッサ
の内部にある上位データバス、１２は内部の下位データ
バス、１３，１４．１５はそれぞれ第１・第２・第３人
出力バッファ、１６は外部上位データバス、１７は外部
下位データバス、１８は入出力バッファ制御回路、１９
は第１と第２の入出力バッファへのリード信号、２０は
第１と第３の入出力バッファへのライト信号、２１は第
２人出力バッファへのリード信号、２２は第２人出力バ
ッファへのライト信号である。外部上位データバス１６
は、第１入出力バツフア１３を介して、従来のマイクロ
プロセッサと同じく内部上位データバス１１と接続して
いる。外部下位データバス１７は、第２人出力バッファ
１４または９Ｊｃ３人出カバッファ１５を介して、内部
上位データバス１１もしくは内部下位データバス１２と
接続している。

制御回路１８は、入出力バッ７アへの入力信号１９．２
０，２１．２２を制御するもので、これによってデータ
バスの上位または下位いずれが有効となるかが制御され
る。

次に第２図に制御回路１８と、第１・第２・第３人出力
バッファの内部回路例を示す。２３は制御回路、２４は
第１入出力バツフア、２５は′ｓ２人出力出力バッファ
６は第３入出力バツフア、２７は内部上位データバス、
２８は内部下位データバス、２９は外部上位データバス
、３０は外部下位データバス、３１はｌＮ１０ＵＴ　命
令実行信号、３２はＩＮＬ１０ＵＴＬ命令実行信号、３
３は寄数／偶数アドレス切り替え信号、３４はリードス
トローブ信号、３５はライトストローブ信号、３６は第
１と第３の人出カバッファへのデータバスリード信号、
３７は第１と第３人出力バッファへのデータバスライト
信号、３８は第２人出力バッファへのデータバスリード
信号、３９は第２入出力バツフアへのデータバスライト
信号である。この制御回路２３で制御する入出力命令と
その内容は次の４命令である。

ＯＩＮ命令（従来のマイクロプロセッサの入力命令） ｏＯＵＴ命令（従来のマイクロプロセッサの出力命令） Ｏ工ＮＬ命令（常に下位データバスからデータを入力す
る命令） ｏＯＵＴＬ命令（常に下位データバスからデータを出力
する命令） 以下第２図に従って制御回路２３の動作を説明する。

（１）ＩＮ命令またはＯＵＴ命令が実行された場合この
場合ｌＮ１０ＵＴ　　命令実行信号３１が゛１″、ＩＮ
Ｌ１０ＵＴＬ命令実行信号３２がＮＯ”となる。またＩ
Ｎ命令、ＯＵＴ命令それぞれに対してリードストローブ
信号３４、ライトストローブ信号３５がｌ”となる。従
ってＩＮ命令または０１ＪＴ命令の実行時には、第１入
出力バツフア２４と第３人出力バッファ２６のデータバ
スリード信号３６もしくはデータバスライト信号３７が
ｌ″になり内部上位データバス２７と外部上位データバ
ス２９が、そして内部下位データバス２８と外部下位デ
ータバス３０が接続される。

（２）偶数アドレスに対してＩＮＬ命令または０ＵＴＬ
命令が実行された場合 この場合、ｌＮ１０ＵＴ　命令実行信号３１が′０”、
ＩＮＬ１０ＵＴＬ命令実行信号３２が”１”、奇数／偶
数アドレス切替え信号３３が“０”となる。この結果、
各入出力バッ７アへの制御信号はＩＮ命令、ＯＵＴ命令
が実行された場合と同じになり内部と外部のデータバス
の接続も、ＩＮ命令またはＯＵＴ命令実行時と同じにな
る。

（３）奇数アドレスに対して、ＩＮＬ命令または０ＵＴ
Ｌ命令が実行された場合 この場合、ｌＮ１０ＵＴ　　命令実行信号３１は′０″
、　　ＩＮＬ１０ＵＴＬ命令実行信号３２と奇数／偶数
アドレス切り替え信号３３はｌ″となる。この結果、リ
ードストローブ信号３４、ライトストローブ信号３５に
依って第２人出力バッファ２５へのデータバスリード信
号３８もしくはデータバスライト信号３９が′１″とな
り、内部上位データバス２７と外部下位データバス３０
が接続される。従って、ＩＮＬ命令または０ＵＴＬ命令
が実行されると、アドレスの奇数、偶数に関係なくデー
タは、外部下位データバスを介してマイクロプロセッサ
と周辺デバイスとの間を転送される。

〔発明の効果〕

以上説明したように本発明は、１６　ｂｉｔデータバス
を有したマイクロプロセッサが周辺デバイスに対して入
出力動作を実行する場合に、命令の種類に依って、（１
）　１６　ｂｉｔデータバスを用いる。（２）下位８　
ｂｉｔデータバスを用いる、のいずれかを選択すること
ができ、その結果下位データバスのみに周辺デバイスを
接続してもそのアドレス空間を無駄なく利用できる効果
がある。

【図面の簡単な説明】

第１図は本発明を実施したマイクロプロセッサの内部構
成例、第２図は第１図中の制御回路と入出力バッファの
内部回路例、第３図は従来の１６１０・・・・・・マイ
クロプロセッサ、１１・・・・・・内部上位データバス
、１２・・・・・・内部下位データバス、１３・・・・
・・入出力バッファ１％１４・・・・・・入出力バッ７
ア２．１５・・・・・・入出力バッファ３．１６・・・
・・・外部上位データバス、１７・・・・・・外部下位
データバス、１８・・・・・・制御回路、１９・・・・
・・ＤとＦへのリード信号、２０・・・・・・ＤとＦへ
のライト信号、２１・・・・・・Ｅへのリード信号、２
２・・・・・・Ｅへのライト信号、２３・・・・・・制
御回路、２４・・・・・・入出力バッファ１１２５・・
・・・・人出力バッファ２．２６・・・・・・入出力バ
ッ７ア３．２７・・・・・・内部上位データバス、２８
・・・・・・内部王立データバス、２９・・・・・・外
部上位データバス、３０・・・・・・外部下位データバ
ス、３１・・・・・・ｌＮ１０ＵＴ命令実行信号、３２
・・・・・・ＩＮＬｌｏ（ＪＴＬ命令来行信号、３３・
・・・・・奇数／偶数アドレス切り替え信号、３４・・
・・・・リードストローブ信号、３５・・・・・・ライ
トストローブ信号、３６・・・・・・ｂとｄへのリード
信号、３７・・・・・・ｂとｄへのライト信号、３８・
・・・・・Ｃへのリード信号、３９・・・・・・Ｃへの
ライト信号、１・・・・・・マイクロプロセッサ、２・
・・・・・周辺デバイス１．３・・・・・・周辺デバイ
ス２．４・・・・・・デコーダ、５・・・・・・アドレ
スバス、６・・・・・・上位データバス、７・・・・・
・下位データバス、８・・・・・・２の選択信号、９・
・・・・・３の選択信号。 第７　図 、／”’θ 第２　図

Claims (1)

【特許請求の範囲】
1. １６ビット以上のデータバスを持つマイクロプロセッサ
   において、マイクロプロセッサと外部に設けられた周辺
   デバイスとの間でバイト単位のデータの入出力動作を行
   なう際に、データバスを指定できる命令と、指定された
   データバスを制御する制御系を有することを特徴とする
   マイクロプロセッサ。