JPH02214328A - 出力制御装置 - Google Patents

出力制御装置

Info

Publication number
JPH02214328A
JPH02214328A JP1036821A JP3682189A JPH02214328A JP H02214328 A JPH02214328 A JP H02214328A JP 1036821 A JP1036821 A JP 1036821A JP 3682189 A JP3682189 A JP 3682189A JP H02214328 A JPH02214328 A JP H02214328A
Authority
JP
Japan
Prior art keywords
output
control signal
terminal
input
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1036821A
Other languages
English (en)
Inventor
Yoshinaga Hamaguchi
善永 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1036821A priority Critical patent/JPH02214328A/ja
Publication of JPH02214328A publication Critical patent/JPH02214328A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、出力制御装置に関するものである。
従来の技術 近年、集積技術の向上につれて、半導体チップ上に集積
される回路規模が増大し、単一の端子に多(の機能を持
たせる必要が生じてきている。例えばマイクロコンピュ
ータの汎用入出力端子においても、出力専用端子や入力
専用端子よりも、70−ティング状態か否かを選択する
手段を備えた入出力兼用端子が一般的であり、出力状態
においては、ハイレベルを出力するかローレベルを出力
するかが可能なプッシュプル出力と、フローティングか
ローレベル出力が可能なNチャンネルオーブンドレイン
出力と、フローティングかハイレベルが可能なPチャン
ネルオーブンドレイン出力のいずれかを選択することが
できれば、半導体チップが使い易くなる。
従来、この種の入出力兼用端子の出力制御部分は第2図
に示すような構成であった。第2図において、1は入出
力兼用端子、2は制御信号により出力状態とフローティ
ング状態とのいずれかをとることができる出力バッファ
、3は出力制御信号、4はデータ制御信号入力端子であ
る。
このように構成された出力制御装置について、その動作
を説明すると、まず入出力端子1を入力端子として使用
する場合にはデータ制御信号入力端子4に加えられる信
号の状態にかかわらず出力制御信号入力端子3をフロー
ティング状態にすることによって出力バッファ2を動作
しないようにする。次に入出力端子1を出力端子として
使用する場合には出力制御信号3を出力許可状態にした
上でデータ制御信号をハイレベルまたはローレベルにす
ることにより、入出力端子1からはそれぞれハイレベル
またはローレベルが出力される。
発明が解決しようとする課題 しかしながら上記のような構成では出力設定時に出力さ
れるデータは出力バッファの機能によって決定されてし
まい、単一の端子にPチャンネルドライバとNチャンネ
ルドライバの両方を備えたプッシュプル出力機能とPチ
ャンネルドライバ又はNチャンネルドライバいずれかの
一方を備えたオープンドレイン出力機能を持たせること
は不可能であるという問題があった。
本発明はかかる点に鑑み、単一の入出力兼用端子にプッ
シュプル出力機能とオープンドレイン出力機能との両方
を容易に実現させることを目的とする。
課題を解決するための手段 この問題を解決するために本発明では出力制御信号とデ
ータ制御信号とを交換する手段を有している。
作用 この構成により、単一の入出力端子にプッシュプル出力
機能とオープンドレイン出力機能の両方を持たせること
が可能になる。
実施例 本発明の一実施例構成を第1図に示す。第1図において
、1は入出力端子、2は出力バッファ、3は出力制御信
号印加端子、4はデータ制御信号印加端子、5は信号交
換手段、6及び7は出力バッファ制御信号線である。
この構成を用いて入出力端子1をプッシュプル出力機能
端子として用いるためには、まず、信号交換手段5を、
出力バッファ制御信号線6に出力制御信号印加端子3が
、また、出力バッファ制御信号線7にデータ制御信号印
加端子4が接続されるように設定する。次に出力制御 ルにすることによって、データ制御信号のハイレベルま
たはローレベルに応じて入出力端子1がらはハイレベル
またはローレベルが出力される。
また、この構成を用いて入出力端子1をオーブンドレイ
ン出力機能端子として用いるためには、まず、信号交換
手段5を、出力バッファ制御信号線6にデータ制御信号
印加端子4が、出力バッファ制御信号線7に出力制御信
号印加端子3が接続されるように設定する。次に出力制
御信号印加端子3をハイレベルにすることにより、デー
タ制御信号印加端子4により入出力端子1の状態をハイ
レベル出力状態とハイインピーダンス出力状態とのいず
れか一方に切り換えることができるため、入出力端子1
をPチャンネルオープンドレイン出力端子として用いる
ことができる。また、この状態で出力制御信号印加端子
3をローレベルにすることにより、データ制御信号印加
端子4により入出力端子1の状態をローレベル出力状態
とハイインピーダンス状態とのいずれが一方に切り換え
ることができるため、入出力端子1をNチャンネルオー
ブンドレイン出力端子として用いることができる。
なお、この構成を用いて入出力端子1を入力端子として
用いるためには、信号交換手段5の状態にかかわらず、
出力バッファ制御信号16がローレベルになるように設
定することは可能であるから、何ら問題はない。
さらに信号交換手段5は必ずしもハードウェアだけで構
成される必要はなく、例えば出力バッファ制御信号線6
,7を別レジスタとして持ち、ソフトウェアで信号交換
手段を制御することも可能である。
発明の効果 本発明によれば、半導体集積回路の入出力端子において
、あらかじめプッシュプル出力機能がオープンドレイン
出力機能かをハードウェアで定めてしまわずに、必要に
応じて使い分けることができ、端子数の増加なしに多機
能化への対応を可能にするものである。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、第2図は従来例の
構成図である。 1・・・・・・入出力端子、2・・・・・・出力バッフ
ァ、3・・・・・・出力制御信号印加端子、4・・・・
・・データ制御信号印加端子、5・・・・・・信号交換
手段、6,7・・・・・・出力バッファ制御信号線。 代理人の氏名 弁理士 粟野重孝 ほか1名図 ダトW3P↑e再5 ノ !−人巳カ繻子

Claims (1)

    【特許請求の範囲】
  1. ハイレベルとローレベルのいずれかの出力信号を外部に
    出力するためのデータ制御信号と、前記データ制御信号
    によって指定された信号を外部に出力するか出力しない
    かを制御する出力制御信号によってハイレベル出力状態
    、ローレベル出力状態、ハイインピーダンス状態の各状
    態設定が可能な出力バッファを備え、かつ、前記データ
    制御信号と前記出力制御信号とを交換する手段を備えた
    ことを特徴とする出力制御装置。
JP1036821A 1989-02-15 1989-02-15 出力制御装置 Pending JPH02214328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1036821A JPH02214328A (ja) 1989-02-15 1989-02-15 出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1036821A JPH02214328A (ja) 1989-02-15 1989-02-15 出力制御装置

Publications (1)

Publication Number Publication Date
JPH02214328A true JPH02214328A (ja) 1990-08-27

Family

ID=12480420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1036821A Pending JPH02214328A (ja) 1989-02-15 1989-02-15 出力制御装置

Country Status (1)

Country Link
JP (1) JPH02214328A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482367B1 (ko) * 2002-08-09 2005-04-13 삼성전자주식회사 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482367B1 (ko) * 2002-08-09 2005-04-13 삼성전자주식회사 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법

Similar Documents

Publication Publication Date Title
US4680487A (en) Input/output port including auxiliary low-power transistors
US5291080A (en) Integrated circuit device having tristate input buffer for reducing internal power use
JPH02214328A (ja) 出力制御装置
JPS6349870A (ja) マイクロコンピユ−タ
JPS61112424A (ja) 出力バツフア回路
JP2782946B2 (ja) 半導体集積回路
JPS6167148A (ja) マイクロコンピユ−タ
JPH0237067Y2 (ja)
KR920008007Y1 (ko) 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로
JPS62290211A (ja) 半導体集積回路
JPH074664Y2 (ja) 可搬型コンピュータ
JPS599306Y2 (ja) デ−タ処理装置
JPH05173876A (ja) 増設メモリボード
JPS63156422A (ja) 双方向入出力回路
JPH0324609A (ja) I/o用バッファic
JP2664109B2 (ja) リアルタイムポート
JPH05113469A (ja) 半導体装置
JPS62239259A (ja) マイクロコンピユ−タ
JPH04369490A (ja) 半導体集積回路
JPS62266645A (ja) シリアルインタ−フエ−ス回路
JPS62239258A (ja) マイクロコンピユ−タ
JPS62173557A (ja) マイクロプロセツサ
JPH0254617A (ja) 入出力バッファ回路
JPH0567733A (ja) 半導体装置
JPH02121049A (ja) 入出力装置