KR100482367B1 - 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법 - Google Patents

반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법 Download PDF

Info

Publication number
KR100482367B1
KR100482367B1 KR10-2002-0047067A KR20020047067A KR100482367B1 KR 100482367 B1 KR100482367 B1 KR 100482367B1 KR 20020047067 A KR20020047067 A KR 20020047067A KR 100482367 B1 KR100482367 B1 KR 100482367B1
Authority
KR
South Korea
Prior art keywords
driver
data output
drain
gate
transistor
Prior art date
Application number
KR10-2002-0047067A
Other languages
English (en)
Other versions
KR20040013922A (ko
Inventor
장성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0047067A priority Critical patent/KR100482367B1/ko
Priority to US10/446,317 priority patent/US20040027179A1/en
Publication of KR20040013922A publication Critical patent/KR20040013922A/ko
Application granted granted Critical
Publication of KR100482367B1 publication Critical patent/KR100482367B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Abstract

본 발명은 푸쉬풀 타입의 드라이버와 오픈드레인 타입의 드라이버를 겸용으로 사용할 수 있는 반도체 메모리 장치의 데이터 출력버퍼에 관한 것이다.
이를 위한 본 발명의 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 채널을 위한 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼는, 공급전원과 접지사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와, 상기 푸쉬풀 타입으로 동작할 시 전원전압과 모드 레지스터 셋신호나 퓨징신호에 의해 각각 동작되어 데이터 출력신호를 전압 드롭 없이 상기 제2 드라이버로 전달하고, 전류모드 오픈 드레인 타입으로 동작할 시 전원전압에 의해 동작되어 제2 데이터 출력신호를 문턱전압(Vth) 만큼 드롭시켜 상기 제2 드라이버로 전달하기 위한 전송게이트로 구성한다.

Description

반도체 메모리장치의 데이터 출력버퍼 및 그 데이터 출력방법{DATA OUTPUT BUFFER AND METHOD OF SEMICONDUCTOR MEMORY DEVICE THEREOF}
본 발명은 반도체 메모리장치의 데이터 출력버퍼에 관한 것으로, 특히 푸쉬풀 타입의 드라이버와 오픈드레인 타입의 드라이버를 겸용으로 사용할 수 있는 반도체 메모리 장치의 데이터 출력버퍼 및 그 데이터 출력방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 SRAM(Static Random Access Memory)과 DRAM(Dynamic Random Access Memory)으로 나누어지는데, DRAM의 단위 메모리 셀이 SRAM의 단위 메모리 셀보다 간단한 구조로 형성될 수 있기 때문에 고집적화에 유리한 면을 가지고 있다. 데이타 읽기/쓰기 동작의 속도를 증가시키기 위해서, DRAM이 탑재되는 컴퓨터 시스템 등의 시스템 클럭에 동기하여 DRAM의 동작이 이루어지도록 할 수 있다. 이와 같이 시스템 클럭에 동기하여 동작하는 랜덤 액세스 메모리 장치를 S-DRAM(Synchronous Dynamic Random Access Memory)이라고 한다. S-DRAM은 시스템 클럭에 동기되어 로우 액티브(RowActive) 동작, 데이타 읽기/쓰기 동작의 수행 명령이 입력되며, 그 외에도 S-DRAM 기능을 수행하기 위한 다양한 명령들도 시스템 클럭에 동기되어 입/출력된다. 입/출력은 시스템 클럭에 상승 엣지 또는 하강 엣지에서 이루어지게 되며, S-DRAM설계시 상승 엣지에서 이루어지도록 할 것인지 아니면 하강 엣지에서 이루어지도록 할 것인지를 정할 수 있다.
S-DRAM에 있어서, 칩 외부에서 인가되는 신호들은 시스템 클럭에 동기하여 이루어지지만 내부 회로는 클럭에 동기하여 동작하는 부분과 그렇지 않은 부분으로 구분될 수 있다. 또한, 클럭에 동기하여 동작하는 부분은 외부에서 인가되는 시스템클럭에 동기하여 동작하는 부분과 내부에서 발생된 내부 클럭에 동기하여 동작하는 부분으로 나누어 볼 수 있다. 예를 들어, 로우 어드레스 디코딩, 선택된 워드 라인의 활성화, 비트 라인 센싱 등의 동작은 클럭에 비동기되어 이루어지는 반면에, 반도체 메모리 장치의 데이타 입/출력 동작은 클럭에 동기되어 이루어지게 된다.
이와 같은 반도체 메모리 장치는 메모리 셀에 저장된 데이터를 독출 시 데이터의 논리상태를 출력하기 위한 데이터 출력버퍼를 구비하고 있으며, 데이터 출력버퍼의 제어방식에는 전압모드 오픈 드레인 채널을 위한 푸쉬풀 타입과 전류모드 오픈드레인 채널을 위한 오픈 드레인 타입이 있다.
도 1은 종래의 전압모드 오픈 드레인 채널을 위한 푸쉬풀 타입의 출력버퍼 회로도이다.
데이터를 저장하고 있는 메모리(100)와, 상기 메모리(100)로부터 출력되는 데이터를 전송하는 전송로(12)와, 상기 전송로(12)를 통해 인가되는 출력데이터를 받아 특정 동작을 수행하기 위한 콘트롤러(200)로 구성되어 있다.
상기 메모리(100)의 데이터 출력버퍼는, 게이트가 접지되고 소스가 전원전압(Vcc)에 연결되며, 소스가 상기 전송로(12)에 연결되어 상기 전송로(12)의 특성임피던스를 정합시키기 위한 피모오스 트랜지스터(10)와, 전원전압(Vcc)과 접지사이에 직렬 접속되어 서로 상보적인 제1 및 제2 데이터 출력신호(Outp, OutN)를 받아 스위칭 온되어 데이터를 출력하기 위한 피모오스 트랜지스터(14) 및 엔모오스 트랜지스터(16)로 구성되어 있다. 피모오스 트랜지스터(14)의 드레인에 엔모오스 트랜지스터(16)의 드레인이 접속되어 있고, 그 접속노드에 전송로(12)가 연결되어 있다.
피모오스 트랜지스터(10)의 게이트가 접지(Vss)에 연결되어 있으므로 피모오스 트랜지스터(10)는 턴온된다. 이때 피모오스 트랜지스터(10)는 트랜스콘덕턴스(gm)의 역수가 임피던스 Zo와 같도록 크기를 조정하여 설계하도록 하고 있다. 상기 피모오스 트랜지스터(10)가 턴온되면 전원전압(Vcc)이 전송로(12)로 인가된다. 이때 피모오스 트랜지스터(14)와 엔모오스 트랜지스터(16)의 게이트로 데이터 출력신호(Outp, OutN)가 인가된다. 따라서 피모오스 트랜지스터(14)와 엔모오스 트랜지스터(16)의 게이트로 제1 및 제2 데이터 출력신호(OutP, OutN)인 하이신호가 인가되면 피모오스 트랜지스터(14)는 턴오프되고, 엔모오스 트랜지스터(16)는 턴온되어 전송로(12)로 출력데이터를 로우신호로 인가하게 된다.
그러나 피모오스 트랜지스터(14)와 엔모오스 트랜지스터(16)의 게이트로 데이터 출력신호인 로우신호가 인가되면 피모오스 트랜지스터(14)는 턴온되고, 엔모오스 트랜지스터(16)는 턴오프되어 전송로(12)로 출력데이터를 하이신호로 인가하게 된다.
도 2는 종래의 전류모드 오픈 드레인 채널을 위한 출력버퍼의 회로도이다.
데이터를 저장하고 있는 메모리(300)와, 상기 메모리(300)로부터 출력되는 데이터를 전송하는 전송로(22)와, 상기 전송로(22)를 통해 인가되는 출력데이터를 받아 특정 동작을 수행하기 위한 콘트롤러(400)로 구성되어 있다.
상기 메모리(300)의 데이터 출력버퍼는, 게이트가 접지되고 소스가 전원전압(Vcc)에 연결되며, 드레인이 상기 전송로(22)에 연결되어 상기 전송로(22)의 특성임피던스를 정합시키기 위한 피모오스 트랜지스터(20)와, 상기 전송로(22)와 접지사이에 직렬 접속되어 데이터 출력신호와 바이어스 전압을 게이트로 입력 받아 스위칭 온되어 데이터를 출력하기 위한 엔모오스 트랜지스터(24, 26)로 구성되어 있다. 엔모오스 트랜지스터(24)의 소스에 엔모오스 트랜지스터(26)의 드레인이 접속되어 있고, 상기 엔모오스 트랜지스터(26)의 소스는 접지와 연결되어 있다.
피모오스 트랜지스터(20)의 게이트에 접지(Vss)에 연결되어 있으므로 피모오스 트랜지스터(20)는 턴온된다. 이때 피모오스 트랜지스터(20)는 트랜스콘덕턴스(gm)의 역수가 임피던스 Zo와 같도록 크기를 조정하여 설계하도록 하고 있다. 상기 피모오스 트랜지스터(20)가 턴온되면 전원전압(Vcc)이 전송로(22)로 인가된다. 이때 엔모오스 트랜지스터(26)의 게이트에는 바이어스전압이 인가되므로 엔모오스 트랜지스터(26)는 턴온된다. 그리고 엔모오스 트랜지스터(24)의 게이트로 데이터 출력신호가 인가된다. 따라서 엔모오스 트랜지스터(24)의 게이트로 데이터 출력신호인 로우신호가 인가되면 엔모오스 트랜지스터(24)는 턴오프되어 전송로(22)로 출력데이터를 하이신호로 인가하게 된다. 그러나 엔모오스 트랜지스터(24)의 게이트로 데이터 출력신호인 하이신호가 인가되면 엔모오스 트랜지스터(24)는 턴온되어 전송로(22)로 출력데이터를 로우신호로 인가하게 된다. 상기와 같은 종래의 반도체 메모리장치의 출력버퍼는 푸쉬풀 타입과 오픈 드레인 타입에 따라 각각 별도로 설계되어 있으므로, 푸쉬풀 타입을 구비하고 있는 경우 오픈 드레인 타입이 필요할 경우 별도로 오픈 드레인 타입을 구비하여야 하므로 추가 비용이 소요되고, 푸쉬풀 타입과 오픈 드레인 타입을 하나의 칩에 구현할 경우 싸이즈가 커져 부피를 많이 차지하는 문제가 있었다.
삭제
따라서 본 발명의 목적은 푸쉬풀 타입과 오픈 드레인타입을 각각 겸용할 수 있도록 하여 비용을 절감할 수 있는 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터 출력방법을 제공함에 있다.
본 발명의 다른 목적은 푸쉬풀 타입과 오픈 드레인타입을 각각 겸용할 수 있도록 하여 부피를 줄여 사이즈를 작게하는 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터 출력방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼는, 제1전원과 제2전원 사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와,
상기 제2 드라이버에 연결되어 상기 제1 전원과 제어신호를 각각 입력하여 상기 제2 데이터 출력신호를 출력하기 위한 전송게이트로 구성함을 특징으로 한다.
상기 전송게이트는 상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 상기 제1전원에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하고, 상기 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 상기 제1전원에 의해 구동되어 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하는 제1 트랜지스터와,
상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 모드 레지스터 셋신호(MRS)에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 상기 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 상기 제2 데이터 출력신호를 드레인으로 입력하여 소스를 통해 제2 드라이버로 전달하지 않도록 하는 제2 트랜지스터로 구성함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼는, 제1전원과 제2전원 사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와, 상기 제2 드라이버에 연결되어 상기 제1 전원과 제어신호를 각각 입력하여 상기 푸쉬풀 타입이나 상기 오픈 드레인 타입 중 하나를 선택적으로 동작하도록 제어하는 위한 전송게이트로 구성함을 특징으로 한다.
상기 전송게이트는, 상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 구동되어 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하는 제1 트랜지스터와,
상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 모드 레지스터 셋신호(MRS)에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 상기 제2 데이터 출력신호를 드레인으로 입력하여 소스를 통해 제2 드라이버로 전달하지 않도록 하는 제2 트랜지스터로 이루어짐을 특징으로 하는 데이터 출력버퍼.
상기 목적을 달성하기 위한 본 발명의 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼는,
공급전원과 접지사이에 직렬 접속되어 제1 및 제2 데이터 출력신호(OutP, OutN))를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와, 상기 푸쉬풀타입으로 동작할 시 전원전압과 퓨징신호에 의해 각각 동작되어 데이터 출력신호를 전압 드롭 없이 상기 제2 트랜지스터의 게이트로 전달하고, 전류모드 오픈 드레인 타입으로 동작할 시 전원전압에 의해 동작되어 상기 제2 데이터 출력신호를 문턱전압(Vth) 만큼 드롭시켜 상기 제2 드라이버로 전달하기 위한 전송게이트로 구성함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼는, 공급전원과 접지사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와, 상기 푸쉬풀타입으로 동작할 시 전원전압과 접지전압(Vss)에 의해 각각 동작되어 데이터 출력신호를 전압 드롭 없이 상기 제2 드라이버의 게이트로 전달하고, 전류모드 오픈 드레인 타입으로 동작할 시 전원전압에 의해 동작되어 상기 제2 데이터 출력신호를 문턱전압(Vth) 만큼 드롭시켜 상기 제2 드라이버로 전달하기 위한 전송게이트로 구성함을 특징으로 한다.
상기 전송게이트는, 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 전원전압(Vcc)에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원(Vcc)에 의해 구동되어 제2 데이터 출력신호를 드레인으로 입력하여 소스를 통해 상기 제2 드라이버의 게이트로 전달하는 제1 트랜지스터와, 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 상기 접지전압(Vss)에 의해 구동되어 드레인으로 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 제2 데이터 출력신호를 드레인으로 입력하여 소스를 통해 제2 드라이버로 전달하지 않도록 하는 제2 트랜지스터로 이루어지는 것이 바람직하다.
상기 제1 트랜지스터는 엔모오스 트랜지스터이고, 상기 제2 트랜지스터는 피모오스 트랜지스터로 구성하는 것이 바람직하다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 3은 본 발명의 실시 예에 따른 반도체 메모리장치의 데이터 출력버퍼 회로도이다.
데이터를 저장하고 있는 메모리(500)와, 상기 메모리(500)로부터 출력되는 데이터를 전송하는 전송로(32)와, 상기 전송로(32)를 통해 인가되는 출력데이터를 받아 특정 동작을 수행하기 위한 콘트롤러(600)로 구성되어 있다.
상기 메모리(500)의 데이터 출력버퍼는, 게이트가 접지되고 소스가 전원전압(Vcc)에 연결되며, 드레인이 상기 전송로(32)에 연결되어 상기 전송로(32)의 특성임피던스를 정합시키기 위한 피모오스 트랜지스터(30)와, 전원전압과 접지사이에 직렬 접속되어 제1 및 제2 데이터 출력신호(OutP, OutN)를 받아 스위칭 온되어 데이터를 출력하기 위한 피모오스 트랜지스터(제1 드라이버 라 칭한다)(34) 및 엔모오스 트랜지스터(제2 드라이버 라 칭한다.)(36)와, 상기 엔모오스 트랜지스터(36)의 게이트에 연결되어 전원전압(Vcc)과 모드레지스터 셋(MRS: Mode Register Set)신호나 퓨징(Fusing)신호에 의해 푸쉬풀 타입이나 오픈 드레인 타입 중 하나를 선택적으로 동작하도록 제어하는 전송게이트(42)로 구성되어 있다.
피모오스 트랜지스터(34)의 드레인에 엔모오스 트랜지스터(36)의 드레인이 접속되어 있고, 그 접속노드에 전송로(32)가 연결되어 있다.
상기 전송게이트(42)는 게이트에 전원전압(Vcc)이 접속되고 푸쉬풀 타입의 경우 드레인으로 제2 데이터 출력 구동신호(OutN)를 입력하여 소스를 통해 엔모오스 트랜지스터(36)의 게이트로 연결되고, 오픈 드레인 타입의 경우 제2 데이터 출력구동신호(OutN)를 드레인으로 입력하여 소스를 통해 엔모오스 트랜지스터(36)의 게이트로 연결되는 엔모오스 트랜지스터(제1 트랜지스터 라 칭한다)(38)와, 게이트에 모드 레지스터 셋신호(MRS)나 퓨징(Fusing)신호 또는 접지전압(Vss)이 연결되어 푸쉬풀 타입의 경우 소스로 데이터 출력신호를 입력하여 드레인을 통해 엔모오스 트랜지스터(36)의 게이트로 연결되고, 오픈 드레인 타입의 경우 제2 데이터 출력 구동신호(OutN)를 소스로 입력하여 드레인을 통해 엔모오스 트랜지스터(36)의 게이트로 연결되는 피모오스 트랜지스터(제2 트랜지스터 라 칭한다)(40)로 구성되어 있다. 상기 전원전압(Vcc)은 제1전원이 되고, 접지전압(Vss)은 제2 전원으로 정의한다.
도 4는 본 발명의 실시 예에 따른 오픈 드레인 타입의 동작 시 제2 드라이버가 세츄레이션 영역에서 동작하기 위한 전압 파형도이다.
상술한 도 3 및 도 4를 참조하여 본 발명의 바람직한 실시 예의 동작을 상세히 설명한다.
엔모오스 트랜지스터(30)의 게이트에 접지전압(Vss)에 연결되어 있으므로 엔모오스 트랜지스터(30)는 턴온된다. 이때 엔모오스 트랜지스터(30)는 트랜스콘덕턴스(gm)의 역수가 임피던스 Zo와 같도록 크기를 조정하여 설계하도록 하고 있다. 상기 엔모오스 트랜지스터(30)가 턴온되면 전원전압(Vcc)이 전송로(32)로 인가된다. 이때 푸쉬풀 타입의 출력버퍼로 동작하는 상태를 설명하면, 피모오스 트랜지스터(34)의 게이트와 전송게이트(42)로 제1 및 제2 데이터 출력신호(Outp, OutN)가 인가된다. 따라서 피모오스 트랜지스터(34)의 게이트와 전송게이트(42)로 데이터 출력신호(OutP, OutN)인 하이신호가 각각 인가되면 피모오스 트랜지스터(34)는 턴오프된다. 그리고 전송게이트(42)의 엔모오스 트랜지스터(38)에는 게이트로 전원전압(Vcc)이 인가되고, 전송게이트(42)의 피모오스 트랜지스터(40)의 게이트로 모드 레지스터 셋(MRS)신호나 퓨징(Fusing) 혹은 접지전압(Vss)이 인가되어 전송게이트(42)의 엔모오스 트랜지스터(38)와 피모오스 트랜지스터(40)는 모두 턴온된다. 이로 인해 전송게이트(42)로 인가된 제2 데이터 출력신호(OutN)가 엔모오스 트랜지스터(36)의 게이트로 하이신호가 전달되어 엔모오스 트랜지스터(36)가 턴온된다. 상기 피모오스 트랜지스터(34)가 턴오프된 상태에서 엔모오스 트랜지스터(36)가 턴온되면 전송로(32)로 출력데이터를 로우신호로 인가하게 된다.
그러나 피모오스 트랜지스터(34)의 게이트와 전송게이트(42)로 제1 및 제2 데이터 출력신호(Outp, OutN)가 로우신호로 인가되면 피모오스 트랜지스터(34)는 턴온된다. 그리고 전송게이트(42)의 엔모오스 트랜지스터(38)는 게이트로 전원전압(Vcc)가 인가되고, 전송게이트(42)의 피모오스 트랜지스터(40)의 게이트로 모드 레지스터 셋(MRS)신호나 퓨징(Fusing) 혹은 접지전압(Vss)이 인가되어 전송게이트(42)의 엔모오스 트랜지스터(38)와 피모오스 트랜지스터(40)는 모두 턴온된다. 이로 인해 전송게이트(42)로 인가된 제2 데이터 출력신호(OutN)인 로우신호가 엔모오스 트랜지스터(36)의 게이트로 전달된다. 따라서 엔모오스 트랜지스터(36)는 턴오프되고, 피모오스 트랜지스터(34)는 턴온되므로 전송로(32)로 출력데이터를 하이신호로 인가하게 된다.
이와 같이 전송게이트(42)의 엔모오스 트랜지스터(38)로 전원전압(Vcc)이 인가되고, 피모오스 트랜지스터(40)의 게이트로 모드 레지스터 셋(MRS)신호나 퓨징(Fusing)신호 혹은 접지전압(Vss)이 인가되어 엔모오스 트랜지스터(38)와 피모오스 트랜지스터(40)가 모두 턴온상태가 되므로 제2데이터 출력신호(OutN)가 전압손실 없이 엔모오스 트랜지스터(36)의 게이트로 전달되어 푸쉬풀 타입으로 동작하게 된다.
또한 오픈 드레인 타입의 출력버퍼로 동작하는 상태를 설명하면, 피모오스 트랜지스터(34)의 게이트에는 제1 데이터 출력신호(OutP)가 Vcc로 인가되어 피모오스 트랜지스터(34)는 항상 턴오프 상태가 된다. 그리고 전송게이트(42)에는 제2 데이터 출력신호(OutN)가 인가된다. 이때 전송게이트(42)의 엔모오스 트랜지스터(38)와 피모오스 트랜지스터(40)의 게이트에는 전원전압(Vcc)이 인가된다. 이로 인해 엔모오스 트랜지스터(38)는 턴온되고, 피모오스 트랜지스터(40)는 턴오프되므로, 엔모오스 트랜지스터(38)는 드레인을 통해 인가되는 제2 데이터 출력신호(OutN)로부터 문턱전압(Vth)만큼 드롭된 전압을 소스를 통해 엔모오스 트랜지스터(36)의 게이트로 전달하게 된다. 예를 들어 제2 데이터 출력신호(OutN)가 Vcc인경우 엔모오스 트랜지스터(36)의 게이트에는 Vcc-Vth의 바이어스 전압이 전달된다. 그러나 제2 데이터 출력신호(OutN)가 Vss인 경우 엔모오스 트랜지스터(36)의 게이트에는 Vss가 전달된다. 따라서 일반적인 오픈 드레인 방식의 출력스윙은 도 4의 A와 같이 Vcc 내지 Vss 범위에서 스윙하지만 전송게이트(42)의 엔모오스 트랜지스터(38)를 통과하게 되어 도 4B와 같이 Vcc-Vth 내지 Vss 범위에서 스윙되어 엔모오스 트랜지스터(36)의 게이트로 인가되므로, 엔모오스 트랜지스터(36)는 세츄레이션(Saturation) 영역에서 전류모드 드라이버로 정상 동작하게 된다.
이러한 동작(오픈 드레인 타입으로 동작)을 할 때 피모오스 트랜지스터(34)의 게이트로 데이터 출력신호(OutP)가 인가되는데, 피모오스 트랜지스터(34)의 게이트로 데이터 출력신호인 하이신호가 인가되면 피모오스 트랜지스터(34)는 턴오프되어 전송로(32)로 출력데이터를 로우신호로 인가하게 된다. 그러나 피모오스 트랜지스터(34)의 게이트로 데이터 출력신호(OutP)인 로우신호가 인가되면 피모오스 트랜지스터(34)는 턴온되어 전송로(32)로 출력데이터를 하이신호로 인가하게 된다
본 발명의 일 실시 예에서 설명한 피모오스 트랜지스터(34)와 엔모오스 트랜지스터(36)는 제1 및 제2 데이터 출력신호(OutP, OutN)에 의해 출력데이터를 전송로(32)로 출력하기 위한 제1 및 제2 드라이버로 동작한다.
본 발명의 일 실시 예에서는 제1 드라이버를 피모오스 트랜지스터(34)를 사용하였으나, ODT가 있는 경우 피모오스 트랜지스터(34) 대신에 ODT(ON DIE TERMINATION)소자를 사용하여 본 발명의 범위를 벗어나지 않고 구현 가능하다.
상술한 바와 같이 본 발명은, 반도체 메모리장치의 출력버퍼에서 푸쉬풀 타입과 오픈 드레인 타입에 따라 각각 별도로 설계하지 않고 푸쉬풀 타입과 오픈 드레인타입을 각각 겸용으로 사용할 수 있도록 구현하여 비용을 절감할 수 있으며, 사이즈를 줄일 수 있는 이점이 있다.
도 1은 종래의 전압모드 오픈 드레인 채널을 위한 푸쉬풀 타입의 출력버퍼 회로도
도 2는 종래의 전류모드 오픈 드레인 채널을 위한 출력버퍼의 회로도
도 3은 본 발명의 실시 예에 따른 반도체 메모리장치의 데이터 출력버퍼 회로도
도 4는 본 발명의 실시 예에 따른 오픈 드레인 타입의 동작 시 제2 드라이버가 세츄레이션 영역에서 동작하기 위한 전압파형도
* 도면의 주요부분에 대한 부호의 설명 *
10, 20, 30: 피모오스 트랜지스터 12, 22, 32: 전송로
14, 34, 40: 피모오스 트랜지스터
16, 24, 26, 36, 38: 엔모오스 트랜지스터

Claims (18)

  1. (삭제)
  2. 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼에 있어서,
    제1전원과 제2전원 사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와,
    상기 제2 드라이버에 연결되어 상기 제1 전원과 모드레지스터셋신호나 퓨징신호를 각각 입력하여 상기 제2 데이터 출력신호를 출력하기 위한 전송게이트로 구성함을 특징으로 하는 데이터 출력버퍼.
  3. 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼에 있어서,
    제1전원과 제2전원 사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와,
    상기 제2 드라이버에 연결되어 상기 제1 전원과 제2전원을 각각 입력하여 상기 제2 데이터 출력신호를 출력하기 위한 전송게이트로 구성함을 특징으로 하는 데이터 출력버퍼.
  4. 제2항에 있어서,
    상기 제1 드라이버는 피모오스 트랜지스터이고, 상기 제2 드라이버는 엔모오스 트랜지스터임을 특징으로 하는 데이터 출력버퍼.
  5. 제4항에 있어서, 상기 전송게이트는
    상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 상기 제1전원에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하고, 상기 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 상기 제1전원에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하는 제1 트랜지스터와,
    상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 모드 레지스터 셋신호(MRS)에 의해 구동되어 소스로 상기 제2 데이터 출력신호를 입력하여 드레인을 통해 제2 드라이버로 전달하고, 상기 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 상기 제2 데이터 출력신호를 드레인으로 입력하여 소스를 통해 제2 드라이버로 전달되지 않도록 하는 제2 트랜지스터로 이루어짐을 특징으로 하는 데이터 출력버퍼.
  6. 제5항에 있어서,
    상기 제1 트랜지스터는 엔모오스 트랜지스터이고, 상기 제2 트랜지스터는 피모오스 트랜지스터임을 특징으로 하는 데이터 출력버퍼.
  7. (삭제)
  8. 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼에 있어서,
    제1전원과 제2전원 사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와,
    상기 제2 드라이버에 연결되어 상기 제1 전원과 모드레지스터셋신호나 퓨징신호를 각각 입력하여 상기 푸쉬풀 타입이나 상기 오픈 드레인 타입 중 하나를 선택적으로 동작하도록 제어하는 위한 전송게이트로 구성함을 특징으로 하는 데이터 출력버퍼.
  9. 제8항에 있어서,
    상기 제1 드라이버는 피모오스 트랜지스터이고, 상기 제2 드라이버는 엔모오스 트랜지스터임을 특징으로 하는 데이터 출력버퍼.
  10. 제9항에 있어서, 상기 전송게이트는
    상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 구동되어 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하는 제1 트랜지스터와,
    상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 모드 레지스터 셋신호(MRS)에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 상기 제2 데이터 출력신호를 드레인으로 입력하여 소스를 통해 제2 드라이버로 전달하지 않도록 하는 제2 트랜지스터로 이루어짐을 특징으로 하는 데이터 출력버퍼.
  11. 제10항에 있어서,
    상기 제1 트랜지스터는 엔모오스 트랜지스터이고, 상기 제2 트랜지스터는 피모오스 트랜지스터임을 특징으로 하는 데이터 출력버퍼.
  12. (삭제)
  13. 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력버퍼에 있어서,
    공급전원과 접지사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 각각 받아 데이터를 출력하기 위한 제1 및 제2 드라이버와,
    상기 푸쉬풀타입으로 동작할 시 제1전원과 모드레지스터셋신호나 퓨징신호에 의해 각각 동작되어 상기 제2 데이터 출력신호를 상기 제2 드라이버로 전달하고, 전류모드 오픈 드레인 타입으로 동작할 시 상기 제1전원에 의해 동작되어 상기 제2 드라이버가 세츄레이션 영역에서 동작하도록 상기 제2 데이터 출력신호를 문턱전압(Vth) 만큼 드롭시켜 상기 제2 드라이버로 전달하기 위한 전송게이트로 구성함을 특징으로 하는 데이터 출력버퍼.
  14. 제13항에 있어서,
    상기 제1 드라이버는 피모오스 트랜지스터이고, 상기 제2 드라이버는 엔모오스 트랜지스터임을 특징으로 하는 데이터 출력버퍼.
  15. 제14항에 있어서, 상기 전송게이트는
    상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 구동되어 상기 제2 데이터 출력신호를 입력하여 소스를 통해 상기 제2 드라이버로 전달하는 제1 트랜지스터와,
    상기 푸쉬풀 타입으로 동작할 경우 게이트로 공급되는 상기 모드 레지스터 셋신호(MRS)에 의해 구동되어 드레인으로 상기 제2 데이터 출력신호를 입력하여 소스를 통해 제2 드라이버로 전달하고, 오픈 드레인 타입으로 동작할 경우 게이트로 공급되는 제1전원에 의해 상기 제2 데이터 출력신호를 드레인으로 입력하여 소스를 통해 제2 드라이버로 전달하지 않도록 하는 제2 트랜지스터로 이루어짐을 특징으로 하는 데이터 출력버퍼.
  16. 제15항에 있어서,
    상기 제1 트랜지스터는 엔모오스 트랜지스터이고, 상기 제2 트랜지스터는 피모오스 트랜지스터임을 특징으로 하는 데이터 출력버퍼.
  17. 제13항에 있어서,
    상기 모드레지스터셋신호나 상기 퓨징신호는 접지전압임을 임을 특징으로 하는 데이터 출력버퍼.
  18. 공급전원과 접지사이에 직렬 접속되어 제1 및 제2 데이터 출력신호를 각각 받아 데이터를 출력하기 위한 제1 및 제2 드라이버를 구비하는 반도체 메모리장치의 데이터 출력버퍼에서 푸쉬풀 타입의 출력드라이버와 전류모드 오픈 드레인 타입의 출력드라이버를 겸용으로 사용하는 데이터 출력방법에 있어서,
    상기 푸쉬풀 타입의 출력드라이버로 동작할 시 제1 및 제2 데이터 출력신호에 의해 상기 제1 및 제2 드라이버를 구동시켜 데이터를 출력하는 단계,
    상기 오픈 드레인 타입의 출력드라이버로 동작할 시 상기 제1 및 제2 데이터 출력신호에 대응하여 제1 드라이버를 오프시킨 상태에서 상기 제2 데이터 출력신호를 문턱전압만큼 드롭시켜 상기 제2 드라이버가 세츄레이션영역에서 오픈 드레인 전류모드 드라이버로 동작하도록 하는 단계를 포함함을 특징으로 하는 데이터 출력방법.
KR10-2002-0047067A 2002-08-09 2002-08-09 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법 KR100482367B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0047067A KR100482367B1 (ko) 2002-08-09 2002-08-09 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법
US10/446,317 US20040027179A1 (en) 2002-08-09 2003-05-28 Dual mode data output buffers and methods of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0047067A KR100482367B1 (ko) 2002-08-09 2002-08-09 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법

Publications (2)

Publication Number Publication Date
KR20040013922A KR20040013922A (ko) 2004-02-14
KR100482367B1 true KR100482367B1 (ko) 2005-04-13

Family

ID=31492850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0047067A KR100482367B1 (ko) 2002-08-09 2002-08-09 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법

Country Status (2)

Country Link
US (1) US20040027179A1 (ko)
KR (1) KR100482367B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781416B1 (en) * 2001-12-19 2004-08-24 Rambus Inc. Push-pull output driver
JP2007011753A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 情報処理装置およびその制御方法
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise
CN109921781A (zh) * 2017-12-13 2019-06-21 中天鸿骏半导体（上海）有限公司 一种兼容推挽输出和开漏输出的输入输出电路及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481432A (en) * 1982-06-07 1984-11-06 Fairchild Camera & Instrument Corp. Programmable output buffer
JPS61274511A (ja) * 1985-05-30 1986-12-04 Nec Corp Ｃｍｏｓ型半導体集積回路装置
JPS63114319A (ja) * 1986-10-30 1988-05-19 Nec Corp 出力回路
JPH01273419A (ja) * 1988-04-26 1989-11-01 Nec Corp 集積回路搭載用出力装置
JPH02214328A (ja) * 1989-02-15 1990-08-27 Matsushita Electric Ind Co Ltd 出力制御装置
KR940010526A (ko) * 1992-10-22 1994-05-26 김광호 반도체 장치를 위한 출력 버퍼회로
US5811997A (en) * 1996-04-26 1998-09-22 Silicon Graphics, Inc. Multi-configurable push-pull/open-drain driver circuit
US5877634A (en) * 1991-10-15 1999-03-02 Texas Instruments Incorporated CMOS buffer with controlled slew rate
KR19990027860A (ko) * 1997-09-30 1999-04-15 윤종용 입/출력 포트
KR19990040003A (ko) * 1997-11-15 1999-06-05 윤종용 푸시풀/오픈 드레인 옵션을 제어하는 출력 버퍼 회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315142A (en) * 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5446685A (en) * 1993-02-23 1995-08-29 Intergraph Corporation Pulsed ground circuit for CAM and PAL memories
GB9419689D0 (en) * 1994-09-29 1994-11-16 Inmos Ltd Off-chip driver circuit
US5576635A (en) * 1995-02-14 1996-11-19 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5550496A (en) * 1995-07-31 1996-08-27 Hewlett-Packard Company High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications
KR0172373B1 (ko) * 1995-09-14 1999-03-30 김광호 반도체 메모리 장치의 데이타 출력버퍼
US6194923B1 (en) * 1996-10-08 2001-02-27 Nvidia Corporation Five volt tolerant output driver
US5917758A (en) * 1996-11-04 1999-06-29 Micron Technology, Inc. Adjustable output driver circuit
US6307399B1 (en) * 1998-06-02 2001-10-23 Integrated Device Technology, Inc. High speed buffer circuit with improved noise immunity
US6232814B1 (en) * 1998-11-10 2001-05-15 Intel Corporation Method and apparatus for controlling impedance on an input-output node of an integrated circuit
US6125049A (en) * 1999-01-05 2000-09-26 Netlogic Microsystems, Inc. Match line control circuit for content addressable memory
US6618279B2 (en) * 2001-08-06 2003-09-09 International Business Machines Corporation Method and apparatus for adjusting control circuit pull-up margin for content addressable memory (CAM)
US6836142B2 (en) * 2002-07-12 2004-12-28 Xilinx, Inc. Asymmetric bidirectional bus implemented using an I/O device with a digitally controlled impedance

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481432A (en) * 1982-06-07 1984-11-06 Fairchild Camera & Instrument Corp. Programmable output buffer
JPS61274511A (ja) * 1985-05-30 1986-12-04 Nec Corp Ｃｍｏｓ型半導体集積回路装置
JPS63114319A (ja) * 1986-10-30 1988-05-19 Nec Corp 出力回路
JPH01273419A (ja) * 1988-04-26 1989-11-01 Nec Corp 集積回路搭載用出力装置
JPH02214328A (ja) * 1989-02-15 1990-08-27 Matsushita Electric Ind Co Ltd 出力制御装置
US5877634A (en) * 1991-10-15 1999-03-02 Texas Instruments Incorporated CMOS buffer with controlled slew rate
KR940010526A (ko) * 1992-10-22 1994-05-26 김광호 반도체 장치를 위한 출력 버퍼회로
US5811997A (en) * 1996-04-26 1998-09-22 Silicon Graphics, Inc. Multi-configurable push-pull/open-drain driver circuit
KR19990027860A (ko) * 1997-09-30 1999-04-15 윤종용 입/출력 포트
KR19990040003A (ko) * 1997-11-15 1999-06-05 윤종용 푸시풀/오픈 드레인 옵션을 제어하는 출력 버퍼 회로

Also Published As

Publication number Publication date
US20040027179A1 (en) 2004-02-12
KR20040013922A (ko) 2004-02-14

Similar Documents

Publication Publication Date Title
US6094375A (en) Integrated circuit memory devices having multiple data rate mode capability and methods of operating same
EP0639000B1 (en) Flip-flop type amplifier circuit
KR100297707B1 (ko) 반도체메모리장치의입력버퍼
US9735780B2 (en) Tri-state driver circuits having automatic high-impedance enabling
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
US7173864B2 (en) Data latch circuit and semiconductor device using the same
KR100533384B1 (ko) 저진폭 전압구동 글로벌 입출력 라인을 갖는 반도체메모리 장치
US7215594B2 (en) Address latch circuit of memory device
KR100482367B1 (ko) 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법
KR950010567B1 (ko) 반도체장치의 출력단회로
KR100313603B1 (ko) 반도체 메모리의 센스앰프 제어회로
KR100388217B1 (ko) 반도체 메모리
KR20020032081A (ko) 글로벌 입·출력라인 선택장치
KR100295657B1 (ko) 반도체메모리의데이터입출력회로
KR100318438B1 (ko) 안정된 쓰기동작 구현을 위한 반도체메모리장치
US6087887A (en) Signal routing circuits having selective high impedance and low impedance output states
KR20050000990A (ko) 반도체 메모리 소자의 양방향 버스 리피터
KR20030000843A (ko) 센스 앰프의 이중 전원공급회로
KR100192929B1 (ko) 데이타 출력버퍼
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
KR100190761B1 (ko) 비트라인 감지 증폭기
KR20040078256A (ko) 반도체 메모리 장치의 메인 데이타 출력 드라이버
KR100298436B1 (ko) 데이터출력버퍼
JPH0537305A (ja) ラツチ回路
KR20020025501A (ko) 반도체 메모리의 데이터 라이트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee