KR0172373B1

KR0172373B1 - 반도체 메모리 장치의 데이타 출력버퍼

Info

Publication number: KR0172373B1
Application number: KR1019950030109A
Authority: KR
Inventors: 최훈
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-09-14
Filing date: 1995-09-14
Publication date: 1999-03-30
Also published as: JPH09128978A; JP3803144B2; KR970019054A; US5818258A

Abstract

저전력 소모를 가지고 고속으로 안정된 데이터를 출력함과 동시에 노이즈에 기인한 오동작을 방지하는 고주파용 반도체 메모리 장치의 데이터 출력버퍼에 관한 것으로, 메모리 셀로부터 출력되는 데이터의 출력 속도를 검출하고, 상기 검출된 억세스 속도에 대응하여 데이터 출력 레벨이 상이하도록 제어되는 데이터 출력버퍼에 관한 것이다. 상기의 데이터 출력버퍼는 데이터라인쌍과, 전원전압과 접지전압의 사이에 접속되어 제1레벨을 갖는 풀업제어신호 및 제2레벨을 갖는 풀업제어신호에 응답하여 데이터 출력단을 제1레벨 혹은 제2레벨로 드라이브하고 풀다운제어신호에 응답하여 상기 데이터 출력단을 풀다운하는 데이터 출력 드라이버와, 상기 제1데이타라인상의 활성화 신호의 싸이클이 미리 설정된 억세스 싸이클 이상일 경우에 응답하여 제1레벨을 갖는 풀업제어신호를 상기 활성화 신호에 동기하여 출력하고 상기 제1데이타라인의 활성화 신호의 싸이클이 미리 설정된 억세스 싸이클 이하일 경우에 응답하여 제2레벨을 갖는 풀업제어신호를 상기 활성화 신호에 동기하여 상기 데이터 출력 드라이버로 공급하는 풀업제어수단과, 상기 제2데이타라인의 활성화에 응답하여 풀다운제어신호를 상기 드라이버로 공급하는 풀다운제어수단으로 구성된다.

Description

반도체 메모리 장치의 데이터 출력버퍼

제1도는 종래의 반도체 메모리 장치에 사용된 데이터 출력버퍼의 회로도.

제2도는 제1도의 동작에 따른 데이터 출력버퍼의 출력 파형도.

제3도는 본 발명에 따른 반도체 메모리 장치의 데이터 출력버퍼 회로도.

제4도는 제3도에 도시된 승압회로의 구체 회로도.

제5도는 제3도의 동작에 따른 데이터 출력버퍼의 출력 파형도.

제6도는 본 발명의 제2실시예에 따른 데이터 출력버퍼의 회로도.

본 발명은 반도체 메모리 장치의 데이터 출력버퍼에 관한 것으로, 특히 저전력 소모를 가지고 고속으로 안정된 데이터를 출력함과 동시에 노이즈에 기인한 오동작을 방지하는 고주파용 반도체 메모리 장치의 데이터 출력버퍼에 관한 것이다.

반도체 메모리 장치가 고집적화 됨에 따라서 트랜지스터는 점차적으로 극소형화 되어 가면서 저전압 고속화의 동작이 요구되어 지고 있다. 예를 들면, 4메가 다이나믹 램(4mega dynamic RAM)의 경우 칩내의 동작전압은 약 5볼트로 유지되었으나, 외부 전원전압을 다운하여 칩내의 동작전압을 공급하기 위한 기준전압회로(내부전원전압회로)를 채용하기 시작한 16메가 다이나믹 램의 경우의 전원전압은 약 3.3볼트로 낮아졌고, 고집적화가 가속화됨에 따라 이는 더욱 낮아지고 있다. 이에 따라, 반도체 메모리 장치로부터 출력되는 출력 데이터의 레벨도 점차적으로 변화되고 있다.

즉, 5볼트 전원전압의 입력에 의해 동작되는 반도체 메모리 장치에서의 데이터 출력 레벨은 논리 1을 출력시 약 2.4볼트 이상, 논리 0를 출력시에는 0.4볼트 이하였으나, 고집적화된 메모리등은 트랜지스터의 신뢰성의 문제로 동작전압이 5볼트에서 3.3볼트로 저전압화가 이루어지면서 데이터 출력 레벨의 레인지는 동작특성에 따라 하기와 같이 두가지의 레벨로 나뉘어진다. 첫째로, 고속으로 데이터를 출력하는 교류 조건일 때 경우의 데이터 출력 레벨은, 데이터 1을 출력시에는 2.0볼트 이상, 데이터 0를 출력시에는 0.8볼트 이하로 정의 되어 있다. 두 번째로, 데이터 출력이 상당시간 지속되는 DC조건, 즉 저속으로 메모리 셀의 데이터를 억세스하는 경우에는 5볼트의 규정을 수용하여 데이터 1의 출력 레벨은 2.4볼트이상, 데이터 0의 출력 레벨은 0.4볼트 이하로 규정하고 있다.

상기와 같이 동작전압이 낮아진 고집적와 반도체 메모리 장치의 출력버퍼는 데이터를 안정된 레벨의 상태로 고속 전송하기 위해 데이터의 레벨을 승압하는 승압수단이 부가되고 있다. 상기와 같이 승압수단이 부가된 데이터 출력버퍼는 출력되는 데이터의 레벨을 승압하고, 상기 승압된 레벨의 데이터로서 엔모오스 트랜지스터의 풀업트랜지스터와 엔모오스 트랜지스터의 풀다운 트랜지스터로 구성된 데이터 출력 드라이버를 구동하도록 되어 있다.

제1도는 고집적화된 반도체 메모리 장치에서 이용되는 종래의 데이터 출력버퍼의 구성도이다. 이의 구성은, 데이터라인쌍 DB/DBB(Data bit DB, Data bit DB을 의미함)중 제1데이타라인 DB의 하이에 응답하여 전원전압 Vcc을 승압하여 풀업제어신호 DOK로서 출력하는 승압회로(boosting circuit) 12와, 상기 데이터라인쌍 DB/DBB중 제2데이타라인 DBB의 데이터가 논리 하이를 갖을 때 풀업다운제어신호 DOKB를 발생하는 인버터들 14, 15와, 상기 전원전압 Vcc와 기준전압, 예를 들면, 접지전압 Vss의 사이에 접속되어 풀업제어신호 DOK에 응답하여 상기 제1데이타라인 DB의 데이터를 출력단자 Dout로 드라이브하고, 상기 풀업다운제어신호 DOKB에 응답하여 상기 제2데이타라인 DBB의 데이터를 상기 출력단자 Dout로 출력되는 데이터를 차단하는 출력 데이터 드라이버 16로 구성되어 있다.

제2도는 제1도의 동작을 설명하기 위한 출력 단자 Dout의 파형도이다.

지금, 제1도와 같은 회로가 동작되면 전원전압 Vcc와 내부노드 N1의 사이에 다이오드 접속된 엔모오스 트랜지스터 28가 턴온된다. 상기 엔모오스 트랜지스터 28의 턴온에 의해 모오스 캐패시터 26의 일측노드는 전원전압 Vcc-Vtn(여기서, Vtn은 엔모오스 트랜지스터 28의 문턱전압임)의 레벨로 선충전(Pre-charge)된다. 상기와 같은 상태에서, 상기 데이터라인쌍 DB/DBB로 하이와 로우의 레벨을 갖는 데이터신호들이 각각 입력되면 인버터 22와 34는 제1데이타라인 DB의 신호를 반전하여 인버터 24의 입력노드와 엔모오스 트랜지스터 32의 게이트로 공급한다. 상기 인버터 22에 의해 반전된 로우의 신호는 상기 내부노드 N1에 소오스가 접속된 피모오스 트랜지스터 30의 게이트로 공급됨과 동시에 인버터 24에 의해 반전되어 모오스 캐패시터 26의 타측노드로 공급된다. 이때, 상기 모오스 캐패시터 26는 펌핑 동작을 하여 내부노드 N1의 전압을 약 2Vcc-Vtn의 레벨로 승압하며, 상기 피모오스 트랜지스터 30는 상기 인버터 22의 출력 로우에 의해 턴온되며, 상기 피모오스 트랜지스터 30의 드레인에 드레인이 접속되고 소오스가 접지전압 Vss에 접속된 엔모오스 트랜지스터 32는 인버터 34로부터 출력되는 로우의 신호에 의해 턴오프된 상태로 된다. 따라서, 상기 내부노드 N1의 승압전압 2Vcc-Vtn은 상기 피모오스 트랜지스터 30의 소오스-드레인간의 채널을 통하여 접속노드 N2에 풀업제어신호 DOK로서 데이터 출력 드라이버 16로 공급된다.

상기 데이터 출력 드라이버 16는 전원전압 Vcc과 접지전압 Vss의 사이에 드레인과 소오스가 각각 접속되고 각각의 소오스와 드레인이 출력단자 Dout에 접속되며 각각의 게이트로 상기 풀업제어신호 DOK와 풀다운제어신호 DOKB를 입력하는 엔채널형의 풀업트랜지스터 18 및 풀다운트랜지스터 20로 구성되어 있다. 이때, 상기 풀다운제어신호 DOKB는 상기 제2데이타라인 DBB의 출력을 드라이브하는 인버터들 14, 15로부터 출력되는 신호이다. 따라서, 상기 데이터라인쌍 DB/DBB중 제1데이타라인 DB로 논리 하이를 갖는 데이터가 입력되면 데이터 출력 드라이버 16내의 풀업트랜지스터 18은 승압회로 12로부터 승압된 승압전압 2Vcc-Vtn에 의해 턴온되어지므로써 전원전압 Vcc의 레벨을 출력단자 Dout로 드라이브하여 데이터 1을 출력하게 된다.

만약, 데이터라인쌍 DB/DBB중 제2데이타라인 DBB로 하이의 데이터가 입력되면 풀업제어신호 DOK는 접지전압 Vss로 되고, 풀다운제어신호 DOKB는 전원전압 Vcc의 레벨로 되어 지므로써 상기 데이터 출력 드라이버 16내의 풀업트랜지스터 18은 턴오프, 풀다운트랜지스터 20는 턴온되어 출력단자 Dout의 레벨을 접지전압 Vss의 레벨로 풀다운되어진다. 따라서, 상기 제1도와 같은 데이터 출력버퍼의 출력파형은 제2도와 같이 된다.

상기한 바와 같이 종래의 고집적화된 반도체 메모리 장치에 사용된 종래의 데이터 출력버퍼는 표준 전원전압 Vcc, 예를 들면, 3.3볼트의 동작전원전압에서 정의된 두가지이 데이터 출력 레벨을 만족시키기 위하여 데이터 출력 드라이버 16내 풀업트랜지스터 18의 게이트 노드의 전압을 승압하여 하이의 데이터 레벨의 출력 조건을 만족시켜왔다.

그러나, 상기 제1도와 같이 제1데이타라인 DB로 입력되는 하이의 신호에 의해 승압전압을 발생하여 데이터 출력 드라이버 16내의 풀업트랜지스터 18을 구동하는 종래의 데이터 출력버퍼 회로는 하기와 같은 여러 가지의 문제점이 발생되어 왔다.

첫째로, 메모리를 고속으로 억세스하는 AC조건 일 때 필요로 하는 데이터 출력 레벨은 약 2.0볼트이면 족하나, 승압회로의 부가에 의해 보강된 수치인 2.4볼트 이상의 출력을 얻음으로서 실제로 고속으로 데이터를 억세스하여 데이터 출력 레벨은 2.4볼트 이상으로 초과하게 된다. 이는 데이터를 고속으로 억세스시 데이터 출력 레벨이 필요이상으로 상승하게 되고, 논리 0의 데이터를 출력시 칩에 큰 노이즈를 발생하는 요인이 되어 칩의 오동작을 유도할 수 있다. 둘째로, 비교적 전력 소모가 큰 데이터 출력 드라이버내의 풀업트랜지스터의 게이트에 승압회로의 출력을 부가함으로써 고속 억세스시에 전력소모가 증가하게 되고, 승압회로에 필요한 모오스 캐패시터의 래이아웃을 증가시키는 문제를 야기시켜 집적도가 저하된다. 셋째로, 씨모오스(CMOS) 공정으로 형성되는 모오스 캐패시터의 물리적 반응속도의 한계로 메모리가 고속화 될수록 데이터 천이(Data transtion)가 매우 짧은 시간동안 일어나게 되면 승압회로가 오동작될 수 있어 소망하는 논리의 데이터가 출력되지 않는 문제가 발생된다.

따라서 본 발명의 목적은, 고속으로 메모리를 억세스시 출력 데이터가 고속으로 토글(toggle)하는 경우 데이터 출력 레벨이 필요 이상으로 상승되는 것을 억제하여 전력소모를 억제함과 동시에 노이즈로 인한 오동작을 제거할 수 있는 반도체 장치의 데이터 출력버퍼를 제공함에 있다.

본 발명의 다른 목적은 메모리의 억세스 시간에 대응하여 데이터의 출력 레벨을 선택적으로 조절 출력하는 데이터 출력버퍼를 제공함에 있다.

본 발명의 또다른 목적은 메모리셀의 데이터가 고속으로 억세스될시에 응답하여 전원전압의 레벨을 갖는 데이터를 출력하고, 메모리셀의 데이터가 저속으로 억세스될시에 응답하여 상기 전원전압의 레벨보다 높은 레벨의 데이터로 출력하여 저전력의 소비를 갖고 안정된 데이터를 출력할 수 있는 반도체 메모리 장치의 데이터 출력버퍼를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명의 데이터 출력버퍼회로는 메모리셀로 부터의 출력되는 데이터를 입력하는 데이터라인쌍과, 전원전압과 접지전압의 사이에 접속되어 상기 전원전압의 레벨을 갖는 풀업제어신호 및 상기 전원전압보다 더 높은 승압전압의 레벨을 갖는 풀업제어신호에 응답하여 데이터 출력단을 전원전압 혹은 승압전압으로 풀업하고, 풀다운제어신호에 응답하여 상기 데이터 출력단을 접지전압으로 풀다운하는 데이터 출력 드라이버와, 상기 제1데이타라인상의 활성화 신호의 싸이클, 즉, 논리 하이의 입력 싸이클이 미리 설정된 억세스 싸이클 보다 고주파인 경우에 응답하여 전원전압의 레벨을 갖는 풀업제어신호를 상기 활성화 신호에 동기하여 출력하고 상기 제1데이타라인의 활성화 신호의 싸이클이 미리 설정된 억세스 싸이클 보다 저주파인 경우에 응답하여 승압전압 레벨을 갖는 풀업제어 신호를 상기 활성화 신호에 동기하여 상기 데이터 출력 드라이버로 공급하는 풀업제어수단과, 상기 제2데이타라인의 활성화에 응답하여 풀다운제어신호를 상기 드라이버로 공급하는 풀다운제어수단으로 구성함을 특징으로 한다.

본 발명의 원리에 따른 풀업제어수단은 상기 데이터라인쌍의 제1데이타라인으로 입력되는 데이터가 논리 로우에서 논리 하이로 천이시에 응답하여 제1레벨의 풀업제어신호를 상기 데이터 출력 드라이버로 공급하는 제1구동수단과, 상기 제1데이타라인으로 입력되는 데이터가 논리 하이로 일정시간 지속되는 것을 검출하여 레벨 시프트 제어신호를 발생하는 지연검출수단과, 상기 레벨 시프트 제어신호에 응답하여 상기 전원전압 보다 높은 승압전압의 레벨로 레벨시프트된 신호를 발생하는 레벨시프트수단과, 상기 레벨시프트된 신호의 입력에 의해 상기 전원전압을 승압하여 상기 데이터 출력 드라이버로 승압전압 레벨의 풀업제어신호를 공급하는 승압수단으로 구성되어진다.

상기와 같이 구성된 본 발명의 데이터 출력버퍼는 데이터 출력 드라이버의 데이터 출력 단자로 데이터 1을 출력시에는 시간의 변화에 따라 데이터 출력 드라이버의 풀업제어신호의 전압 레벨을 다르게 제어하여 상기 데이터 출력 단자로 출력되는 데이터의 레벨이 다르게 하는 것이며, 이는 후술하는 설명에 의해 보다 자명하여 질 것이다.

이하 본 발명에 따른 바람직한 실시예들을 첨부한 제3도내지 제6도의 도면을 참조하여 상세히 설명한다. 본 발명의 실시예에 관한 도면에서 전술한 도면상의 구성요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그것들과 동일한 참조부호를 사용할 것이다.

제3도는 본 발명에 따른 반도체 메모리 장치의 데이터 출력버퍼 회로도이다.

제3도의 도면중, 참조번호 36은 데이터라인쌍 DB/DBB중 제1데이타라인 DB상의 데이터가 제1논리(예를 들면, 논리 0)에서 제2논리(예를 들면, 논리 1)로 천이시에 응답하여 제1레벨, 예를 들면, 전원전압 Vcc의 풀업제어신호를 발생하는 제1구동부이다. 그리고, 38은 상기 제1데이타라인 DB상으로 부터의 제2논리의 데이터가 소정시간 지속되는 것을 검출하여 레벨 시프트 제어신호를 발생하는 지연검출부이고, 40은 상기 레벨 시프트 제어신호에 트리거되어 레벨 시프트된 레벨시프트 신호 LTS를 발생하는 레벨 시프터이다. 44는 상기 레벨시프트신호 LTS의 입력에 응답하여 전원전압 Vcc를 승압하여 승압전압을 발생하는 승압회로이다. 그리고, 16은 데이터 출력 드라이버이며, 제2데이타라인 DBB에 접속된 참조번호 17는 상기 제2데이타라인 DBB으로 입력되는 제2논리의 데이터에 응답하여 풀다운제어신호를 발생하는 인버터 14, 15로 구성된 풀다운 제어신호 발생부이다.

지금, 제3도와 같은 회로에 전원전압 Vcc가 공급되고 데이터라인쌍 DB/DBB상의 제1데이타라인 DB과 제2데이타라인 DBB으로 각각 논리 하이와 로우의 데이터 신호가 입력되면, 데이터 출력 드라이버 16내의 풀업트랜지스터 18의 게이트노드 DOK는 전원전압 Vcc의 레벨로 세트된다. 즉, 데이터라인쌍 DB/DBB중 제1데이타라인 DB 및 제2데이타라인 DB의 각각으로 논리 하이와 로우의 신호가 각각 입력되면 이들 신호 각각은 제1구동부 36와 풀다운제어신호 발생부 17내로 각각 입력된다.

이때, 게이트가 전원전압 Vcc에 접속되어 턴온된 상기 제1구동부 36내의 엔모오스 트랜지스터 50는 상기 제1데이타라인 DB상의 논리 하이의 신호를 소오스-드레인간의 채널을 통하여 풀업트랜지스터 18의 게이트노드 DOK로 공급한다. 그리고, 풀다운 제어신호 발생부 17는 상기 제2데이타라인 DBB상의 논리 로우의 신호를 직렬 접속된 두 개의 인버터 14, 15에 의해 풀다운트랜지스터 20의 게이트노드 DOKB로 공급한다. 따라서, 데이터라인쌍 DB/DBB으로 초기 상태로 설정된 데이터가 입력되면 상기 엔모오스 트랜지스터 50의 드레인에 접속된 풀업트랜지스터 18의 게이트노드 DOK의 전압은 제1레벨인 전원전압 Vcc의 레벨로 세트되고, 풀다운트랜지스터 20의 게이트노드 DOKB의 레벨은 접지전압 Vss의 레벨로 세트된다. 이때, 풀업트랜지스터 18은 턴온되고, 풀다운트랜지스터 20는 턴오프되므로써 데이터 출력 드라인버 16의 출력단자 Dout의 레벨은 전원전압 Vcc에서 풀업트랜지스터 18의 문턱전압 Vtn이 빠진 전압레벨 Vcc-Vtn로 된다.

상기 데이터라인쌍 DB/DBB상의 각 라인의 데이터 레벨이 플립(flip)하여 제1데이타라인 DB로 입력되는 데이터가 로우, 제2데이타라인 DBB상의 논리가 하이로 천이되면, 풀다운트랜지스터 20는 턴온되고, 풀업트랜지스터 18의 게이트노드 DOK는 피모오스 트랜지스터 52와 엔모오스 트랜지스터 50의 소오스-드레인 간의 채널을 통해 접지레벨로 천이된 데이터라인 DB으로 방전되므로써 접지전압 Vss의 레벨로 된다. 따라서, 상기 제1데이타라인 DB상의 데이터 논리가 로우로 천이되면 상기 풀업트랜지스터 18가 턴오프 되므로써 출력단자 Dout의 레벨은 풀다운트랜지스터 20의 턴온에 의해 접지레벨로 풀다운된다. 이후, 데이터라인쌍 DB/DBB의 데이터가 또다시 플립하여 천이되면 상기에서 설명한 동작이 반복되어 동일하게 수행된다.

상기와 같은 동작 상태에서 피모오스 트랜지스터 52의 게이트의 전압은 상기 제1데이타라인 DB상의 데이터 논리가 로우에서 하이로 천이 후 이 상태가 미리 설정된 시간 동안 지속시까지는 로우의 상태로 있게 된다. 상기에서, 미리 설정된 시간은 지연검출부 38내의 인버터 체인 54에 의한 게이트 지연시간으로 설정된다. 따라서, 상기 제1데이타라인 DB상의 논리가 로우에서 하이로 천이되면 인버터 체인 54에 의한 지연 시간을 경과한 후 피모오스 트랜지스터 52가 턴오프 되어지기 때문에 데이터 출력 드라이버 16내의 풀업트랜지스터 18은 상기 인버터 체인 54에 의한 지연시간 동안 피모오스 트랜지스터 52를 통하여 전달되는 제1레벨의 풀업제어신호 즉, 풀 전원전압 Vcc(Full voltage source)에 의해 구동되어 데이터 출력단자 Dout를 전원전압 Vcc에서 풀업트랜지스터 18의 문턱전압 Vtn01 빠진 전압 Vcc-Vtn의 레벨로 드라이브한다.

한편, 상기 데이터라인 DB상의 논리 하이는 지연검출부 38내의 인버터 체인 54의 첫번째 인버터의 입력노드로 공급됨과 동시에 낸드게이트 56의 일측노드로 입력된다. 상기 인버터 체인 54의 첫번째 인버터로 입력된 인버터 48의 출력은 짝수개로 구성된 인버터 체인 54에 의해 소정지연된 후 낸드게이트 58의 또다른 입력 노드로 공급된다. 따라서, 상기 데이터라인 DB의 논리가 인버터 체인 54에 의해 미리 설정된 시간 동안 하이의 상태를 유지하여 낸드게이트 56의 두 입력노드가 논리 하이로 되면 상기 낸드게이트 56의 출력은 하이에서 로우로 천이된다. 즉, 상기 낸드게이트 56은 두 입력을 비교하여 논리 하이로서 같을 때 논리 로우로 천이되는 신호를 발생한다. 만약, 상기 데이터라인 DB상의 논리가 하이의 지속 시간이 인버터 체인 54에 의해 설정된 지연시간 보다 짧아 상기 낸드게이트 56의 두 입력노드의 논리가 서로 배타적인 경우, 낸드게이트 56의 출력은 하이상태를 계속 유지한다. 상기 낸드게이트 56의 출력노드는 인버터 58의 입력노드에 접속되어 있으며, 상기 인버터 58의 출력노드는 레벨시프터 40의 제어단자에 접속되어 있다.

상기 레벨시프터 40는 반도체 칩내에 동작 전원전압 Vcc가 투입시 내부의 승압회로(도시하지 않았음)으로 부터 발생된 승압전압 Vpp을 각각의 소오스단자로 입력하는 피모오스 트랜지스터 60, 62와, 각각의 드레인이 상기 피모오스 트랜지스터 62, 60의 게이트에 크로스 접속됨과 동시에 상기 피모오스 트랜지스터 60, 62의 드레인에 각각의 드레인이 접속되며 소오스가 기준전압에 접속된 두개의 엔모오스 트랜지스터 64, 66 및 상기 엔모오스 트랜지스터 64의 게이트에 입력되는 제어신호를 반전하여 엔모오스 트랜지스터 66의 게이트에 공급하는 인버터 68로 구성되어 있다.

상기 지연검출부 38내의 인버터 58로부터 논리 로우의 신호가 출력되면 레벨시프터 40내의 엔모오스 트랜지스터 66와 피모오스 트랜지스터 60가 턴온되어 로우 상태의 레벨시프트신호 LTS를 상기한 피모오스 트랜지스터 52의 게이트로 공급함을 알 수 있다. 만약, 상기 데이터라인 DB상의 논리 하이 상태가 소정 시간 동안 지속되어 상기 지연검출부 38내의 인버터 58로부터 논리 하이의 신호가 출력되면 레벨시프터 40내의 엔모오스 트랜지스터 64와 피모오스 트랜지스터 62가 턴온되어 승압전압 Vpp의 레벨을 갖는 레벨시프트신호 LTS를 출력하여 상기한 피모오스 트랜지스터 52를 턴오프 시킨다.

따라서, 데이터라인 DB상의 제1논리 상태, 즉, 논리 하이 상태의 지속시간이 상기 지연검출부 38에 설정된 지연시간 보다 짧게 되면 상기 레벨시프터 40의 출력은 접지전압 Vss로 출력되어 피모오스 트랜지스터 52를 턴온 시키고, 상기 데이터라인 DB상의 논리 하이 상태의 지속시간이 상기 지연검출부 38에 설정된 지연시간 보다 오래 지속되면 상기 레벨시프터 40의 출력은 승압전압 Vpp의 레벨로 출력되어 상기 피모오스 트랜지스터 52를 턴오프 시키어 풀업트랜지스터 18의 게이트노드 DOK의 레벨을 제어한다. 상기와 같은 동작에 의해 제1데이타라인 DB상의 논리가 상기 지연검출부 38의 지연시간 보다 짧은 시간에 고속으로 천이하는 교류 조건으로 입력되면 데이터 출력 드라이버 16의 출력은 제5도의 t1주기 이내와 같이 Vcc-Vtn의 레벨로 되어진다.

그러나, 데이터라인쌍 DB/DBB로 입력되는 데이터가 직류조건으로 입력되면, 즉, 메모리셀로부터 억세스되는 데이터의 속도가 지연검출부 38내에 설정된 지연시간보다 더 늦은 속도로 되면 데이터 출력 드라이버 16는 승압회로 44로부터 출력되는 제2레벨의 전압, 즉, 승압전압 Vpp에 의해 구동된다. 즉, 제1데이타라인 DB상으로 논리 하이의 신호가 입력되어 풀업트랜지스터 18의 게이트에 제1레벨의 전압이 공급되는 상태에서 상기 제1데이타라인 DB상으로 입력되는 신호가 논리 하이 상태로 소정 시간 동안 유지되면, 지연검출부 38내의 낸드게이트 56의 출력이 로우로 천이된다. 상기 낸드게이트 56의 출력이 로우로 천이되면 인버터 58의 출력은 하이로 천이되어 레벨시프터 40내의 엔모오스 트랜지스터 64를 턴온 시킨다. 상기 엔모오스 트랜지스터 64가 턴온되면 피모오스 트랜지스터 62가 턴온되고, 엔모오스 트랜지스터 66가 턴오프됨으로써 레벨시프터 40의 출력노드로 부터 출력되는 레벨시프트신호 LTS는 승압전압 Vpp의 레벨로 출력된다.

상기 레벨시프터 40로부터 출력되는 레벨시프트신호 LTS가 승압전압 Vpp의 레벨로 되면, 이 노드에 게이트가 접속된 피모오스 트랜지스터 52가 턴오프 된다. 상기 레벨시프터 40로부터 출력되는 레벨시프트신호 LTS가 승압전압 Vpp의 레벨로 하이로 되면, 제4도와 같이 구성된 승압회로 44가 트리거된다. 제4도와 같이 구성된 승압회로 44는 발진기(OSC) 83와 엔모오스 트랜지스터 80∼86, 모오스 캐패시터 88, 90 및 인버터 92∼96으로 구성된 펌핑회로로 구성되어 있다. 상기와 같은 구성을 갖는 승압회로 44는 레벨시프터 40로부터 출력되는 레벨시프트신호 LTS가 하이로 되면 엔모오스 트랜지스터 80, 82들이 턴온되어 모오스 캐피시터 88, 90의 일측노드를 전원전압 Vcc의 레벨로 프리차아지 한다. 그리고, 발진기 83는 소정주기의 신호를 발진하여 인버터 92, 96의 입력노드로 공급한다. 상기 발진기 83의 출력이 로우 일 때 엔모오스 트랜지스터 84의 드레인 노드의 프리차아지 전압이 승압되어 엔모오스 트랜지스터 84의 소오스로 전송되고, 발진기 83의 출력이 하이일 때 엔모오스 트랜지스터 86의 게이트노드의 전압이 전원전압 Vcc의 2배정도(2Vcc-Vtn)로 승압됨으로써 엔모오스 트랜지스터 86의 드레인노드의 승압전압이 풀업트랜지스터 18의 게이트노드 DOK로 전송된다. 상기와 같은 동작에 의해 풀업트랜지스터 18의 게이트노드 DOK로 전송된다. 상기와 같은 동작에 의해 풀업트랜지스터 18의 게이터노드 DOK의 전압이 전원전압 Vcc의 레벨 이상의 전압, 예를 들면, 제2레벨의 전압으로 승압되면 풀업트랜지스터 18의 게이트-소오스간의 전압 Vgs가 제1레벨의 풀업제어전압이 인가되는 상태보다 커지게 된다. 따라서, 메모리 셀로부터의 데이터가 비교적 저속으로 억세스되어 제1데이타라인 DB상의 논리 천이의 속도가 지연검출부 38내의 인버터 체인 54의 지연시간을 초과하는 경우에는 풀업트랜지스터 18의 게이트-소오스간의 전압 Vgs이 상승되어 풀업트랜지스터 18의 소오스로부터 출력되는 전압레벨을 제5도의 t2 이후와 같이 거의 전원전압 Vcc로 되어 직류조건에서 요구되는 데이터 출력 레벨을 만족할 수 있게 된다.

상기와 같이 전원전압 Vcc의 레벨로 데이터가 출력되는 상태에서 제1데이타라인 DB상의 데이터가 논리 로우로 되면 레벨시프터 40로부터 출력되는 레벨시프트신호 LST가 로우로 되어 승압회로 44의 구동이 즉시 중단되므로써 풀업트랜지스터 18의 게이트노드 DOK의 레벨은 엔모오스 트랜지스터 50의 드레인-소오스간을 통해 기준전압 Vss의 레벨로 디스차이지된다. 따라서, 상기 제3도와 같은 구성을 갖는 본 발명의 데이터 출력버퍼는 메모리 셀로부터 데이터가 고속으로 출력시 데이터 1의 출력 레벨은 약 2.0볼트 이상으로 출력되게 되고, 데이터가 저속으로 출력시 데이터 1의 출력레벨은 약 2.4볼트 이상으로 출력될 수 있다.

제6도는 본 발명의 제2실시에에 따른 데이터 출력버퍼의 회로도로서, 이는 제4도의 구성에서 승압회로 44의 구성이 제거된 실시예를 도시하고 있다. 그리고, 소오스가 칩내의 승압회로로부터 출력되는 승압전압 Vpp에 접속되고 드레인이 풀업트랜지스터 18의 게이트노드 DOK에 접속된 피모오스 트랜지스터 78와, 레벨시프터 40의 출력노드와 상기 피모오스 트랜지스터 78간에 레벨 시프트된 신호를 전송하는 드라이버, 예를 들면, 인버터 76가 부가적으로 접속되어 구성된다. 상기의 구성중, 인버터 76는 승압회로로부터 출력되는 승압전압 Vpp를 동작전압으로 입력하는 것에 유의하여야 한다. 이와 같은 구성은 메모리 셀의 데이터가 억세스되지 않는 대기모드 상태에서 전원전압 Vcc 레벨 이상의 전압레벨을 갖는 승압전압 Vpp을 이용한 것이 특징이다. 상기 제6도와 같이 구성된 제2실시예의 회로의 실질적인 동작의 과정은 제3도에 도시된 실시예와 동일하며, 단지, 제1실시예의 승압회로 대신 승압전압 Vpp를 풀업트랜지스터 18의 게이트노드 DOK에 공급하기 위한 인버터 76와, 승압전압 공급용 피모오스 트랜지스터 78가 더 구비한 것이다.

상기한 제1 및 제2실시예들은 메모리 셀로부터의 데이터가 고속으로 억세스 되는 경우에는 제1레벨의 풀업제어신호, 예를들면, 전원전압 Vcc으로 데이터 출력 드라이버 16을 구동하여 데이터 출력레벨을 교류조건에 만족시키고, 메모리 셀로부터의 데이터가 저속으로 억세스되는 경우에는 제1레벨의 풀업제어신호 보다 높은 레벨의 승압전압으로 데이터 출력 드라이버 16을 구동하여 데이터 출력레벨을 직류 조건에 만족시킴을 알 수 있다.

상술한 바와 같이 본 발명은 데이터의 출력레벨을 고속출력시와 저속출력시 다르게 제어함으로서 고속 억세스시 반도체 메모리 장치의 전력소모를 감소시킬 수 있고, 전원노이즈에 기인한 오동작을 방지할 수 있는 이점이 있다.

Claims

반도체 메모리 장치의 데이터 출력버퍼에 있어서, 메모리 셀로부터 출력되는 데이터를 입력하는 제1 및 제2데이타라인을 가지는 데이터라인쌍과, 전원전압에 드레인이 접속되고 데이터 출력노드에 소오스가 접속되며 게이트로 상기 전원전압의 레벨을 갖는 풀업제어신호 및 상기 전원전압의 레벨보다 더 높은 승압전압 레벨의 풀업제어신호가 입력시에 응답하여 데이터 출력단을 제1전압 혹은 이보다 더 높은 레벨의 제2전압의 레벨로 드라이브하는 풀업 트랜지스터와, 상기 출력노드에 소오스가 접속되고 데이터 접지전압에 드레인이 접속되며 게이트로 풀다운제어신호가 입력시에 구동되어 상기 출력노드의 전압을 접지전압의 레벨로 풀다운하는 풀다운트랜지스터와, 상기 제1데이타라인으로 입력되는 데이터 신호의 활성화 싸이클이 미리 설정된 억세스 싸이클 이상일 경우에 응답하여 상기 전원전압 레벨을 갖는 풀업제어신호를 상기 활성화 신호에 동기하여 출력하고, 상기 제1데이타라인으로 입력되는 활성화 싸이클이 미리 설정된 억세스 싸이클 이하일 경우에 응답하여 상기 승압전압 레벨을 갖는 풀업제어신호를 상기 활성화 신호에 동기하여 상기 데이터 출력 드라이버로 공급하는 풀업제어수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.
제1항에 있어서, 상기 제2데이타라인에 입력노드가 접속되고 출력노드가 상기 풀다운트랜지스터의 게이트에 접속되어 상기 제2데이타라인의 데이터에 따라 풀다운제어신호를 상기 게이트로 공급하는 드라이버를 더 포함함을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.
제1항에 있어서, 상기 풀업제어수단은, 상기 데이터라인쌍의 제1데이타라인으로 입력되는 데이터가 로우에서 하이로 천이시에 응답하여 제1레벨의 풀업제어신호를 상기 데이터 출력 드라이버로 공급하는 제1구동수단과, 상기 제1데이타라인상의 하이신호의 입력이 미리 설정된 시간 이상으로 지속되는 것을 검출하여 레벨 시프트 제어신호를 발생하는 지연검출수단과, 상기 레벨 시프트 제어신호에 응답하여 상기 전원전압 보다 높은 승압전압 레벨로 레벨시프트된 신호를 발생하는 레벨시프트수단과, 상기 레벨시프트된 신호의 입력에 의해 상기 전원전압을 승압하여 상기 데이터 출력 드라이버로 승압전압 레벨의 풀업제어신호를 공급하는 승압수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.
전원전압에 드레인이 접속되고 데이터 출력노드에 소오스가 접속된 엔채널형 풀업트랜지스터와, 상기 출력노드에 소오스가 접속되고 접지전압에 드레인이 접속된 피채널형 풀다운트랜지스터로 구성된 데이터 출력 드라이버를 구비한 반도체 메모리 장치의 데이터 출력버퍼에 있어서, 메모리 셀로부터 출력되는 데이터를 입력하는 제1 및 제2데이타라인을 가지는 데이터라인쌍과, 상기 풀업트랜지스터의 게이트 노드와 상기 제1데이타라인의 사이에 채널이 형성되어 상기 제1데이타라인으로부터 출력되는 하이신호에 의해 전원전압 레벨의 풀업제어신호를 상기 엔모오스 트랜지스터의 게이트노드로 공급하고, 레벨시프트신호의 입력에 응답하여 상기 채널을 차단하는 피모오스 트랜지스터와, 상기 제1데이타라인으로 입력되는 논리 하이의 입력이 미리 설정된 시간이 상으로 지속되는 것을 검출하여 레벨 시프트 제어신호를 발생하는 지연검출수단과, 상기 레벨 시프트 제어신호에 응답하여 상기 전원전압 보다 높은 승압전압을 갖는 레벨시프트신호를 발생하는 레벨 시프트수단과, 상기 레벨시프트신호에 응답하여 상기 전원전압을 승압하여 상기 데이터 출력 드라이버로 승압전압 레벨의 풀업제어신호를 공급하는 풀업제어신호 발생수단과, 상기 데이터라인쌍의 제2데이타라인으로 입력되는 로우 신호에 응답하여 상기 접지전압 레벨의 풀다운 제어신호를 상기 피모오스 트랜지스터의 게이트로 공급하는 풀다운제어신호 발생수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.
제4항에 있어서, 상기 지연검출수단은, 상기 제1데이타라인에 접속되어 그로부터 입력되는 데이터 신호를 미리 설정된 시간동안 지연하여 출력하는 지연수단과, 상기 지연수단의 출력과 상기 제1데이타라인상의 신호가 하이의 레벨로 동일할 때 레벨시프트 제어신호를 발생하는 레벨 시프트 제어 신호 발생수단과, 상기 레벨시프트 제어신호에 트리거되어 상기 전원전압의 레벨보다 높은 승압전압의 레벨을 갖는 레벨 시프트 신호를 발생하여 상기 피모오스 트랜지스터의 게이트로 공급하는 레벨시프트수단과, 상기 발생된 레벨 시프트 신호에 응답하여 상기 전원전압을 승압하여 승압전압 레벨의 풀업제어신호를 상기 풀업트랜지스터의 게이트노드로 공급하는 승압회로로 구성함을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.
전원전압에 드레인이 접속되고 데이터 출력노드에 소오스가 접속된 엔채널형 풀업트랜지스터와, 상기 출력노드에 소오스가 접속되고 접지전압에 드레인이 접속된 피채널형 풀다운트랜지스터로 구성된 데이터 출력 드라이버를 구비한 반도체 메모리 장치의 데이터 출력버퍼에 있어서, 메모리 셀로부터 출력되는 데이터를 입력하는 제1 및 제2데이타라인을 가지는 데이터라인쌍과, 상기 제1데이타라인상의 데이터가 로우에서 하이로 천이시에 응답하여 상기 풀업트랜지스터의 게이트의 전압을 접지전압 레벨에서 상기 전원전압의 레벨로 풀업하는 제1풀업제어신호 발생수단과, 상기 제1데이타라인으로 입력되는 하이신호의 입력시간이 미리 설정된 시간 이상으로 지속되는 것을 검출하여 레벨 시프트 제어신호를 발생하는 지연검출수단과, 상기 레벨 시프트 제어신호에 응답하여 상기 전원전압 보다 높은 승압전압의 레벨을 레벨시프트신호로 발생하는 레벨 시프트수단과, 상기 승압전압을 소오스로 입력하고 드레인이 상기 풀업트랜지스터의 게이트 노드에 접속되어 있으며, 상기 레벨시프트신호에 응답하여 상기 풀업트랜지스터의 게이트 노드에 승압전압을 공급하는 제2피모오스 트랜지스터와, 상기 제2데이타라인의 논리 로우에 응답하여 상기 풀다운트랜지스터를 구동하는 풀다운제어 신호발생수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.
제6항에 있어서, 상기 레벨시프트신호를 상기 제2피모오스 트랜지스터의 게이트로 공급하는 드라이버가 상기 레벨시프트수단과 상기 제2피모오스 트랜지스터의 게이트 사이에 더 접속됨을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.
제7항에 있어서, 상기 승압전압은, 반도체 메모리 장치가 대기모드시도 칩상에 상기 전원전압의 레벨을 승압하는 승압회로로부터 공급되는 승압전압임을 특징으로 하는 반도체 메모리 장치의 데이터 출력버퍼.