KR100190759B1 - 워드라인 구동회로 - Google Patents

워드라인 구동회로 Download PDF

Info

Publication number
KR100190759B1
KR100190759B1 KR1019950025435A KR19950025435A KR100190759B1 KR 100190759 B1 KR100190759 B1 KR 100190759B1 KR 1019950025435 A KR1019950025435 A KR 1019950025435A KR 19950025435 A KR19950025435 A KR 19950025435A KR 100190759 B1 KR100190759 B1 KR 100190759B1
Authority
KR
South Korea
Prior art keywords
word line
potential
nmos transistor
high potential
signal
Prior art date
Application number
KR1019950025435A
Other languages
English (en)
Other versions
KR970012729A (ko
Inventor
김미양
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950025435A priority Critical patent/KR100190759B1/ko
Publication of KR970012729A publication Critical patent/KR970012729A/ko
Application granted granted Critical
Publication of KR100190759B1 publication Critical patent/KR100190759B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 워드라인 구동회로에 관한 것으로 특히 워드라인을 활성화시키는 과정에서 사용되는 부트스트래핑 액세스 시간을 감소시킨 다이나믹 램의 워드라인 구동회로에 관한 것이다.
본 발명의 워드라인 구동회로는 로오 어드레스신호를 입력받아 워드라인 구동신호를 발생하는 주 디코더와, 워드라인 구동에 필요한 고전위를 발생하는 고전위 발생기 및 상기 주 디코더로부터 발생된 구동 신호에 따라 상기 고전위 발생기로부터 발생된 고전위를 워드라인으로 출력시키는 부 디코더를 구비한 반도체 소자에 있어서,
상기 주 디코더로부터 상기 부 디코더에 인가된 출력 신호가 Vcc-Vt전위로 되는 것에 따라 상기 고전위 발생기의 구동을 제어하는 신호 제어부를 포함하는 것을 특징으로 하는 워드라인 구동회로를 제공한다.

Description

워드라인 구동회로
제1도는 종래 다이나믹 램의 워드라인 구동회로도.
제2도는 제1도에 도시된 워드라인 구동회로의 타이밍도.
제3도는 본 발명의 일실시예에 따른 워드라인 구동회로도.
제4도는 제3도에 도시된 비교수단의 일예인 감지증폭기의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 주 디코더 20 : 부 디코더
30 : 고전위 발생기 50 : 신호 제어부
51 : 감지 증폭기 52 : 버퍼
T1, T5, T6 : 엔모스형 트랜지스터(NMOS)
T7, T8 : 피모스형 트랜지스터(PMOS)
T2 : 풀-업용 엔모스형 트랜지스터(NMOS)
T3 : 풀-다운용 엔모스형 트랜지스터(NMOS)
I1-I3 : 인버터 T4 : 전달용 트랜지스터
[발명의 상세한 설명]
본 발명은 워드라인 구동회로에 관한 것으로, 특히 워드라인을 활성화시키는 과정에서 사용되는 부트스트래핑 액세스 시간을 감소시킨 다이나믹 램의 워드라인 구동회로에 관한 것이다.
이하 종래 다이나믹 램의 워드라인 구동회로의 구성을 첨부도면을 참조하여 설명한다.
제1도는 종래 다이나믹 램의 워드라인 구동회로도이고, 제2도는 제1도에 도시된 워드라인 구동회로의 타이밍도이다.
종래의 워드라인 구동회로는 로오 어드레스 신호를 입력받아 워드라인 구동신호를 발생시키는 주 디코더(10)와 상기 로오 어드레스 신호를 입력받아 일정 시간동안 지연시키는 지연 회로부(40), 상기 지연 회로부(40)로부터 일정 시간 지연된 신호를 입력받아 워드라인 구동에 필요한 고전위를 발생시키는 고전위 발생기(30) 및 상기 주 디코더(10)로 부터 발생된 구동 신호에 따라 상기 고전위 발생기(30)로 부터 발생된 고전위를 워드라인으로 출력시키는 부 디코더(20)를 구비하고 있다.
상기 부 디코더(20)는 선택된 워드라인을 구동하기 위하여 출력단에 제1전위(Vcc-Vt+Vpp)의 워드라인 구동신호를 인가하기 위한 풀-업용 NMOS트랜지스터(T2)와; 워드라인이 동작하지 않는 프리차지 모드시 출력단(N2)에 접지 전위(Vss)를 인가하기 위한 풀-다운용 NMOS트랜지스터(T3)와; 주 디코더(10)로 부터 입력된 워드라인 구동신호를 1차 부트스트래핑하여 제1부트스트래핑 전위(Vcc-Vt)를 가지도록 하고 상기 제1부트스트래핑 전위(Vcc-Vt)의 구동신호를 상기 풀-업용 NMOS 트랜지스터(T2)의 게이트로 인가하여 풀-업용 NMOS 트랜지스터(T2)의 동작을 제어하는 제어용 트랜지스터(T1)를 포함하여 구성된다.
상기와 같이 구성된 종래 워드라인 구동회로의 동작을 이하에 상세히 설명하면 다음과 같다.
먼저, 라스신호가 활성화되어 입력되는 어드레스 신호(Add)에 의하여 선택된 주 디코더(10)의 워드라인 구동 신호가 제2도의(가)와 같이 제1노드(N1)에서 전위가 로우 레벨에서 하이레벨이 되면 NMOS트랜지스터(T3)을 통하여 부트스트립 노드(NB1)에는 제2도의 (다)와 같은 전위(Vcc-Vt)(Vcc : 전원전위, Vt : NMOS 트랜지스터(T1)의 문턱전위)가 전달되어, 풀-업용 엔모스형 트랜지스터(T2)에 채널이 형성된다.
이와 동시에 하이레벨이 제2노드(N2)를 거쳐 제2도의 (나)와 같이 풀-다운용 인버터(I1)를 통하여 로우레벨로 반전되고 풀-다운용 NMOS트랜지스터(T3)는 턴-오프된다.
그에 따라 부트스트래핑 노드(NB1)와 제3노드(N3)사이에 게이트 옥사이드 캐패시턴스가 형성되어 얼마간의 지연시간(이하 마진이라 함) 이후에 제3노드(N3)의 전위가 제2도의 (라)와 같이 그라운드에서 높은 전위로 변하면 즉 고전위 발생기(30)에서 발생한 전위(Vpp)의 부트스트래핑용 신호가 풀-업용 NMOS트랜지스터(T2)의 단자에 인가된다.
그에 따라 상기 전원전위(Vcc)보다 NMOS트랜지스터(T1)의 문턱 전압(Vt)만큼 낮은 전위 (Vcc-Vt)를 유지하던 부트스트래핑 노드(NB1)가 전원전위보다 높은 고전위(Vcc-Vt+Vpp)로 승압되고 승압된 전위가 풀-업용 NMOS 트랜지스터(T2)에 인가되어 턴-온되어 있던 풀-업용 NMOS트랜지스터(T2)를 통하여 제2도의 (마)와 같은 전위(Vpp)가 손실없이 (Vcc-Vt+Vpp Vt(T2))워드라인에 전달되게 된다.
이때 제3노드(N3)에 부트스트래핑을 위한 Vpp가 들어 오는 시점은 부트스트래핑 노드(NB1)의 전위가 일정 전위(Vcc-Vt)가 된 이후이어야만 부트스트래핑이 이루어지기 때문에 로오 어드레스 신호에 의한 워드라인 구동신호가 주 디코더(10)로 들어가서 부트스트래핑 노드(NB1)에 Vcc-Vt의 전위가 형성된 이후, 지연 회로부(40)를 통하여 얼마간의 지연 시간 이후에 고전위 발생기(30)에 의해 제2도의 (라)와 같이 제3노드(N3)가 활성화되어 부트스트래핑을 시키는 것이다.
여기서 얼마간의 지연시간이란, 단순한 마진으로 부트스트래핑 노드(NB1)의 전위가 Vcc-Vt로 변화되는데 필요한 시간 이외의 필요없는 마진가지도 포함하고 있는 것으로 이러한 불필요한 마진을 제거하여 액세스시간을 단축시키는 기술이 요구되고 있다.
따라서, 상기한 문제점을 해결하기 위하여 본 발명의 목적은 부트스트래핑에 필요한 신호를 활성화시킬 때 액세스 시간을 최소 시간으로 단축할 수 있는 다이나믹 램의 워드라인 구동회로를 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 로오 어드레스신호를 이력받아 워드라인 구동신호를 발생하는 주 디코더와 워드라인 구동에 필요한 고전위를 발생하는 고전위 발생기 및 상기 주 디코더로부터 발생된 구동 신호에 따라 상기 고전위 발생기로부터 발생된 고전위를 워드라인으로 출력시키는 부 디코더를 구비한 반도체 소자에 있어서,
상기 주 디코더로부터 상기 부 디코더에 인가된 출력 신호가 Vcc-Vt전위로 되는 것에 따라 상기 고전위 발생기의 구동을 제어하는 신호 제어부를 포함하는 것을 특징으로 하는 워드라인 구동회로를 제공한다.
이하 본 발명의 구성을 제3도를 참조하여 설명하면 다음과 같다.
본 발명의 워드라인 구동회로는 로오 어드레스신호를 입력받아 워드라인 구동신호를 발생하는 주 디코더(10)와 워드라인 구동에 필요한 고전위를 발생하는 고전위 발생기(30) 및 상기 주 디코더(10)로부터 발생된 구동 신호에 따라 상기 고전위 발생기(30)로부터 발생된 고전위를 워드라인으로 출력시키는 부 디코더(20)를 구비한 반도체 소자에 있어서,
상기 주 디코더(10)로부터 상기 부 디코더(20)에 인가된 출력 신호가 Vcc-Vt전위로 되는 것에 따라 상기 고전위 발생기(30)의 구동을 제어하는 신호 제어부(50)를 구비한다.
상기 신호 제어부(50)는 상기 주 디코더(10)로 입력되는 워드라인 구동신호를 부트스트래핑하여 전원전위(Vcc)이상의 범위 Vpp로 워드라인을 활성화시키기 위한 워드라인 구동신호(Vcc-Vt)전위를 만들어 내는 전달용 트랜지스터(T4)와,
상기 전달용 트랜지스터(T4)를 통하여 입력되는 워드라인 구동신호(Vcc-Vt)전위를 기준 전위와 비교하여 상기 워드라인 구동신호(Vcc-Vt)전위가 기준 전위보다 작은 경우 동작하지 않으며 기준 전위 이상인 경우 동작하는 감지 증폭기(51)와,
상기 감지 증폭기(51)와 고전위 발생기(30)사이에 직렬로 연결되어 상기 감지 증폭기(51)의 고전위 발생기(30) 구동용 신호를 버퍼링(신호 강화) 하기 위한 버퍼(52)를 포함하여 구성한다.
상기 감지 증폭기는(51), 소오스 단자가 접지 전원부에 접속되고 게이트 단자가 상기 전달용 트랜지스터(T4)의 드레인 단자에 접속되는 상기 풀-업용 NMOS 트랜지스터(T2)와 동일 특성을 갖는 제1NMOS트랜지스터(T5)와; 게이트 단자가 기준 전위(V기준)발생부에 접속되고 소오스 단자가 버퍼(52)에 연결되는 제 2 NMOS트랜지스터(T6)와; 소오스 단자가 외부 전원 공급원에, 게이트 단자가 상기 제2NMOS 트랜지스터(T5)에 접속되며, 상기 제2NMOS 트랜지스터(T6)의 드레인 전위 레벨에 따라 구동이 제어되는 제1PMOS트랜지스터(T7)와; 드레인 단자가 상기 제2 NMOS 트랜지스터(T6) 및 버퍼(52)에 게이트단자가 제1NMOS 트랜지스터(T5)에 소오스 단자가 상기 외부 전원 공급원에 접속되는 제2PMOS 트랜지스터(T8)를 포함하여 구성한다.
이하 본 발명의 워드라인 구동회로의 동작을 상세히 설명하면 다음과 같다.
먼저, 라스 신호가 활성화되어 입력되는 어드레스 신호(Add)에 의하여 선택된 주 디코더(10)의 출력 신호인 워드라인 구동신호가 들어와 제1노드(N1)의 전위가 로우 레벨에서 하이레벨이 되면, 부트스트래핑용 NMOS트랜지스터(T1) 및 전달용 NMOS 트랜지스터(T4)에는 각각 전위(Vcc-Vt)(여기서 Vcc : 전원전위 Vt : NMOS트랜지스터(T34)의 문턱전위)가 전달되어 형성된다.
이때 하이레벨의 어드레스 신호가 제1노드를 (N1)거쳐 인버터(I1)를 통하여 로우레벨로 반전되고 풀-다운용 NMOS트랜지스터(T3)는 턴 오프된다.
부트스트립 노드(NB1)에 하이레벨의 전위가 형성되면 풀-업용 NMOS트랜지스터(T2)는 턴-온되어 채널이 형성되고 이와동시에 제2노드(N2)에 하이레벨의 전위가 형성되어 감지 증폭기(51)에 입력되면, 감지 증폭기(51)에 의하여 기준 전위(V기준)와 상기 제2노드(N2)의 전위가 비교된다.
상기 비교 결과 인가된 전위가 V기준 보다 낮으면 즉 인가전위가 Vcc-Vt보다 작으면 상기 감지 증폭기(51)는 동작하지 않으며 상기 제1부트스트래핑 전위가 V기준보다 높으면 감지 증폭기(51)는 상기 풀-업용 NMOS 트랜지스터(T2)의 단자에 Vpp를 공급하기 위한 신호로 인식하여 고전위 발생기(30) 구동용 제어신호를 출력한다.
그후 감지 증폭기(51)로부터 출력된 고전위 발생기(30)구동용 신호는 짝수개의 인버터(I2,I3)로 이루어진 버퍼링 회로(52)를 통하여 그 신호의 세기가 완충되어 고전위 발생기 (30)에 입력된다.
상기 고전위(Vpp)발생기 구동용 신호가 고전위 발생기(30)에 인가됨에 따라 고전위 발생기(30)에서 발생한 고전위(Vpp)의 신호가 풀-업용 NMOS트랜지스터(T2)의 단자인 제3노드(N3)에 인가되어 부트스트랩되어 제1노드(N1)의 전위는 Vcc-Vt+Vpp로 상승된다.
이에 따라 선택된 워드라인은 문터전위(Vt)의 손실없이 Vpp로 구동하게 된다.
상기한 바에 따르면 본 발명은 부트스트래핑 노드에 하이 레벨의 Vcc-Vt전위가 형성되는 시점에서 고전위 발생기 구동용 신호를 만들 Vpp전위 발생기를 활성화하여 부트스트랩을 함으로써 부트스트래핑 노드가 일정 전위에 도달된 뒤부터 2차 부트스트래핑이 일어나는 사이에 소모되는 불필요한 마진을 제거시켜 액세스 시간을 단축할 수 있는 효과가 있다.

Claims (3)

  1. 로오 어드레스신호를 입력받아 워드라인 구동신호를 발생하는 주 디코더와 워드라인 구동에 필요한 고전위를 발생하는 고전위 발생기 및 상기 주디코더로부터 발생된 구동 신호에 따라 상기 고전위 발생기로부터 발생된 고전위를 워드라인으로 출력시키는 부 디코더를 구비한 반도체 소자에 있어서,
    상기 주 디코더로부터 상기 부 디코더풀-업 구동기에 인가된 전위가 Vcc-Vt전위로 되는 것에 따라 상기 고전위 발생기의 구동을 제어하는 신호 제어부를 구비하는 것을 특징으로 하는 워드라인 구동회로.
  2. 제1항에 있어서,
    상기 신호 제어부는
    상기 주 디코더로 입력되는 워드라인 구동신호를 부트스트래핑하여 전원전위(Vcc)이상의 범위 Vpp로 워드라인을 활성화시키기 위한 워드라인 구동신호(Vcc-Vt)전위를 만들어 내는 전달용 트랜지스터와;
    상기 전달용 트랜지스터를 통하여 입력되는 워드라인 구동신호(Vcc-Vt)전위를 기준 전위와 비교하여 상기 워드라인 구동신호(Vcc-Vt)전위가 기준 전위보다 작은 경우 동작하지 않으며 기준 전위 이상인 경우 동작하는 감지 증폭기와;
    상기 감지 증폭기와 고전위 발생기 사이에 직렬로 연결되어 상기 감지 증폭기의 고전위 발생기 구동용 신호를 버퍼링(신호 강화)하기 위한 버퍼를 포함하여 구성한 것을 특징으로 하는 워드라인 구동회로.
  3. 제2항에 있어서,
    상기 감지증폭기는,
    소오스 단자가 접지 전원부에 접속되고 게이트 단자가 상기 전달용 트랜지스터의 드레인 단자에 접속되는 상기 풀-업용 NMOS트랜지스터와 동일 특성을 갖는 제1NMOS 트랜지스터와;
    게이트 단자가 기준 전위(V기준)를 발생하는 기준전위 발생부에 접속되고 소오스 단자가 버퍼에 연결되는 제2NMOS 트랜지스터와;
    소오스 단자가 외부 전원 공급원에 게이트 단자가 상기 제2 NMOS 트랜지스터의 소오스 단자에 드레인 단자가 상기 제1 NMOS 트랜지스터에 접속되며 상기 제2NMOS트랜지스터의 드레인 전위 레벨에 따라 구동이 제어되는 제1PMOS트랜지스터와;
    드레인 단자가 상기 제2NMOS트랜지스터 및 버퍼에 게이트 단자가 제1NMOS트랜지스터에 소오스 단자가 상기 외부 전원 공급원에 접속되는 제2PMOS트랜지스터를 포함하여 구성하는 것을 특징으로 하는 워드라인 구동회로.
KR1019950025435A 1995-08-18 1995-08-18 워드라인 구동회로 KR100190759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025435A KR100190759B1 (ko) 1995-08-18 1995-08-18 워드라인 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025435A KR100190759B1 (ko) 1995-08-18 1995-08-18 워드라인 구동회로

Publications (2)

Publication Number Publication Date
KR970012729A KR970012729A (ko) 1997-03-29
KR100190759B1 true KR100190759B1 (ko) 1999-06-01

Family

ID=19423742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025435A KR100190759B1 (ko) 1995-08-18 1995-08-18 워드라인 구동회로

Country Status (1)

Country Link
KR (1) KR100190759B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668814B1 (ko) * 2000-11-01 2007-01-17 주식회사 하이닉스반도체 센스 앰프 제어 회로

Also Published As

Publication number Publication date
KR970012729A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
US5818258A (en) Integrated circuit output buffers having duration sensitive output voltage, and related buffering methods
US7046571B2 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
US5512854A (en) Data output buffer for a semiconductor memory device
US5535171A (en) Data output buffer of a semiconducter memory device
US5673225A (en) Word line voltage boosting circuit and method thereof
KR960013861B1 (ko) 고속 데이타 전송을 위한 부트스트랩 회로
US5650976A (en) Dual strobed negative pumped wordlines for dynamic random access memories
JPH097374A (ja) 半導体メモリ装置のデータ出力バッファ
US5187397A (en) Integrated semiconductor circuit with improved boost operation speed
KR100190759B1 (ko) 워드라인 구동회로
US5638328A (en) Data output buffers and methods having a clamp function
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
US5805519A (en) Semiconductor memory device
KR100496786B1 (ko) 서브워드라인구동회로를갖는반도체메모리장치
KR100216407B1 (ko) 데이타 출력 버퍼회로
KR100224789B1 (ko) 고전위 발생 회로
KR0179776B1 (ko) 워드라인 구동장치
KR100335269B1 (ko) 워드라인구동장치
KR100457330B1 (ko) 데이터출력버퍼회로
KR940002858B1 (ko) 고속형 워드선 구동장치
KR200241483Y1 (ko) 워드라인구동회로
KR100239410B1 (ko) 데이타 버스 프리차지 회로
KR0167063B1 (ko) 동기 메모리장치의 내부전원공급장치
KR100211121B1 (ko) 싱크로너스 d램 장치의 입력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee