KR100335269B1 - 워드라인구동장치 - Google Patents

워드라인구동장치 Download PDF

Info

Publication number
KR100335269B1
KR100335269B1 KR1019980044536A KR19980044536A KR100335269B1 KR 100335269 B1 KR100335269 B1 KR 100335269B1 KR 1019980044536 A KR1019980044536 A KR 1019980044536A KR 19980044536 A KR19980044536 A KR 19980044536A KR 100335269 B1 KR100335269 B1 KR 100335269B1
Authority
KR
South Korea
Prior art keywords
signal
word line
level
boosting
output
Prior art date
Application number
KR1019980044536A
Other languages
English (en)
Other versions
KR20000026830A (ko
Inventor
이상필
박경욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980044536A priority Critical patent/KR100335269B1/ko
Publication of KR20000026830A publication Critical patent/KR20000026830A/ko
Application granted granted Critical
Publication of KR100335269B1 publication Critical patent/KR100335269B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Abstract

본 발명은 워드라인 구동장치에 관한 것으로, 특히 워드라인 구동 제어신호와 로오 어드레스신호의 일부를 입력으로 하여 소정의 시간동안 워드라인 부스팅신호의 전위를 외부 전원전압 수준으로 상승시키다가 상기 소정의 시간이 경과되면 소자 내부에서 상기 외부 전원전압을 펌핑하여 얻은 고전압을 인가해주어 상기 워드라인 부스팅신호를 고전압수준으로 발생시키는 부스팅신호 발생수단과, 상기 로오 어드레스신호의 다른 일부를 입력으로 하여 워드라인 인에이블신호를 발생시키는 인에이블신호 발생수단과, 상기 부스팅신호 발생수단 및 인에이블신호 발생수단의 출력신호를 입력으로 하여 워드라인을 선택적으로 활성화시키는 구동수단을 구비하므로써, 워드라인 부스팅신호로 요구되는 고전압을 얻기 위해 요구되는 전하펌핑 횟수를 줄일 수 있도록 하여 전력낭비를 방지한 워드라인 구동장치에 관한 것이다.

Description

워드라인 구동장치
본 발명은 저전력소모용 노트-북 등의 휴대용 제품에 활용되는 워드라인 구동장치에 관한 것으로, 보다 상세하게는 워드라인 부스팅신호의 전위를 일정시간동안 외부 전원전압을 사용하여 상승시키고 그 다음 전하펌핑에 의한 고전압을 인가해주어 상승시키므로써, 고전압 펌핑횟수를 줄여 전력소모를 감소시킨 워드라인 구동장치에 관한 것이다.
일반적으로, 디램(DRAM)소자는 로오 어드레스신호를 입력받아 워드라인을 인에이블시킨 후, 로오 어드레스를 입력받아 컬럼 선택신호에 의해 비트라인을 인에이블시키므로써 지정된 주소의 데이타를 리드(read) 및 라이트(write)하는 메모리 소자이다.
또한, 워드라인을 인에이블시키는 워드라인 구동장치는 로오 디코더 종단에 위치한 큰 사이즈의 버퍼로, 로오 어드레스에 의해 선택된 워드라인을 활성화시키는 동작뿐 만 아니라 선택되지 않은 워드라인을 로직 로우레벨로 확실히 붙잡아 두는 풀-다운기능을 갖는 것이 일반적이다.
그런데, 메모리 셀(cell)이 NMOS 트랜지스터로 이루어지기 때문에, 워드라인의 인에이블시 데이타 전압보다 문턱전위(threshold voltage: Vt)이상 높은 고전압 (Vpp)을 사용하여야만 되며, 상기 고전압(Vpp)은 소자 내부에서 외부 전원전압 (Vext)을 펌핑하여 얻게 된다.
그래서, 전하펌핑에 의해 상기 고전압(Vpp)을 일정 전위레벨까지 올려준 후 그 전위레벨을 감지하다가 상기 고전압(Vpp)의 전위레벨이 잦은 사용에 의해 떨어지면 다시 전하펌핑을 반복하게 되는데, 이때 전하펌핑 효율이 100%가 될 수 없기 때문에 필연적으로 전력의 손실을 가져오게 된다.
도 1 은 일반적으로 사용되는 워드라인 구동장치의 블럭 구성도를 하나의 서브 워드라인에 대해 나타낸 것으로, 로오 어드레스신호의 일부(ax_01)를 입력으로 하여 워드라인 승압을 위한 부스팅신호(pxi)를 발생시키는 부스팅신호 발생수단(100)과, 상기 로오 어드레스신호의 다른 일부(ax_23∼ax_mn)를 입력으로 하여 워드라인 인에이블신호(mwl)를 발생시키는 인에이블신호 발생수단(200)과, 상기 부스팅신호 발생수단(100)과 인에이블신호 발생수단(200)으로부터 출력된 신호(pxi, mwl)를 입력받아 워드라인을 선택적으로 활성화시키는 구동수단(300)을 구비한다.
그리고, 상기 구동수단(300)은 선택된 워드라인을 하이레벨로 인에이블시키기 위한 풀-업 기능의 PMOS 트랜지스터(MP1)와, 선택되지 않은 워드라인을 로우레벨로 디스에이블시키기 위한 풀-다운 기능의 NMOS 트랜지스터(MN1)을 구비하여 구성된다.
상기 구성을 갖는 종래의 워드라인 구동장치는 라스바(/row address strobe: /RAS)신호가 활성화되어 입력되는 로오 어드레스신호에 의해 선택된 워드라인을 부스팅된 고전압(Vpp: 셀 트랜지스터의 문턱전위 손실(Vt loss)을 고려하여 설정된 전압)으로 풀-업시켜 활성화시키고, 반대로 선택되지 않은 워드라인은 접지전압(Vss)으로 풀-다운시켜 비활성화시키게 된다.
도 2 는 종래의 워드라인 구동장치에서 사용된 부스팅신호 발생수단(100)의 일예를 나타낸 회로도로, 로오 어드레스신호의 최하위 비트를 포함하는 소정 개수의 어드레스 신호(ax_01)와 워드라인 구동 제어신호(wlc)를 입력받아 워드라인 인에이블 여부에 따라 출력단(N2)을 일정전위로 래치시키는 래치부(10)와, 상기 래치부(10)의 출력단(N2)에 연결되어 전위레벨을 쉬프팅(shifting)하는 레벨 변환부(20)와, 상기 레벨 변환부(20)의 출력단(N5) 신호를 입력받아 워드라인 부스팅신호(pxi)의 전위레벨을 조절하는 출력 구동부(30)를 구비하여 구성된다.
상기 래치부(10)는 로오 어드레스신호의 최하위 비트를 포함하는 소정 개수의 어드레스 신호(ax_01)와 상기 워드라인 구동 제어신호(wlc)가 각각의 게이트 단으로 인가되며 노드(N1)와 접지단(Vss) 사이에 직렬연결된 NMOS 트랜지스터(MN1, MN2)와, 전원전압 인가단(Vcc)과 상기 노드(N1) 사이에 상호 병렬로 연결되며 게이트단으로 상기 워드라인 구동 제어신호(wlc)와 상기 노드(N1)의 반전신호가 각각 인가되는 PMOS 트랜지스터(MP1, MP2)와, 상기 노드(N1)의 신호를 반전시켜 노드(N2)로 전달하는 인버터(I1)로 구성된다.
또한, 상기 레벨 변환부(20)는 상기 래치부(10)의 출력노드(N2) 전위를 반전시켜 노드(N3)로 전달하는 인버터(I2)와, 전원전압 인가단(Vcc)이 각각의 게이트단에 공통 연결되고 그 소오스단이 상기 노드(N3, N2)에 각각 연결된 NMOS 트랜지스터(MN3, MN4)와, 고전압 인가단(Vpp)과 상기 NMOS 트랜지스터(MN3, MN4)의 드레인단(N5, N4) 사이에 각각 연결되며 그 게이트단이 상기 노드(N4, N5)와 크로스 커플구조로 연결된 PMOS 트랜지스터(MP3, MP4)로 구성된다.
그리고, 상기 출력 구동부(30)는 상기 레벨 변환부(20)의 출력노드(N5)가 각각의 게이트단에 접속되며 고전압 인가단(Vpp)과 접지단 사이에 직렬연결되어 출력단으로 부스팅신호(pxi)를 출력하는 PMOS트랜지스터(MP5)와 NMOS트랜지스터(MN5)로구성된다.
상기 구성에 의해, 서브 워드라인이 비선택되어 활성화되지 않을 경우에는, 상기 워드라인 구동 제어신호(wlc) '로우' 레벨신호가 인가되어 래치부(10)의 PMOS 트랜지스터(MP1)를 턴-온시키면서 노드(N1)로 전하를 공급하게 된다. 그래서, 노드(N1)의 전위는 '하이' 레벨이 되고 인버터(I1)를 거쳐 노드(N2)의 전위를 '로우'레벨 전위로 만든다. 상기 '로우' 레벨전위를 갖는 노드(N2)의 신호가 상기 래치부(10)내 PMOS 트랜지스터(MP2)의 게이트단으로 피드백되면서 노드(N1)의 전위를 '하이'레벨로 래치시켜 상기 래치부(10)의 출력단(N2) 전위를 '로우'레벨로 잡아주게 된다.
그러면, 상기 노드(N2)의 '로우'레벨 신호를 입력으로 하는 레벨 변환부(20)는 턴-온된 NMOS 트랜지스터(MN3, MN4)에 의해 노드(N4)의 전위가 '로우'레벨 신호로 천이되어 PMOS트랜지스터(MP3)를 턴-온시키면서, 노드(N5)에 고전압(Vpp)을 공급하게 된다.
이 때, 상기 노드(N5)의 '하이' 레벨신호를 입력으로 하는 출력 구동부(30)는 풀-다운 기능의 NMOS 트랜지스터(MN5)를 턴-온시키고 이와 동시에 풀-업 기능의 PMOS 트랜지스터(MP5)를 턴-오프시켜 출력단으로 '로우'레벨의 부스팅신호(pxi)를 발생시킨다.
이에 따라, '로우'레벨의 부스팅신호를 입력으로 하는 서브 워드라인은 비활성화된다.
반대로, 서브 워드라인이 선택되어 활성화될 경우는, 상기 워드라인 구동 제어신호(wlc)로 '하이'레벨의 신호가 인가되어 상기 래치부(10)의 NMOS 트랜지스터 (MN2)는 턴-온시키고, PMOS 트랜지스터(MP1)는 턴-오프시키게 된다. 그래서, 상기 노드(N1)의 전위를 '로우'레벨로 만들고, 이에 따라 래치부(10)의 출력단(N2) 전위는 '하이' 레벨신호로 래치된다.
상기 '하이' 레벨신호를 입력으로 하는 레벨 변환부(20)는 인버터(I2)에 의해 노드(N3)의 전위를 '로우'레벨로 만들어, 그 출력단(N5) 전위를 '로우'레벨로 쉬프팅시키게 된다.
이 때, 상기 노드(N5)의 '로우' 레벨신호를 입력으로 하는 출력 구동부(30)는 풀-업 기능의 PMOS 트랜지스터(MP5)를 턴-온시키고, 동시에 풀-다운 기능의 NMOS 트랜지스터(MN5)를 턴-오프시켜 워드라인 부스팅신호(pxi)로 고전압(Vpp) 신호를 출력하게 된다.
이에 따라, 상기 고전압(Vpp)레벨의 부스팅신호(pxi)를 입력받는 서브 워드라인은 활성화되게 된다.
그런데, 상기 동작에 의해 워드라인을 활성화시키는 종래의 워드라인 구동장치는 선택된 워드라인의 부스팅신호(pxi)로 처음부터 전하펌핑에 의해 전원전압 (Vcc)보다 일정전압(통상의 경우, 이 전압은 문턱전압(Vt)이 됨)이상 높은 고전압 (Vpp)을 인가해주어야 되기 때문에, 상기 고전압(Vpp)의 펌핑에 요구되는 전력소모를 막을 수 없게되며, 이로 인해 소자전체의 전력낭비가 커지는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 워드라인 부스팅신호의 전위레벨을 일정시간동안 외부 전원전압에 의해 소정의 레벨까지 상승시킨 다음 펌핑에 의해 고전압을 인가해주므로써, 상기 외부 전원전압과 고전압의 전위차만을 펌핑하도록 하여 고전압 펌핑횟수를 줄이고 전력소모를 감소시킨 워드라인 구동장치를 제공하는데 있다.
도 1 은 일반적으로 사용되는 워드라인 구동장치의 블럭 구성도
도 2 는 종래의 워드라인 구동장치에서 사용된 부스팅신호 발생수단의 일예를 나타낸 회로도
도 3 은 본 발명에 따른 워드라인 구동장치에서 사용되는 부스팅신호 발생수단의 일예를 나타낸 회로도
도 4 는 본 발명에 따른 워드라인 구동장치에서 사용되는 부스팅신호의 전위레벨 변화를 나타낸 그래프
＜ 도면의 주요부분에 대한 부호의 설명 ＞
10 : 래치부 20 : 레벨 변환부
30, 35 : 출력 구동부 40 : 제어부
100 : 부스팅신호 발생수단 200 : 인에이블신호 발생수단
300 : 구동수단
상기 목적을 달성하기 위해, 본 발명에 따른 워드라인 구동장치는, 워드라인 구동 제어신호와 특정 로오 어드레스 신호를 입력으로 하여 소정의 시간동안 워드라인 부스팅 신호의 전위를 외부 전원전압 수준으로 상승시키다가, 소정의 시간이 경과된 후 소자 내부에서 외부 전원전압을 펌핑하여 얻은 고전압을 출력하여 워드라인 부스팅 신호를 고전압 수준으로 상승시켜 발생시키는 부스팅신호 발생수단과, 특정 로오 어드레스 신호의 다른 일부를 입력으로 하여 워드라인 인에이블신호를 발생시키는 인에이블신호 발생수단과, 부스팅신호 발생수단 및 인에이블신호 발생수단의 출력신호를 입력으로 하여 워드라인을 선택적으로 활성화시키는 구동수단으로 구성되고, 부스팅신호 발생수단은 특정 로오 어드레스 신호의 최하위 비트를 포함하는 소정 개수의 어드레스 신호와 워드라인 구동 제어신호를 입력받아 워드라인 인에이블 여부에 따라 출력단을 일정전위로 래치시키는 래치부와, 래치부의 출력단에 연결되어 전위레벨을 쉬프팅하는 레벨 변환부와, 레벨 변환부의 출력신호를 입력받아 딜레이 시간차를 이용하여 제1 및 제2 제어신호를 발생시키는 제어부와, 제1 및 제2 제어신호의 상태에 따라 외부 전원전압과 고전압을 선택적으로 공급받아 부스팅신호의 전위값을 다르게 출력하는 출력 구동부로 구성됨을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3 은 본 발명에 따른 워드라인 구동장치에서 사용되는 부스팅신호 발생수단의 일예를 나타낸 회로도로, 로오 어드레스신호의 최하위 비트를 포함하는 소정 개수의 어드레스 신호(ax_01)와 상기 워드라인 구동 제어신호(wlc)를 입력받아 워드라인 인에이블 여부에 따라 출력단(N2) 전위를 일정하게 래치시키는 래치부(10)와, 상기 래치부(10)의 출력단(N2)에 연결되어 전위레벨을 쉬프팅하는 레벨 변환부(20)와, 상기 레벨 변환부(20)의 출력단(N5) 신호를 입력받아 딜레이 시간차를 이용하여 제1 및 제2 제어신호(s1, s2)를 발생시키는 제어부(40)와, 상기 제1 및 제2 제어신호(s1, s2)의 상태에 따라 외부 전원전압(Vext)과 고전압(Vpp)을 선택적으로 공급받아 상기 부스팅신호(pxi)의 전위값을 다르게 출력하는 출력 구동부(35)를 구비한다.
상기 제1 제어신호(s1)는 상기 레벨 변환부(20) 출력신호를 일정시간 단순 딜레이시켜 발생시킨 신호이며, 상기 제2 제어신호(s2)는 상기 제1 제어신호(s1)와 상기 레벨 변환부(20)의 출력단(N5) 신호가 반전된 신호를 입력받아 이를 낸드조합하여 발생시킨 신호이다.
이하, 도 3 에 도시된 각부(10, 20, 35, 40)의 세부구성을 살펴보기로 한다.
우선, 상기 래치부(10) 및 레벨 변환부(20)는 상기 도 2 에서와 동일한 구성으로 이루어지기 때문에 자세한 설명은 생략하기로 한다.
그리고, 상기 제어부(40)는 상기 레벨 변환부(20)의 출력단(N5) 신호를 입력받아 일정시간 단순 딜레이시키므로써 상기 제1 제어신호(s1)를 발생시키는 직렬연결된 다수개의 인버터(I3∼I6)와, 상기 제1 제어신호(s1)와 상기 레벨 변환부(20)의 출력신호가 상기 인버터(I3)를 거쳐 반전된 신호를 낸드조합하여 상기 제2 제어신호(s2)를 발생시키는 낸드 게이트(NAND1)로 구성된다.
또한, 상기 출력 구동부(35)는 상기 낸드 게이트(NAND1)의 출력단에서 발생되는 제2 제어신호(s2)에 의해 선택적으로 스위칭되어 부스팅신호(pxi) 출력단으로 상기 외부 전원전압(Vext)을 공급하는 제1 스위칭소자와, 상기 제1 제어신호(s1)에 의해 선택적으로 스위칭되어 상기 부스팅신호(pxi) 출력단으로 상기 고전압(Vpp)을 공급하는 제2 스위칭소자와, 상기 제1 제어신호(s1)에 의해 선택적으로 스위칭되어 부스팅신호(pxi) 출력단으로 접지전압(Vss)을 공급하는 제3 스위칭소자를 구비한다.
동 도면의 경우, 상기 제1 및 제2 스위칭소자를 각각 PMOS 트랜지스터(MP5, MP6)로 구현하였으며, 상기 제3 스위칭소자는 NMOS 트랜지스터(MN5)로 구현하였다.
상기 구성을 갖는 부스팅신호 발생수단의 동작은 다음과 같다.
우선, 워드라인이 선택되지 않는 경우에 대해서는 워드라인 구동 제어신호 (wlc)로 '로우' 레벨신호가 인가되어, 래치부(10)의 출력단(N2)이 '로우'레벨로 래치된다. 상기 '로우'레벨의 신호는 레벨 변환부(20)를 거쳐 노드(N5)에 고전압(Vpp)수준의 '하이' 레벨신호로 레벨 쉬프팅된다. 그리고, 상기 '하이'레벨로 레벨 쉬프팅된 노드(N5)의 신호는 인버터(I3)를 거쳐 '로우'레벨로 반전된 후 낸드 게이트(NAND1)의 1입력단으로 전달된다. 그래서, 제2 제어신호(s2)로는 '하이' 레벨신호가 출력된다. 또, 상기 노드(N5)의 '하이' 레벨신호는 인버터 체인(I3∼I6)을 거쳐 소정의 시간만큼 딜레이된 후 제1 제어신호(s1)를 '하이' 레벨신호로 발생시킨다.
상기 '하이' 레벨전위를 갖는 제1 및 제2 제어신호(s1, s2)에 의해, 출력 구동부(35)의 PMOS 트랜지스터(MP5, MP6)는 턴-오프되고, NMOS 트랜지스터(MN5)는 턴-온되어 부스팅신호(pxi)의 전위는 '로직로우'가 된다. 이에 따라, 워드라인은 비활성화된다.
반대로, 워드라인이 선택될 경우의 동작에 대해 살펴보면, 워드라인 구동 제어신호(wlc)가 '하이' 레벨신호로 인가되면서 상기 래치부(10)는 그 출력단(N2) 전위를 '하이'레벨로 래치시키게 되며, 상기 노드(N2)의 '하이' 레벨전위는 후단의 레벨 변환부(20)를 거쳐 노드(N5)를 '로우' 레벨신호로 레벨 쉬프팅된다.
그리고, 상기 노드(N5)의 '로우' 레벨신호는 인버터(I3)를 거쳐 '하이' 레벨로 반전되어 낸드게이트(NAND1)의 1입력단으로 입력되는데, 이때 워드라인의 비선택시 '하이'레벨을 유지하고 있던 노드(N7)의 신호가 나머지 1입력단으로 입력되기 때문에 상기 낸드게이트(NAND1)의 출력신호는 '로우' 레벨신호가 된다. 이에 따라, 출력 구동부(35)내의 PMOS 트랜지스터(MP5)는 턴-온되어 부스팅신호(pxi) 출력단으로 외부 전원전압(Vext)을 공급하게 된다.
그 후, 상기 노드(N5)의 '로우' 레벨신호가 인버터 체인(I3∼I6)을 거쳐 소정의 딜레이시간(Dt1) 후 노드(N7)로 '로우' 레벨의 제1 제어신호(s1)를 발생시키면 상기 낸드게이트(NAND1)의 출력신호는 '하이' 레벨신호로 천이된다. 그 결과, 상기 출력 구동부(35)에서 외부 전원전압(Vext)을 공급하던 PMOS 트랜지스터(MP5)는 턴-오프되고, 고전압(Vpp) 인가단에 소오스가 연결된 PMOS 트랜지스터가 대신 턴-온되면서 고전압(Vpp)을 공급하게 되어 상기 부스팅신호(pxi)의 전위레벨을 외부 전원전압(Vext) 수준에서 고전압(Vpp)수준으로 마저 올리게 된다.
도 4 는 본 발명에 따른 워드라인 구동장치에서 사용되는 부스팅신호의 전위레벨 변화를 나타낸 그래프로, 소정의 딜레이시간(Dt1)까지는 부스팅신호(pxi)의 전위를 상기 외부 전원전압(Vext) 수준으로 상승시키다가, 상기 딜레이시간(Dt1)이 지나면 상기 외부 전원전압(Vext)수준에서 상기 고전압(Vpp)수준으로 V1만큼 전하펌핑하여 더 상승시키게 된다.
상기 동작에 의해, 본 발명은 워드라인 부스팅신호(pxi)로 처음부터 펌핑이 요구되는 고전압(Vpp)을 사용하지 않고, 일정시간(본 발명에 따른 실시예의 경우는 4개의 인버터(I3∼I6)로 이루어지는 딜레이시간이 되지만, 이는 딜레이소자 및 그 수를 다르게 하여 조절가능한 시간임)까지는 외부 전원전압(Vext)을 사용하여 상기 부스팅신호(pxi)의 전위레벨을 상승시키고, 상기 일정시간이 지난 후 펌핑에 의한 고전압(Vpp)을 인가해 주도록 제어하므로써, 워드라인의 활성화를 위해 상기 외부 전원전압(Vext)과 고전압(Vpp)의 차이 즉, 도 4에 'V1'으로 도시된 전위만큼만 펌핑하면 되게 된다.
이에 따라, 고전압 펌핑횟수를 줄일 수 있게 되어, 펌핑에 요구되는 전력의소모를 감소시킬 수 있게 되는 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 워드라인 구동장치에 의하면, 워드라인의 선택시 인가되는 부스팅신호의 전위를 소정의 시간까지는 외부 전원전압을 사용하여 상승시킨 다음 그 후, 펌핑에 의한 고전압을 인가해주도록 제어하므로써 전하펌핑에 요구되는 전력소모를 감소시킬 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 워드라인 구동 제어신호와 특정 로오 어드레스 신호를 입력으로 하여 소정의 시간동안 워드라인 부스팅 신호의 전위를 외부 전원전압 수준으로 상승시키다가, 상기 소정의 시간이 경과된 후 소자 내부에서 상기 외부 전원전압을 펌핑하여 얻은 고전압을 출력하여 상기 워드라인 부스팅 신호를 고전압 수준으로 상승시켜 발생시키는 부스팅신호 발생수단;
    상기 특정 로오 어드레스 신호의 다른 일부를 입력으로 하여 워드라인 인에이블신호를 발생시키는 인에이블신호 발생수단; 및
    상기 부스팅신호 발생수단 및 인에이블신호 발생수단의 출력신호를 입력으로 하여 워드라인을 선택적으로 활성화시키는 구동수단으로 구성되고,
    상기 부스팅신호 발생수단은
    상기 특정 로오 어드레스 신호의 최하위 비트를 포함하는 소정 개수의 어드레스 신호와 상기 워드라인 구동 제어신호를 입력받아 워드라인 인에이블 여부에 따라 출력단을 일정전위로 래치시키는 래치부와,
    상기 래치부의 출력단에 연결되어 전위레벨을 쉬프팅하는 레벨 변환부와,
    상기 레벨 변환부의 출력신호를 입력받아 딜레이 시간차를 이용하여 제1 및 제2 제어신호를 발생시키는 제어부와,
    상기 제1 및 제2 제어신호의 상태에 따라 상기 외부 전원전압과 상기 고전압을 선택적으로 공급받아 상기 부스팅신호의 전위값을 다르게 출력하는 출력 구동부로 구성됨을 특징으로 하는 워드라인 구동장치.
  2. 제 1 항에 있어서,
    상기 제어부는 상기 레벨 변환부의 출력신호를 입력받아 일정시간 딜레이시켜 상기 제1 제어신호를 발생시키는 지연소자와,
    상기 제1 제어신호와 상기 레벨 변환부의 출력신호가 반전된 신호를 입력받아 논리조합하는 논리소자를 구비하는 것을 특징으로 하는 워드라인 구동장치.
  3. 제 2 항에 있어서,
    상기 지연소자는 직렬연결된 다수개의 인버터로 구성되는 것을 특징으로 하는 워드라인 구동장치.
  4. 제 2 항에 있어서,
    상기 논리소자는 낸드게이트로 구성되는 것을 특징으로 하는 워드라인 구동장치.
  5. 제 1 항에 있어서,
    상기 출력 구동부는 상기 제2 제어신호에 의해 선택적으로 스위칭되어 부스팅신호 출력단으로 상기 외부 전원전압을 공급하는 제1 스위칭소자와,
    상기 제1 제어신호에 의해 선택적으로 스위칭되어 상기 부스팅신호 출력단으로 상기 고전압을 공급하는 제2 스위칭소자와,
    상기 제1 제어신호에 의해 선택적으로 스위칭되어 상기 부스팅신호 출력단으로 접지전압을 공급하는 제3 스위칭소자를 구비하는 것을 특징으로 하는 워드라인 구동장치.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 스위칭소자는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 워드라인 구동장치.
  7. 제 5 항에 있어서,
    상기 제3 스위칭소자는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 워드라인 구동장치.
KR1019980044536A 1998-10-23 1998-10-23 워드라인구동장치 KR100335269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980044536A KR100335269B1 (ko) 1998-10-23 1998-10-23 워드라인구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980044536A KR100335269B1 (ko) 1998-10-23 1998-10-23 워드라인구동장치

Publications (2)

Publication Number Publication Date
KR20000026830A KR20000026830A (ko) 2000-05-15
KR100335269B1 true KR100335269B1 (ko) 2002-09-25

Family

ID=19555138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044536A KR100335269B1 (ko) 1998-10-23 1998-10-23 워드라인구동장치

Country Status (1)

Country Link
KR (1) KR100335269B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502330B2 (ja) * 2000-05-18 2004-03-02 Ｎｅｃマイクロシステム株式会社 出力回路
KR100495854B1 (ko) * 2002-07-11 2005-06-16 주식회사 하이닉스반도체 부스팅 회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B.Prince "Semiconductor Memories", Wiley, 1991, p235 *

Also Published As

Publication number Publication date
KR20000026830A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
US7046571B2 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
KR100426443B1 (ko) 딥 파워다운 제어 회로
KR101259075B1 (ko) 워드 라인 드라이버 및 이를 구비한 반도체 메모리 장치
US5650976A (en) Dual strobed negative pumped wordlines for dynamic random access memories
KR0167295B1 (ko) 저전력용 센스앰프회로
KR20040004813A (ko) 워드라인 구동 회로
US5949735A (en) Row decoder for semiconductor memory device
US5818790A (en) Method for driving word lines in semiconductor memory device
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
US7426151B2 (en) Device and method for performing a partial array refresh operation
US20040240303A1 (en) Method of reading memory device in page mode and row decoder control circuit using the same
KR100335269B1 (ko) 워드라인구동장치
KR20000045361A (ko) 워드라인 구동장치
KR20030081979A (ko) 오토 리프레쉬 전류 감소를 위한 센스 앰프 오버 드라이브제어회로
KR20080040207A (ko) 반도체 메모리 장치
KR100587040B1 (ko) 반도체 메모리 장치의 고전압 초기화 회로
KR100189742B1 (ko) 레벨쉬프터
KR20000035769A (ko) 논리 회로
KR100204792B1 (ko) 워드라인 구동회로
KR100296322B1 (ko) 워드라인 부트스트랩 회로
KR100247648B1 (ko) 로오 디코더 회로
KR100557591B1 (ko) 데이타 출력버퍼
KR100408687B1 (ko) 워드라인 구동 회로
KR100265755B1 (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee