KR0167295B1 - 저전력용 센스앰프회로 - Google Patents

저전력용 센스앰프회로 Download PDF

Info

Publication number
KR0167295B1
KR0167295B1 KR1019950051093A KR19950051093A KR0167295B1 KR 0167295 B1 KR0167295 B1 KR 0167295B1 KR 1019950051093 A KR1019950051093 A KR 1019950051093A KR 19950051093 A KR19950051093 A KR 19950051093A KR 0167295 B1 KR0167295 B1 KR 0167295B1
Authority
KR
South Korea
Prior art keywords
gate
sense amplifier
source
pmos transistor
drain
Prior art date
Application number
KR1019950051093A
Other languages
English (en)
Other versions
KR970051206A (ko
Inventor
편홍범
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950051093A priority Critical patent/KR0167295B1/ko
Priority to US08/764,386 priority patent/US5751170A/en
Publication of KR970051206A publication Critical patent/KR970051206A/ko
Application granted granted Critical
Publication of KR0167295B1 publication Critical patent/KR0167295B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 저전력용 센스앰프회로에 관한 것으로, 종래에는 부(sub)동작의 문턱전압(약 0.2v)시 누설전류가 많이 흐르게 되어, 노트북, 핸드폰 등과 같은 충전식 또는 배터리가 이용되는 전자기기의 사용시 그 사용 시간이 짧아지는 단점이 있다. 따라서, 본 발명은 센스앰프에 스위치와 레벨쉬프터(level shifter)를 추가하여, 1.0v이하의 저전압동작시 낮은 문턱전압에 의해 발생되는 누설전류를 줄임으로써, 대기상태시에 전류가 과다발생되는 것을 억제할 수 있다.

Description

저전력용 센스앰프회로
제1도는 일반적인 메모리장치에서의 메모리셀블럭의 개략도.
제2도는 제1도의 센스앰프의 상세 회로도.
제3도는 제1도의 각부의 입출력신호의 파형도.
제4도는 본 발명의 센스앰프의 상세 회로도.
제5도는 본 발명에 적용되는 레벨쉬프트의 상세 회로도.
제6도는 제4도의 각부의 입출력신호의 파형도.
* 도면의 주요부분에 대한 부호의 설명
10, 14, 18 : 메모리셀어레이 12, 16, 18 : 센스앰프부
30 : 어드레스버퍼 32 : 프리디코더
34 : 로우어드레스스트로브신호버퍼 36 : 논리연산부
38, 40 : 스위치제어신호생성부 60, 62, 64 : 센스앰프래치부
본 발명은 저전력용 센스앰프회로에 관한 것으로, 특히 센스앰프에 제어회로와 스위치를 구비하여, 1.0v이하의 저전압에 의한 동작시 낮은 문턱전압으로 인해 발생되는 누설전류를 방지하고, 대기상태시에 전류의 과다한 발생을 억제하는 저전력용 센스앰프회로에 관한 것이다.
일반적인 메모리장치에서의 메모리셀블럭은 제1도에 도시된 바와 같이, 복수개의 메모리셀들로 이루어진 메모리셀어레이들(10),(14),(18)과, 센스앰프의 구동을 제어하기 위한 센스앰프구동제어신호(SAPB) 및 센스앰프구동제어신호(SAN)에 따라, 상기 메모리셀어레이들(10),(14),(18)의 데이타를 증폭하는 센스앰프부(12),(16),(20)로 구성된다.
여기서, 센스앰프부(12)는 선택된 블럭이고, 센스앰프부(16),(20)는 선택되지 않은 블럭이다.
상기 센스앰프부(12),(16),(20)는 센스앰프구동제어신호(SAPB) 및 센스앰프구동제어신호(SAN)를 각각 입력받는 복수개의 센스앰프회로들로 구성된다.
상기 센스앰프회로는 제2도에 도시된 바와 같이, 센스앰프구동제어신호(SAPB)를 게이트로, 전원전압(VCC)를 소스로 각각 입력받는 피모스트랜지스터(120)와, 센스앰프구동제어신호(SAN)를 게이트로, 접지전압(Vss)를 소스로 각각 입력받는 엔모스트랜지스터(122)와, 일측이 신호선(PCS)에 의해 그 엔모스트랜지스터(122)의 드레인과 연결되고, 타측의 신호선(NCS)에 의해 상기 피모스트랜지스터(120)의 드레인과 각각 연결된 복수개의 센스앰프래치(124),(126),(128)와, 신호선들(PCS),(NCS)에 의해 그 센스앰프래치들(124),(126),(128)과 연결되고, 예비충전신호(PCB) 및 예비충전전압(VBLP)에 따라 상기 신호선들(PCS),(NCS)을 VCC/2의 전압으로 예비충전시키는 예비충전(precharge)부(130)로 구성된다.
상기 센스앰프래치(124)는 소스가 신호선(PCS)과 각각 연결된 피모스트랜지스터들(131),(133)과, 드레인이 상기 피모스트랜지스터(131)의 드레인, 상기 피모스트랜지스터(133)의 게이트 및 비트라인(BL1)과 공통연결되고, 게이트가 상기 피모스트랜지스터(131)의 게이트, 상기 피모스트랜지터(133)의 드레인 및 비트라인(BLB1)과 공통연결되며, 소스가 신호선(NCS)과 연결된 엔모스트랜지스터(132)와, 드레인이 상기 피모스트랜지스터(133)의 드레인과 연결되고, 게이트가 상기 피모스트랜지스터(133)의 게이트와 연결되며, 소스가 신호선(NCS)과 연결된 엔모스트랜지스터(134)로 구성되고, 다른 센스앰프래치들(126),(128)은 비트라인쌍(BL2,BLB2),(BL3,BLB3)과 각각 연결되어 상기 센스앰프래치(124)와 동일하게 구성된다.
상기 예비충전부(130)는 소스가 신호선(PCS)과 연결되고, 예비충전신호(PCB) 및 예비충전전압(VBLP)를 게이트 및 드레인으로 각각 입력받는 엔모스트랜지스터(135)와, 예비충전신호(PCB) 및 예비충전전압(VBLP)를 게이트 및 드레인으로 각각 입력받고, 소스가 신호선(PCS)과 연결된 엔모스트랜지스터(136)로 구성된다.
이와 같이 구성된 종래의 센스앰프의 동작을 제3도의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 센스앰프래치부(12),(16),(20)의 비트라인쌍들을 워드라인이 인에이블되기 전에 VCC/2의 전압으로 예비충전되고, 센스앰프구동제어신호(SAPB),(SAN)가 인가되는 피모스 및 엔모스트랜지스터는 모두 오프되어, 비트라인쌍들간의 전위차가 없으므로 누설전류도 작다.
비트라인쌍들이 예비충전된 상태에서 센스앰프부(12)가 선택되고, 메모리셀어레이(10)의 한 워드라인이 선택되어, 제3도의 (a)에 도시된 바와 같이, 메모리셀의 엑세스문턱전압(VYn)에서 고전압(VPP)으로 상승된다. 여기서, 상기 고전압(VPP)은 전원전압(VCC)과 2배의 상기 엑세스문턱전압(VTnx2)을 더한 값이다.
이어서, 메모리셀의 데이타가 제3도의 (b)에 도시된 바와 같이, 비트라인쌍에 실리고, 제3도의 (e) 및 (f)와 같은 센스앰프구동제어신호(SAPB),(SAN)에 의해 피모스트랜지스터(120) 및 엔모스트랜지스터(122)가 각각 턴온되어, 신호선(NCS) 및 신호선(PCS)에는 제3도의 (c) 및 (d)에 도시된 바와 같이, 접지전압(Vss) 및 전원전압(VCC)이 각각 인가된다.
이때, 예비충전신호(PCB)는 제3도의 (g)에 도시된 바와 같이, 로우레벨이 되어, 엔모스트랜지스터들(135),(136)은 모두 턴오프된다.
그리고, 선택된 센스앰프부(12) 이외의 센스앰프부들(16),(20)은 예비충전 레벨로 유지된다.
그러나, 상기와 같은 종래의 센스앰프에 있어서는, 현재 동작전압이 3.3V인 경우 메모리셀의 문턱전압을 0.5V이상 유지하는 것이 가능하지만, 1.0V이하의 부(sub)동작전압시 상기 문턱전압은 낮추어져야 하고, VCC/2의 레벨도 0.5V이하로 유지되므로, 부(sub)동작의 문턱전압(약 0.2V)시 누설전류가 많이 흐르게 되어, 노트북, 핸드폰등과 같은 충전식 또는 배터리가 이용되는 전자기기의 사용시 그 사용시간이 짧아지는 단점이 있다.
따라서, 본 발명의 목적은 센스앰프에 스위치와 레벨쉬프터(level shifter)를 추가하여, 1.0V이하의 저전압동작시 낮은 문턱전압에 의해 발생되는 누설전류를 줄임으로써, 대기상태시에 전류가 과다발생되는 것을 억제하는 저전력용 센스앰프를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명은 레벨쉬프트로 부터 인가된 제1스위치제어신호를 게이트로 입력받고, 전원전압을 소스로 입력받는 피모스트랜시스터와, 소스가 상기 피모스트랜시스터의 드레인과 연결되고, 제1센스앰프구동제어신호를 게이트로 입력받는 복수개의 피모스트랜지스터들과, 일측이 상기 복수개의 피모스트랜지스터들과 각각 연결되고, 복수개의 센스앰프래치들을 각각 포함하는 복수개의 센서앰프부와, 제2센스앰프구동제어신호를 게이트로 입력받고, 드레인이 상기 복수개의 센서앰프부들의 타측과 각각 연결된 복수개의 엔모스트랜지스터와, 레벨쉬프트로 부터 인가된 제2스위치제어신호를 게이트로 입력받고, 드레인이 상기 복수개의 엔모스트랜지스터들의 소스와 각각 연결되며, 접지된 소스를 갖는 엔모스트랜지스터로 구성되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에서 사용되는 레벨쉬프트는 제4도에 도시된 바와 같이, 어드레스신호(Ai)를 입력받아 버퍼링하는 어드레스버퍼(30)와, 그 어드레스버퍼(30)로 부터 출력된 신호를 디코딩하는 프리(pre)디코더(32)와, 로우어드레스스트로브신호(RASB)를 버퍼링하는 로우어드레스스트로브신호버퍼(34)와, 그 로우어드레스스트로브신호버퍼(34)의 출력신호(RΦ)와 상기 프리디코더(32)의 출력신호(MSi)를 논리연산하는 논리연산부(36)와, 그 논리연산부(36)의 출력신호에 따라 스위치제어신호(ACTB)를 생성하는 스위치제어신호생성부(38)와, 상기 논리연산부(36)의 출력신호에 따라 스위치제어신호(ACT)를 생성하는 스위치제어신호생성부(40)로 구성된다.
상기 논리연산부(36)는 로우어드레스스트로브신호버퍼(34)의 출력신호(RΦ)와 프리디코더(32)의 출력신호(MSi)를 낸딩하는 낸드게이트(361)와, 그 낸드게이트(361)의 출력신호 및 인버터들(362-365)에 의해 지연된 낸드게이트(361)의 출력신호를 낸딩하는 낸드게이트(366)로 구성된다.
상기 스위치제어신호생성부(38)는 논리연산부(36)의 출력신호를 반전시키는 인버터(381)와, 논리연산부(36)의 출력신호를 게이트로 각각 입력받고 서로 직렬연결된 피모스트랜지스트(382) 및 엔모스트랜지스터(383)와, 고전압(VPP)을 소스로 입력받고, 드레인이 피모스트랜지스터(368)의 소스와 연결된 피모스트랜지스터(384)와, 고전압(VPP)을 소스로 입력받고, 게이트가 피모스트랜지스트(382)의 드레인 및 엔모스트랜지스터(383)의 드레인과 공통연결된 피모스트랜지스터(385)와, 인버터(381)의 출력신호를 게이트로 각각 입력받고, 피모스트랜지스터(385)와 직렬연결된 피모스트랜지스터(386) 및 엔모스트랜지스터(387)와, 피모스트랜지스터(386)의 드레인 및 엔모스트랜지스터(387)의 드레인 그리고 피모스트랜지스터(384)의 게이트에 공통인가되는 신호를 반전시켜 스위치제어신호(ACTB)를 출력하는 인버터(388)로 구성된다.
상기 스위치제어신호생성부(40)는 논리연산부(36)의 출력신호를 반전시키는 인버터(401)와, 논리연산부(36)의 출력신호를 게이트로 각각 입력받고 서로 직렬연결된 피모스트랜지스트(402) 및 엔모스트랜지스터(403)와, 드레인이 엔모스트랜지스터(403)의 소스과 연결되고, 저전압(VBB)을 소스로 입력받는 엔모스트랜지스터(404)와, 인버터(401)의 출력신호를 게이트로 각각 입력받고, 서로 직렬연결된 피모스트랜지스트(405) 및 엔모스트랜지스터(406)와, 드레인이 엔모스트랜지스터(406)의 소스와 연결되고, 게이트가 피모스트랜지스트(402)의 드레인 및 엔모스트랜지스터(403)의 소스와 공통연결되며, 저전압(VBB)을 소스로 입력받는 엔모스트랜지스터(407)와, 엔모스트랜지스터(404)의 게이트 및 피모스트렌지스트(405)의 드레인 그리고 엔모스트랜지스터(406)의 드레인에 공통인가되는 신호를 반전시키는 인버터(408)와, 그 인버터(408)의 출력신호를 반전시켜 스위치제어신호(ACT)를 출력하는 인버터(409)로 구성된다.
본 발명의 저전력용 센스앰프회로는 제5도에 도시된 바와 같이, 게이트로 상기 스위치제어신호생성부(38)로 부터 출력된 스위치제어신호(ACTB)를 입력받고, 1.0V이하의 전원전압(VCC)를 소스로 입력받는 피모스트랜지스터(50)와, 게이트로 상기 스위치제어신호생성부(40)로 부터 출력된 스위치제어신호(ACT)를 입력받고, 소스가 접지된 엔모스트랜지스터(52)와, 게이트로 센스앰프구동제어신호(SAPB)를 입력받고, 소스가 피모스트랜지스터(50)의 드레인과 연결되는 피모스트랜지스터(54),(56),(58)와, 게이트로 센스앰프구동제어신호(SAP)를 입력받고, 소스가 엔모스트랜지스터(52)의 드레인과 연결되는 엔모스트랜지스터(68),(70),(72)와, 일측이 피모스트랜지스터(54),(56),(58)의 드레인과 각각 연결되고, 타측이 엔모스트랜지스터(68),(70),(72)의 드레인과 각각 연결되며, 종래와 동일하게 구성되는 복수개의 센스앰프래치를 포함하는 센스앰프래치부(60),(62),(64)로 구성된다.
이와 같이 구성된 본 발명의 작용 및 효과를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제5도를 참조하면, 본 발명은 큰 사이즈(size)를 갖는 피모스트랜지스터(50)와 엔모스트랜지스터(52)를 스위치로 사용하고, 전원전압(VCC) 및 접지전압(Vss) 대신 고전압(VPP) 및 저전압(VBB)을 피모스트랜지스터(50) 및 엔모스트랜지스터(53)의 게이트에 각각 인가되는 스위치제어신호(ACTB),(ACT)로 이용한다.
이러한 고전압(VPP) 및 저전압(VBB)은 워드라인 및 기판전위를 유지하기 위하여 반드시 사용되므로, 고전압(VPP) 및 저전압(VBB)의 생성을 위한 추가적인 회로는 필요하지 않게 된다. 단지, 고전압(VPP) 및 저전압(VBB)가 피모스트랜지스터(50)와 엔모스트랜지스터(52)의 게이트전위로 사용될 수 있도록 하기위하여, 제4도와 같은 레벨쉬프트가 필요하게 된다.
로우어드레스스트로브신호(PASB)가 제6도의 (n)에 도시된 바와 같이, 로우레벨로 천이되면, 로우어드레스(Ai)가 래치되어 프리디코더(32)에 의해 디코딩되고, 그 디코딩된 신호 중에서 상위비트는 메모리셀어레이를 선택하기 위한 신호(MSi)로 전환된다.
이에 따라, 제6도의 (h)에 도시된 바와 같이, 레벨시프터의 스위치제어신호생성부(38)의 접지전압(Vss)레벨의 스위치제어신호(ACTB)를 출력하고, 스위치제어신호생성부(40)는 전원전압(VCC)레벨의 스위치제어신호(ACT)를 출력한다. 이어서, 피모스트랜지스터(50)와 엔모스트랜지스터(52)가 턴온되어, 센스앰프에 전원이 공급되고, 제6도의 (a) 내지 (g)에 도시된 바와 같은 신호에 따라, 워드라인 및 비트라인이 선택되고, 종래와 같이 센스앰프회로가 구동된다.
그후, 로우어드레스스트로브신호(RASB)가 다시 하이레벨로 천이되면, 스위치제어신호생성부(38)는 고전압(VPP)레벨의 스위치제어신호(ACTB)를 출력하고, 스위치제어신호생성부(40)는 저전압(VBB)레벨의 스위치제어신호(ACT)를 출력하여, 센스앰프에 전원이 공급되지 않게 된다.
이상에서 설명된 바와 같이, 본 발명의 센스앰프회로가 1.0V이하의 전원전압이 사용되는 메모리장치에서 사용될 경우, 종래의 3.3V전용 센스앰프회로에 적용될 수 있기 때문에, 회로의 설계시 빠른 테스트시간을 가지고, 대기상태뿐만 아니라 엑티브(active)시에도 선택된 메모리셀어레이의 센스앰프에만 전원을 공급함으로써, 낮은 문턱전압에서의 누설전류를 방지할 수 있다.

Claims (6)

  1. 레벨쉬프트로 부터 인가된 제1스위치제어신호를 게이트로 입력받고, 전원전압을 소스로 입력받는 피모스트랜시스터와, 소스가 상기 피모스트랜시스터의 드레인과 연결되고, 제1센스앰프구동제어신호를 게이트로 입력받는 복수개의 피모스트랜지스터들과, 일측이 상기 복수개의 피모스트랜지스터들과 각각 연결되고, 복수개의 센스앰프래치들을 각각 포함하는 복수개의 센서앰프부와, 제2센스앰프구동제어신호를 게이트로 입력받고, 드레인이 상기 복수개의 센서앰프부들의 타측과 각각 연결된 복수개의 엔모스트랜지스터와, 레벨쉬프트로 부터 인가된 제2스위치제어신호를 게이트로 입력받고, 드레인이 상기 복수개의 엔모스트랜지스터들의 소스와 각각 연결되며, 접지된 소스를 갖는 엔모스트랜지스터로 구성하여 된 것을 특징으로 하는 저전력용 센스앰프회로.
  2. 제1항에 있어서, 상기 레벨쉬프트는 어드레스신호를 입력받아 버퍼링하는 어드레스버퍼와, 그 어드레스버퍼로 부터 출력된 신호를 디코딩하는 프리디코더와, 로우어드레스스트로브신호를 버퍼링하는 로우어드레스스트로브신호버퍼와, 그 로우어드레스스트로브신호버퍼의 출력신호와 상기 프리디코더의 출력신호를 논리연산하는 논리연산부와, 그 논리연산부의 출력신호에 따라 스위치제어신호를 생성하는 제1스위치제어신호생성부와, 상기 논리연산부의 출력신호에 따라 스위치제어신호를 생성하는 제2스위치제어신호생성부로 구성하여 된 것을 특징으로 하는 저전력용 센스앰프회로.
  3. 제2항에 있어서, 상기 논리연산부는 상기 로우어드레스스트로브신호버퍼의 출력신호와 상기 프리디코더의 출력신호를 낸딩하는 제1낸드게이트와, 그 제1낸드게이트의 출력신호 및 짝수개의 인버터들에 의해 지연된 상기 제1낸드게이트의 출력신호를 낸딩하는 제2낸드게이트로 구성하여 된 것을 특징으로 하는 저전력용 센스앰프회로.
  4. 제2항에 있어서, 상기 제1스위치제어신호생성부는 상기 논리연산부의 출력신호를 반전시키는 제1인버터와, 상기 논리연산부의 출력신호를 게이트로 각각 입력받고 서로 직렬연결된 제1피모스트랜지스트 및 제1엔모스트랜지스터와, 고전압을 소스로 입력받고 드레인이 상기 제1피모스트랜지스터의 소스와 연결된 제2피모스트랜지스터와, 고전압을 소스로 입력받고, 게이트가 상기 제1피모스트랜지스트의 드레인 및 상기 제1엔모스트랜지스터의 드레인과 공통연결된 제3피모스트앤지스터와, 상기 제1인버터의 출력신호를 게이트로 각각 입력받고, 상기 제3피모스트랜지스터와 직렬연결된 제4피모스트랜지스터 및 제2엔모스트랜지스터와, 상기 제4피모스트랜지스터의 드레인 및 상기 제2엔모스트랜지스터의 드레인 그리고 상기 제2피모스트랜지스터의 게이트에 공통인가되는 신호를 반전시켜 상기 제1스위치제어신호를 출력하는 제2인버터로 구성하여 된 것을 특징으로 하는 저전력용 센스앰프회로.
  5. 제2항에 있어서, 상기 제2스위치제어신호생성부는 상기 논리연산부의 출력신호를 반전시키는 제1인버터와, 상기 논리연산부의 출력신호를 게이트로 각각 입력받고 서로 직렬연결된 제1피모스트랜지스트 및 제1엔모스트랜지스터와, 드레인이 제1엔모스트랜지스터의 소스와 연결되고, 저전압을 소스로 입력받는 제2엔모스트랜지스터와, 상기 제1인버터의 출력신호를 게이트로 각각 입력받고, 서로 직렬연결된 제2피모스트랜지스트 및 제3엔모스트랜지스터와, 드레인이 상기 제3엔모스트랜지스터의 소스와 연결되고, 게이트가 상기 제1피모스트랜지스트의 드레인 및 상기 제1엔모스트랜지스터의 소스와 공통연결되며, 저전압을 소스로 입력받는 제4엔모스트랜지스터와, 상기 제2엔모스트랜지스터의 게이트 및 상기 제2피모스트랜지스트의 드레인 그리고 상기 제3엔모스트랜지스터의 드레인에 공통인가되는 신호를 반전시키는 제2인버터와, 그 제2인버터의 출력신호를 반전시켜 상기 제2스위치제어신호를 출력하는 제3인버터로 구성하여 된 것을 특징으로 하는 저전력용 센스앰프회로.
  6. 제1항에 있어서, 상기 전원전압은 1.0V이하의 전압인 것을 특징으로 하는 저전력용 센스앰프회로.
KR1019950051093A 1995-12-16 1995-12-16 저전력용 센스앰프회로 KR0167295B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950051093A KR0167295B1 (ko) 1995-12-16 1995-12-16 저전력용 센스앰프회로
US08/764,386 US5751170A (en) 1995-12-16 1996-12-13 Circuit for low voltage sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051093A KR0167295B1 (ko) 1995-12-16 1995-12-16 저전력용 센스앰프회로

Publications (2)

Publication Number Publication Date
KR970051206A KR970051206A (ko) 1997-07-29
KR0167295B1 true KR0167295B1 (ko) 1999-02-01

Family

ID=19440842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051093A KR0167295B1 (ko) 1995-12-16 1995-12-16 저전력용 센스앰프회로

Country Status (2)

Country Link
US (1) US5751170A (ko)
KR (1) KR0167295B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087858A (en) * 1998-06-24 2000-07-11 Cypress Semiconductor Corp. Self-timed sense amplifier evaluation scheme
US5978280A (en) * 1998-06-25 1999-11-02 Cypress Semiconductor Corp. Method, architecture and circuit for reducing and/or eliminating small signal voltage swing sensitivity
US6122203A (en) * 1998-06-29 2000-09-19 Cypress Semiconductor Corp. Method, architecture and circuit for writing to and reading from a memory during a single cycle
US5986970A (en) * 1998-06-29 1999-11-16 Cypress Semiconductor Corp. Method, architecture and circuit for writing to a memory
US5946255A (en) * 1998-07-31 1999-08-31 Cypress Semiconductor Corp. Wordline synchronized reference voltage generator
US6236605B1 (en) 1999-03-26 2001-05-22 Fujitsu Limited Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
JP3415523B2 (ja) * 1999-12-13 2003-06-09 日本電気株式会社 半導体記憶装置
US6583001B1 (en) 2001-05-18 2003-06-24 Sun Microsystems, Inc. Method for introducing an equivalent RC circuit in a MOS device using resistive paths
US6586817B1 (en) * 2001-05-18 2003-07-01 Sun Microsystems, Inc. Device including a resistive path to introduce an equivalent RC circuit
US6489224B1 (en) 2001-05-31 2002-12-03 Sun Microsystems, Inc. Method for engineering the threshold voltage of a device using buried wells
US6624687B1 (en) 2001-05-31 2003-09-23 Sun Microsystems, Inc. Method and structure for supply gated electronic components
US6552601B1 (en) 2001-05-31 2003-04-22 Sun Microsystems, Inc. Method for supply gating low power electronic devices
US6501295B1 (en) 2001-06-01 2002-12-31 Sun Microsystems, Inc. Overdriven pass transistors
US6621318B1 (en) 2001-06-01 2003-09-16 Sun Microsystems, Inc. Low voltage latch with uniform sizing
US6472919B1 (en) 2001-06-01 2002-10-29 Sun Microsystems, Inc. Low voltage latch with uniform stack height
US6489804B1 (en) 2001-06-01 2002-12-03 Sun Microsystems, Inc. Method for coupling logic blocks using low threshold pass transistors
US6605971B1 (en) 2001-06-01 2003-08-12 Sun Microsystems, Inc. Low voltage latch
KR100551430B1 (ko) * 2004-08-11 2006-02-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR100772686B1 (ko) * 2004-10-30 2007-11-02 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2022698B3 (es) * 1988-02-26 1991-12-01 Ibm Amplificador de sentido de doble fase para memorias de acceso aleatorias.
US5334890A (en) * 1992-10-30 1994-08-02 United Memories, Inc. Sense amplifier clock driver
JPH0757465A (ja) * 1993-08-06 1995-03-03 Mitsubishi Electric Corp 半導体回路装置
KR0155617B1 (ko) * 1995-09-15 1998-12-01 문정환 전원선 공유 센스 앰프

Also Published As

Publication number Publication date
KR970051206A (ko) 1997-07-29
US5751170A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
KR0167295B1 (ko) 저전력용 센스앰프회로
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
US5566120A (en) Apparatus and method for controlling transistor current leakage
US6850453B2 (en) Deep power down control circuit
US5859799A (en) Semiconductor memory device including internal power supply circuit generating a plurality of internal power supply voltages at different levels
US5228106A (en) Track-and-regenerate amplifiers and memories using such amplifiers
US6901003B2 (en) Lower power and reduced device split local and continuous bitline for domino read SRAMs
KR100297717B1 (ko) 반도체메모리의입출력선프리차아지회로및이를사용하는반도체메모리
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
KR100220939B1 (ko) 반도체 메모리 장치의 워드라인 구동방법
US5808482A (en) Row decoder with level translator
US6111802A (en) Semiconductor memory device
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
KR960013401B1 (ko) 스태틱 랜덤 억세스 메모리
EP1018745B1 (en) Improved driver circuit
JP2920512B2 (ja) 半導体メモリのセンスアンプ回路
US6046949A (en) Semiconductor integrated circuit
US6061275A (en) Semiconductor integrated circuit device having clamp circuit for accelerating data transfer on data bus
KR100765439B1 (ko) 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
KR100247648B1 (ko) 로오 디코더 회로
KR100335269B1 (ko) 워드라인구동장치
KR100259340B1 (ko) 고속 균등화 회로
KR100386620B1 (ko) 에스램(ｓｒａｍ)의 전원 전압 제어 회로
KR950002018B1 (ko) 반도체 메모리의 비트라인 충전, 등화회로
KR100344759B1 (ko) 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 18

EXPY Expiration of term