KR960013401B1 - 스태틱 랜덤 억세스 메모리 - Google Patents

스태틱 랜덤 억세스 메모리 Download PDF

Info

Publication number
KR960013401B1
KR960013401B1 KR1019930023696A KR930023696A KR960013401B1 KR 960013401 B1 KR960013401 B1 KR 960013401B1 KR 1019930023696 A KR1019930023696 A KR 1019930023696A KR 930023696 A KR930023696 A KR 930023696A KR 960013401 B1 KR960013401 B1 KR 960013401B1
Authority
KR
South Korea
Prior art keywords
data
node
bit line
control circuit
random access
Prior art date
Application number
KR1019930023696A
Other languages
English (en)
Other versions
KR950015394A (ko
Inventor
조원정
최광주
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930023696A priority Critical patent/KR960013401B1/ko
Priority to JP6086123A priority patent/JPH07182871A/ja
Priority to US08/235,941 priority patent/US5408437A/en
Publication of KR950015394A publication Critical patent/KR950015394A/ko
Application granted granted Critical
Publication of KR960013401B1 publication Critical patent/KR960013401B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

스태틱 랜덤 억세스 메모리
제1도는 종래의 기술에 의한 스태틱 랜덤 억세스 메모리를 보이는 도면.
제2도는 제1도에 따른 타이밍도.
제3도는 제1도에 따른 타이밍도.
제4도는 본 발명에 의한 스태틱 랜덤 억세스 메모리를 보이는 도면.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 스태틱 랜덤 억세스 메모리(static random access memory, SRAM)의 데이타 리이드 제어 회로에 관한 것이다.
스태틱 랜덤 억세스 메모리로부터/로 데이타를 리이드 또는 라이트하기 위한 필수적 구성 소자로서는 리이드 인에이블 신호를 입력하여 데이타를 리이드하기 위한 리이드 제어 회로 및 라이트 인에이블 신호를 입력하여 데이타를 리이트하기 위한 라이트 제어 회로가 구비되어야 한다. 반도체 메모리 장치가 고집적화되고 동작전압이 점점 저하됨에 따라 이러한 리이드 제어 회로 및 라이트 제어회로는 점점 더 고속화됨과 동시에 정확한 동작을 수행해야만 신뢰성을 향상시킬 수가 있다.
CMOS 랜덤 억세스 메모리 장치는 스태틱 랜덤 억세스 메모리(static random access memory, SRAM)과 다이나믹 랜덤 억세스 메모리(dyanmic random access memory, DRAM) 등이 있으며, 스태틱 랜덤 억세스 메모리는 데이타를 저장하기 위한 래치회로를 사용하며, 다이나믹 랜덤 억세스 메모리는 전하를 캐피시터에 저장하게 된다. 스태틱 랜덤 억세스 메모리 장치의 스태틱 메모리 셀 구조는 래치 구조로서 두 개의 교차 접속하는 인버터로 구성된다. 즉, 이는 어느 하나의 인버터의 출력이 다른 인버터의 입력이 됨을 의미한다. 라이트 모드에서, 데이타(1 또는 0)는 비트라인으로 실리게 되고, 워드라인이 선택적으로 턴온됨에 의해 데이타가 메모리 셀로 저장된다. 데이타를 리이드하기 위해서 양 비트라인은 프리차아지된 후 워드라인이 선택된다.
제1도는 종래의 기술에 의한 스태틱 랜덤 억세스 메모리를 도시하고 있다.
제1도의 스태틱 랜덤 억세스 메모리는 비트라인 BL 및 (BL)를 프리차아지 하기 위한 프리차아지 제어회로 110과, 소정의 데이타를 저장하며 NMOS 트랜지스터 15,30과 접속하는 WL을 통하여 X-어드레스에 의해 지정되는 메모리 셀 120과, 비트라인(BL)과 접속하고 리이드 인에이블 신호 RE를 입력하여 메모리 셀 120으로부터 데이타를 리이드할 때의 리이드 동작을 제어하는 리이드 제어 회로 100과, 데이타 버스로부터 출력되는 데이타와 라이트 인에이블 신호 WE를 입력하여 데이타의 메모리 셀 120으로 데이타를 라이트할때의 라이트 동작을 제어하는 라이트 제어 회로 130를 구비하고 있다. 리이드 제어 회로는 라이드 인에이블 신호 RE가 입력되는 인버터로 구성된다. 또한, 제1도에 도시된 스태틱 랜덤 억세스 메모리 장치는 메모리 셀 120으로부터/으로 데이타를 리이드 또는 라이트할 때, 비트라인 선택 트랜지스터인 NMOS 트랜지스터 35,40을 선택하는 Y-어드레스 발생 회로 95를 구비하고 있다. 메모리 셀 120은 인버터 20 및 25로 구성되는 래치 구조를 가지며, 따라서 노드 A 및 B는 서로 다른 논리 상태를 가지는 데이타가 설정된다.
라이트 제어 회로 120은 드레인 단자가 노드 N3에 접속하고 소오스 단자에 전원전압 VCC가 접속하는 PMOS 트랜지스터 45와, 드레인 단자가 노드 N4에 접속하고 소오스 단자에 전원전압 VCC가 접속하는 PMOS 트랜지스터 60과, 드레인 단자와 소오스 단자가 서로 교차 접속하는 PMOS 트랜지스터 50,55와, PMOS 트랜지스터 50,55의 드레인 단자와 접지전압 VSS 사이에 접속하는 풀다운용 NMOS 트랜지스터 75,80을 구비하고 있다. NMOS 트랜지스터 75의 게이트 단자는 NOR 게이트 70의 출력 단자와 접속하고 있으며, NOR 게이트 70에는 데이타 버스로부터 출력되는 데이타와 인버터 65에 의해 반전된 라이트 인에이블 신호가 입력된다. NMOS 트랜지스터 80의 게이트 단자는 NOR 게이트 85의 출력 단자와 접속하고 있으며, NOR 게이트 85에는 NOR 게이트 70의 출력신호와 인버터 65에 의해 반전된 라이트 인에이블 신호가 입력된다.
제1도의 스태틱 랜덤 억세스장치에 있어서, 데이타 리드 모드 또는 라이트 모드가 아닌 경우에는 리이드 인에이블 신호 RE 및 라이트 인에이블 신호 WE는 각각 논리 로우 상태를 유지한다. 리이드 인에이블 신호 RE 및 리이트 인에이블 신호 WE가 각각 논리 로우 상태를 유지하는 경우, 프리차아지 신호 PCGB는 논리 로우 상태를 유지한다. 이에 의해, 프리차아지 회로 110의 PMOS 트랜지스터 5,10은 턴온되며, 라이트 제어 회로 130의 PMOS 트랜지스터 45, 60 또는 턴온된다. 프리차아지 회로 110의 PMOS 트랜지스터 5,10 및 라이트 제어 회로 130의 PMOS 트랜지스터 45,60의 각각의 소오스 단자는 전원전압에 각각 접속하고 있으므로 프리차아지 신호 PCGB가 논리 로우 상태로 입력됨에 의해 노드 N1, N2, N3 및 N4는 전원전압 레벨로 프리차아지 된다.
리이드 인에이블 신호 RE가 논리 하이 상태를 유지하게 되면, 즉 라이드 모드를 수행하게 되면, 프리차아지 신호 PCGB는 논리 하이상태가 된다. 따라서, 프리차아지 회로 110의 PMOS 트랜지스터 5,10 및 라이트 제어 회로 130의 PMOS 트랜지스터 45, 60은 각각 턴오프된다. 따라서, 메모리 셀 120으로부터 출력되는 데이타에 의해 노드 N1 및 N2의 전위가 변하게 된다.
또한, 라이트 인에이블 신호 WE가 논리 하이 상태를 유지하게 되면, 즉, 라이트 모드를 수행하게 되면, 프리차아지 신호 PCGB는 논리 하이 상태가 된다. 따라서, 프리차아지 회로 110의 PMOS 트랜지스터 5,10 및 라이트 제어 회로 130의 PMOS 트랜지스터 45,60은 각각 턴오프된다. 따라서, 라이트 제어 회로로부터 출력되는 데이타에 의해 노드 N3 및 N4의 전위가 변하게 된다.
한편, 라이트 인에이블 신호 WE 및 리이드 인에이블 신호 RE가 모두 논리 하이 상태를 유지하는 경우는 존재하지 않음은 당해 분야에 통상적인 지식을 가진자는 용이하게 이해할 수 있을 것이다.
이때, X-어드레스 발생회로 90 및 Y-어드레스 발생 회로 95로부터 출력되는 X-어드레스 신호 X0...Xi 및 Y-어드레스 Y0...Yi는 프리차아지 신호 PCGB가 논리 로우 상태를 유지하고 있으면 논리 로우 상태를 유지하게 된다. 그러나, X-어드레스 발생회로 90 및 Y-어드레스 발생 회로 95로부터 출력되는 어드레스 신호 X0...Xi 및 Y0...Yi는 프리차아지 신호 PCGB가 논리 하이 상태를 유지하게 되면, X-어드레스 신호 X0...Xi 중 하나는 X-어드레스 신호 및 Y-어드레스 신호 Y0...Yi중 하나의 Y-어드레스 신호가 각각 논리 하이 상태로 되고, 이에 의해 해당 어드레스 신호에 의해 지정되는 메모리 셀만이 리이드 또는 라이트 동작을 수행하게 된다.
종래의 기술에 의한 억세스 메모리의 동작을 제1도 및 제2도을 참조하여 더욱 상세히 설명한다.
먼저, 메모리 셀 120에 데이타를 라이트하는 경우를 설명한다. 메모리 셀 120에 데이타를 라이트하는 경우, 라이트 인에이블 신호 WE는 논리 하이 상태로 유지된다. 프리차아지 신호 PCGB가 논리 로우 상태로 유지되어, 노드 N1,N2,N3 및 N4는 전원전압 레벨로 프리차아지 된 이후, 라이트 인에이블 신호 WE가 논리 하이 상태로 인에이블되면, 제1도에 도시된 스태틱 랜덤 억세스 메모리 장치는 라이트모드로 진입하게 된다. 데이타 버스로부터 전송되는 데이타가 논리 하이 상태인 경우, NOR 게이트 70의 출력 신호는 논리 로우 상태가 되어, NMOS 트랜지스터 75는 턴오프된다. 이때, NOR 게이트 85의 출력신호는 논리 하이 상태가 되어, NMOS 트랜지스터 80은 턴온된다. NMOS 트랜지스터 80이 턴온됨에 의해 노드 N4의 전위는 논리 로우 상태가 되고, 이에 의해 PMOS 트랜지스터 50은 턴온된다.
PMOS 트랜지스터 50이 턴온됨에 의해 노드 N3는 논리 하이 상태가 되어, PMOS 트랜지스터 55는 턴오프된다. 물론, 이러한 경우에 있어서, X-어드레스 발생회로 90 및 Y-어드레스 발생 회로 95로부터 출력되는 X-어드레스 신호 X0...Xi중 하나의 X-어드레스 신호 및 Y-어드레스 신호 Y0...Yi중 하나의 Y-어드레스 신호가 각각 논리 하이상태로 되고, 이에 의해 해당 어드레스 신호에 의해 메모리 셀이 지정됨을 이미 상술하였다. 따라서, NMOS 트랜지스터 35 및 40은 각각 턴온 상태에 있으므로, 노드 N3에 설정된 전원전압 레벨의 논리 하이상태의 신호는 NMOS 트랜지스터 35의 드레쉬홀드 전압 Vth만큼 강하되어 노드 N1으로 전송된다. 그러나, 노드 N1은 이미 전원전압 레벨로 프리차지되어 있으므로, 제2도의 타이밍도에서와 같이 일정 시간이 경과한 이후에 노드 N1의 전위는 Vcc-Vth가 된다. 이때, 라이트 제어회로 130의 노드 N4는 논리 로우 상태를 유지하고 있으므로, NMOS 트랜지스터 40을 통과하더라도 전압 강하가 발생되지 않는다. 이에 의해, 노드 N2에는 논리 로우상태의 데이타가 그대로 전송된다. 이렇게 하여 메모리 셀 120의 노드 B에는 노드 N2에 설정된 논리 로우 상태의 데이타가 전송되며, 메모리 셀 120의 구조가 인버터 20 및 25로 이루어진 래치 형태이므로 노드 A에는 논리 하이 상태의 데이타가 설정된다. 결국, 노드 N1에 설정되는 Vcc-Vth의 전위는 노드 A로 전달됨에도 불구하고 인버터 20 및 25의 동작에 의해 노드 A에는 완전한 전원전압 레벨의 전위가 설정된다. 따라서, 메모리 셀 120으로 정확한 라이트 동작이 수행될 수 있다.
데이타 버스로부터 전송되는 데이타가 로우 상태인 경우, NOR 게이트 70의 출력 신호는 논리 하이상태가 되어, NMOS 트랜지스터 75는 턴온된다. 이때, NOR 게이트 85의 출력 신호는 논리 로우 상태가 되어, NMOS 트랜지스터 75가 턴온됨에 의해 노드 N3의 전위는 논리 로우 상태가 되고, 이에 의해 PMOS 트랜지스터 55는 턴온된다. PMOS 트랜지스터 55가 턴온됨에 의해 노드 N4에는 논리 하이상태가 되어, PMOS 트랜지스터 50은 턴오프된다. 물론 이러한 경우에 있어서, X-어드레스 발생회로 90 및 Y-어드레스 발생회로 95로부터 출력되는 X-어드레스 신호 X0...Xi중 하나의 X-어드레스 신호 및 Y-어드레스 신호 Y0...Yi중 하나의 Y-어드레스 신호가 각각 논리 하이상태로 되고, 이에 의해 해당 어드레스 신호에 의해 메모리 셀이 지정됨을 이미 상술하였다. 따라서, NMOS 트랜지스터 35 및 40은 각각 턴온 상태에 있으므로, 노드 N4에 설정된 전원전압 레벨의 논리 하이 상태의 신호는 NMOS 트랜지스터 40의 드레쉬 홀드 전압 Vth만큼 강하되어 노드 N2로 전송된다. 그러나, 노드 N2에는 미리 전원 전압 레벨로 프리차아지되어 있으므로, 일정 시간이 경과한 이후에 노드 N2의 전위는 Vcc-Vth가 된다. 이때 라이트 제어 회로 130의 노드 N3은 논리 로우 상태를 유지하고 있으므로, NMOS 트랜지스터 35를 통과하더라도 전압 강하가 발생되지는 않는다. 이에 의해, 노드 N1에는 논리 로우 상태의 데이타가 그대로 전송된다. 이렇게 하여 메모리 셀 120의 노드 A에는 N1에 설정된 논리 로우 상태의 데이타가 전송되며, 메모리 셀 120의 구조가 인버터 20 및 25로 이루어진 래치 형태이므로 노드 B에는 논리 하이 상태의 데이타가 설정된다. 결국, 노드 N2에 설정되는 Vcc-Vth의 전위는 노드 B로 전달됨에도 불구하고, 인버터 20 및 25의 동작에 의해 노드 B에는 완전한 전원전압 레벨의 전위가 설정된다. 따라서, 메모리 셀 120으로 정확한 라이트 동작이 수행될 수 있다.
메모리 셀 120으로부터 데이타를 리이드하는 경우를 설명한다. 메모리 셀 120으로부터 데이타를 리이드하는 경우, 리이드 인에이블 신호 RE는 논리 하이상태로 유지된다. 프리차아지 신호 PCGB가 논리 로우상태로 유지되어, 노드 N1, N2, N3 및 N4는 전원전압 레벨로 플리차아지 된 이후, 리이드 인에이블 신호 RE가 논리 하이 상태로 인에이블되며, X-어드레스 발생회로 90 및 Y-어드레스 발생 회로 95로부터 출력되는 X-어드레스 신호 X0...Xi중 하나의 X-어드레스 신호 및 Y-어드레스 신호 Y0...Yi중 하나의 Y-어드레스 신호가 각각 논리 하이 상태가 됨에 따라, 이에 의해 해당 어드레스 신호에 의해 메모리 셀 120으로부터 데이타가 노드 N1 및 N2로 각각 출력된다.
먼저, 메모리 셀 120의 노드 A가 전원전압 레벨의 논리 하이상태로 유지되고, 노드 B가 접지전압 레벨의 논리 로우 상태로 유지되는 경우, NMOS 트랜지스터 15 및 30이 턴온됨으로 인하여 노드 N1에는 NMOS 트랜지스터 15의 드레쉬홀드 전압 Vth만큼 강하된 Vcc-Vth의 전위를 가지는 데이타가 설정되고, 노드 N2에는 논리 로우상태의 데이타가 설정된다. 이때, 노드 N1은 미리 전원전압 레벨로 차아지되어 있으므로, 일정 시간이 경과한 이후에 노드 N1에는 Vcc-Vth의 전위가 설정된다. 한편, 라이트 제어 회로 130의 노드 N3는 전원전압 레벨의 논리 하이 상태로 차아지되어 있다가, 리이드 인에이블 신호 RE가 논리 하이 상태로 된 후 일정한 시간이 경과하면 Vcc-Vth의 전위를 가지게 된다. 이에 의해 노드 N4에 설정된 논리 로우 상태의 신호는 리이드 제어 회로 100으로 입력된 후 데이타 버스로 논리 하이상태의 데이타가 출력되게 된다.
메모리 셀 120의 노드 A가 접지전압 레벨의 논리 로우상태로 유지되고, 노드 B가 전원전압 레벨의 논리 하이 상태로 유지되는 경우, NMOS 트랜지스터 15 및 30이 턴온됨으로 인하여 노드 N1에는 논리 로우 상태의 데이타가 설정되고, 노드 N2에는 NMOS 트랜지스터 30의 드레쉬홀드 전압 Vth만큼 강하된 Vcc-Vth의 전위를 가지는 데이타가 설정된다. 이때, 노드 N2는 미리 전원전압 레벨로 프리차아지되어 있으므로, 제3도의 타이밍도에서와 같이 일정 시간이 경과한 이후에 노드 N2에는 Vcc-Vth의 전위가 설정된다. 한편, 라이트 제어 회로 130의 노드 N4는 미리 전원전압 레벨의 논리 하이 상태로 차아지되어 있다가, 리이드 인에이블 신호 RE가 논리 하이 상태로 된 후 일정한 시간이 경과하면 제3도에 도시된 타이밍도에서와 같이 Vcc-Vth의 전위를 가지게 된다. 이에 의해 노드 N4에 설정된 Vcc-Vth의 전압 레벨을 가지는 신호는 리이드 제어 회로 100으로 입력되는 데이타 버스로 논리 로우 상태의 데이타가 출력되게 된다. 이때, 리이드 시간, 즉, 리이드 인에이블 신호 RE가 논리 하이 상태로 인에이블되는 시간이 길어지면, 노드 N4에 설정되는 전위는 Vcc-Vth로 설정된다. 이때, 공급 전압의 전위가 높은 상태인 경우, 즉 리이드 제어 회로 100의 인버터에 대응되는 논리 드레쉬홀드 전압 이상의 전압이 공급되면 정확히 리이드 동작이 수행된다. 한편, 공급 전압의 전위가 낮은 경우라도 리이드 인에이블 신호 RE가 논리 하이 상태를 유지하는 구간이 짧은 경우, 즉 라이드 제어 회로 130이 노드 N4가 Vcc-Vth의 전압 레벨까지 방전되기 이전에 리이드 동작이 끝나게 되더라도 정확한 리이드 동작이 수행된다.
그러나, 제1도에 도시된 종래의 기술에 의한 랜덤 엑세스 메모리에서, 공급전압의 전위가 낮고, 리이드 인에이블 신호 RE가 논리 하이 상태를 유지하는 구간이 길어지는 경우, 즉, 저전압, 저주파수 영역에서 리이드 동작이 수행되면, 리이드 인에이블 신호 RE가 논리 하이 상태를 유지하는 구간 내에서 노드 N4의 전압 이 Vcc-Vth으로 방전되어 리이드 제어 회로 100의 인버터에 대응되는 논리 드레쉬 홀드 전압이 정확하게 설정되지 않으므로, 리이드 제어 회로 100의 인버터의 동작이 불안정하게 되어 데이타 리이드시 오동작을 하는 경우가 발생하는 문제점이 있었다.
따라서, 본 발명의 목적은 랜덤 스태틱 랜덤 억세스 메모리 장치의 데이타 리이드시, 저전압 및 저주파수 영역에서도 안정된 동작을 수행하는 스태틱 랜덤 억세스 메모리를 제공함에 있다.
본 발명의 또다른 목적은 스태틱 랜덤 억세스 메모리 장치의 리이드 제어 회로에 있어서, 저전압 및 저주파수 영역에서도 안정된 동작을 수행하는 스태틱 랜덤 억세스 메모리 장의 리이드 제어 회로를 제공함에 있다.
상술한 바와 같이 본 발명의 목적은 랜덤 억세스 메모리 장치에 있어서 프리차아지 신호에 응답하여 비트라인을 일정한 전압 레벨로 프리차아지 하기 위한 프리차아지 회로와, 워드라인과 상기 비트라인에 접속하며 데이타를 저장하기 위한 메모리 셀과, 상기 워드라인을 선택하기 위한 워드라인 선택 어드레스 발생 수단과, 상기 비트라인을 선택하기 위한 비트라인 선택 어드레스 발생 수단과, 출력단에 리이드 인에이블 신호가 입력되는 인버터와 상기 비트라인과 접속되고 데이타 리이드시 상기 비트라인의 상기 데이타를 래치하여 상기 인버터에 대응하는 일정한 논리 드레쉬홀드 전압을 유지하기 위한 래치 수단을 구비하는 리이드 제어 회로와, 상기 메모리 셀에 데이타를 입력시키기 위하여 상기 비트라인과 접속되는 라이트 제어 회로를 구비함을 특징으로 하는 스태틱 랜덤 억세스 메모리 장치를 제공함으로서 달성된다. 이때, 리이드 제어 회로의 래치 수단은 제1논리 상태를 가지는 상기 데이타와 제2논리 상태를 가지는 상기 데이타를 입력으로 하며, 출력 신호가 서로 교차하여 입력되는 NOR 게이트를 구비함을 특징으로 한다.
이하 본 발명의 상세한 설명을 첨부한 제4도를 참조하여 상세히 설명한다. 설명의 편의를 위하여 본 발명에 의한 랜덤 엑세스 메모리에서 구성 소자와 종래의 기술에 의한 랜덤 억세스 메모리의 구성 소자가 동일한 경우에는 동일한 참조 번호를 사용하였다.
제4도는 스태틱 랜덤 억세스 메모리는 비트라인 BL 및 [BL]를 프리차아지하기 위한 프리차아지 제어회로 110과, 소정의 데이타를 저장하며 NMOS 트랜지스터 15, 30과 접속하는 WL을 통하여 X-어드레스에 의해 지정되는 메모리 셀 120과, 비트라인 [BL]과 접속하여 리이드 인에이블 신호 RE를 입력하여 메모리 셀 120으로부터 데이타를 리이드 할 때의 리이드 동작을 제어하는 리이드 제어 회로 100과, 데이타 버스로부터 출력되는 데이타와 라이트 인에이블 신호 WE를 입력하여 데이타의 메모리 셀 120으로 데이타를 라이트 할 때의 라이트 동작을 제어하는 라이트 제어 회로 130을 구비하고 있다. 이때, 리이드 제어 회로 105는 비트라인 BL에 실리는 데이타와 NOR 게이트 120이 출력 신호가 입력되는 NOR 게이트 110과, NOR 게이트 110의 출력 신호와 비트라인 [BL]에 실리는 데이타를 입력하는 NOR 게이트 120으로 구성되는 래치 구조를 가지며, 그 출력단에 리이드 인에이블 신호 RE가 입력되는 인버터 115를 가진다. 이러한 래치 구조로 인하여 인버터 115에 대응되는 논리 드레쉬 홀드 전압이 정확하게 설정되어 안정된 리이드 동작이 수행된다.
본 발명에 의한 랜덤 엑세스 메모리의 구조 및 동작은 종래의 기술에 의한 랜덤 억세스 메모리의 구조와 동작과 유사함을 알 수 있다. 특히, 본 발명에 의한 랜덤 억세스 메모리의 데이타 라이트 동작은 종래의 기술과 동일하므로 상세히 설명을 생략한다.
본 발명에 의한 랜덤 억세스 메모리의 데이타 리이드 동작에 있어서, 메모리 셀 120으로부터 데이타를 리이드하는 경우를 설명한다. 메모리 셀 120으로부터 데이타를 리이드하는 경우, 리이드 인에이블 신호 RE는 논리 하이 상태로 유지된다. 프리차아지 신호 PCGB가 논리 로우 상태로 유지되어, 노드 N1,N2,N3 및 N4는 전원전압 레벨로 프리차아지된 이후, 리이드 인에이블 신호 RE가 논리 하이 상태로 인에이블되면 X-어드레스 발생회로 90 및 Y-어드레스 발생 회로 95로부터 출력되는 X-어드레스 신호 X0...Xi 중 하나의 X-어드레스 신호 및 Y-어드레스 신호 Y0...Yi중 하나의 Y-어드레스 신호가 각각 논리 하이 상태가 됨에 따라, 이에 의해 해당 어드레스 신호에 의해 메모리 셀 120으로부터 데이타가 노드 N1 및 N2로 각각 출력된다.
메모리 셀 120의 노드 A가 접지전압 레벨의 논리 로우 상태로 유지되고, 노드 B가 전원전압 레벨의 논리 하이 상태로 유지되는 경우, 즉 메모리 셀 120의 데이타가 로우인 경우, NMOS 트랜지스터 15 및 30이 턴온됨으로 인하여 노드 N1에는 노드 로우 상태의 데이타가 설정되고, 노드 N2에는 NMOS 트랜지스터 30의 드레쉬홀드 전압 Vth만큼 강하된 Vcc-Vth의 전위를 가지는 데이타가 설정된다. 이때, 노드 N2는 미리 전원전압 레벨로 프리차아지되어 있으므로, 일정 시간이 경과한 이후에 노드 N2에는 Vcc-Vth의 전위가 설정된다. 한편, 라이트 제어 회로 130의 노드 N4는 전원전압 레벨의 논리 하이 상태로 차아지되어 있다가 리이드 인에이블 신호 RE가 논리 하이상태로 된 후 일정한 시간이 경과하면 Vcc-Vth의 전위를 가지게 된다. 한편, 노드 N3은 전원전압 레벨의 논리 하이 상태로 차아지되어 있다가 리이드 인에이블 신호 RE가 논리 하이 상태로 된 후 논리 로우 상태를 유지하게 된다.
그러나, 노드 N3 및 N4가 논리 하이 상태를 유지하는 시점에서 리이드 인에이블 신호 RE가 논리 하이 상태로 인에이블된다. 즉, 리이드 제어 회로 105의 NOR 게이트 120에는 노드 N4에 설정된 논리 하이상태의 신호가 입력되고, NOR 게이트 110에는 노드 N3에 설정된 논리 하이 상태의 신호가 입력된 상태에서 리이드 인에이블 신호 RE가 논리 하이 상태로 인에이블되어 노드 N3는 논리 로우 상태가 된다. 따라서, NOR 게이트 110에는 노드 N3의 논리 로우 상태의 신호와 NOR 게이트 120의 논리 로우상태의 출력 신호가 입력되므로 NOR 게이트 110의 출력은 논리 하이 상태가 된다. 이로 인하여 NOR게이트 120에는 노드 N4의 신호와 NOR 게이트 110의 논리 하이 상태의 출력 신호가 입력되므로, NOR게이트 특성상 하나의 입력이 논리 하이 상태가 되면, NOR 게이트의 출력은 항상 논리 로우상태를 유지하므로, 노드 N4의 전압이 일정 시간 경과 후에 Vcc-Vth로 낮아지더라도 NOR 게이트 120회의 출력신호이 논리의 상태는 변하지 않는다. 따라서, 리이드 제어 회로 105의 인버터 115에 입력되는 신호는 인버터 115에 대응되는 논리 드레쉬홀드 전압으로 정확하게 설정되어 안정된 리이드 동작을 수행하게 할 수 있다.
메모리 셀 120의 노드 A가 전원전압 레벨의 논리 하이 상태로 유지되고, 노드 B가 접지전압 레벨의 논리 로우상태로 유지되는 경우, 즉 메모리 셀 120의 셀 데이타가 논리 하이인 경우, NMOS 트랜지스터 15 및 30이 턴온됨으로 인하여, 노드 N1에는 NMOS 트랜지스터 15의 드레쉬홀드 전압만큼 강하된 Vcc-Vth의 전위를 가지는 데이타가 설정되고, 노드 N2에는 논리 로우 상태의 데이타가 설정된다. 이때, 노드 N1은 미리 전원전압 레벨로 프리차아지되어 있으므로, 일정 시간이 경과한 이후에 노드 N1에는 Vcc-Vth의 전위가 설정된다. 한편, 라이트 제어 회로 130의 노드 N3는 전원전압 레벨의 논리 하이 상태로 차아지되어 있다가 리이드 인에이블 신호 RE가 논리 하이 상태로 된 후 일정 시간이 경과하면 Vcc-Vth의 전위를 가지게 된다. 한편, 노드 N4는 전원전압 레벨의 논리 하이 상태로 차아지되어 있다가 리이드 인에이블 신호 RE가 논리 하이 상태로 된 이후에 논리 로우 상태를 유지하게 된다.
그러나, 노드 N3 및 N4가 논리 하이 상태를 유지하는 시점에서 리이드 인에이블 신호 RE가 논리 하이상태로 인에이블된다. 즉, 리이드 제어 회로 105의 NOR 게이트 20에는 노드 N4에 설정된 논리 하이 상태의 신호가 입력되고, NOR 게이트 110에는 노드 N3에 설정된 논리 하이 상태의 신호가 입력된 상태에서의 리이드 인에이블 신호 RE가 논리 하이 상태로 인에이블되어 노드 N4는 논리 로우 상태가 된다. 따라서, NOR 게이트 120에는 노드 N4의 논리 로우 상태의 신호와 NOR게이트 120의 논리 로우 상태의 출력 신호가 입력되므로 NOR 게이트 120의 출력은 논리 하이 상태가 된다. 이로 인하여 NOR 게이트 110에는 노드 N3의 신호와 NOR 게이트 120의 논리 하이 상태의 출력 신호가 입력되므로, NOR게이트의 특성상 하나의 입력이 논리 하이 상태가 되면, NOR 게이트의 출력은 항상 논리 로우 상태를 유지하므로, 노드 N3의 전압이 일정 시간 경과 후에 Vcc-Vth로 낮아지더라도 NOR 게이트 110의 출력 신호의 논리 상태는 변하지 않는다. 따라서, 리이드 제어 회로 105의 인버터 115에 입력되는 신호는 인버터 115에 대응되는 논리 드레쉬홀드 전압으로 정확하게 설정되어 안정된 리이드 동작을 수행하게 할 수 있다.
본 발명은 상술한 바와 같은 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 실시예가 가능하다. 특히 리이드 제어 회로에 있어서, 제1논리 상태를 가지는 데이타와 제2논리 상태를 가지는 데이타를 입력으로 하며, 출력 신호가 서로 교차하여 입력되는 NOR 게이트 110 및 120이 구성을 다르게 변경하여 실시할 수 있음을 당해 분야에 통상적인 지식을 가진자는 용이하게 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 랜덤 억세스 메모리의 리이드 제어 회 로는 비트라인으로부터 출력되는 데이타를 래치함으로서 리이드 제어 회로의 출력단에 구비되는 인버터에 대응되는 논리 드레쉬홀드 전압을 정확하게 설정함으로써 저전압, 저주파수 영역에서도 안정된 동작을 수행할 수 있는 효 과가 있다.

Claims (2)

  1. 스태틱 랜덤 억세스 메모리 장치에 있어서, 프리차아지 신호에 응답하여 비트라인을 일정한 전압 레벨로 프리차아지 하기 위한 프리차아지 회로와, 워드라인과 상기 비트라인에 접속하며 데이타를 저장하기 위한 메모리 셀과 ; 상기 워드라인을 선택하기 위한 워드라인 선택 어드레스 발생 수단과, 상기 비트라인을 선택하기 위한 비트라인 선택 어드레스 발생 수단과, 출력단에 리이드 인에이블 신호가 입력되는 인버터와 상기 비트라인과 접속되고 데이타 리이드시 상기 비트라인의 상기 데이타를 래치하여 상기 인버터에 대응되는 일정한 논리 드레쉬홀드 전압을 유지하기 위한 래치 수단을 구비하는 리이드 제어 회로와, 상기 메모리 셀에 데이타를 입력시키기 위하여 상기 비트라인과 접속되는 라이트 제어 회로를 구비함을 특징으로 하는 스태틱 랜덤 억세스 메모리 장치.
  2. 제1항에 있어서, 상기 래치수단은 제1논리 상태를 가지는 상기 데이타와 제2논리 상태를 가지는 상기 데이타를 입력으로 하며, 출력 신호가 서로 교차하여 입력되는 NOR 게이트를 구비함을 특징으로 하는 스태틱 랜덤 억세스 메모리 장치.
KR1019930023696A 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리 KR960013401B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930023696A KR960013401B1 (ko) 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리
JP6086123A JPH07182871A (ja) 1993-11-09 1994-04-25 スタティックランダムアクセスメモリ
US08/235,941 US5408437A (en) 1993-11-09 1994-05-02 Static random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023696A KR960013401B1 (ko) 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리

Publications (2)

Publication Number Publication Date
KR950015394A KR950015394A (ko) 1995-06-16
KR960013401B1 true KR960013401B1 (ko) 1996-10-04

Family

ID=19367625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023696A KR960013401B1 (ko) 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리

Country Status (3)

Country Link
US (1) US5408437A (ko)
JP (1) JPH07182871A (ko)
KR (1) KR960013401B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491428A (en) * 1993-12-20 1996-02-13 Hitachi Microsystems, Inc. Bus-isolating pre-charge buffer
KR0147712B1 (ko) * 1995-06-30 1998-11-02 김주용 에스램의 저전압 동작용 비트 라인 회로
US5689454A (en) * 1996-01-11 1997-11-18 Cyrix Corporation Circuitry and methodology for pulse capture
JP2000011661A (ja) * 1998-06-26 2000-01-14 Nec Corp データアウトバッファ回路
US6184722B1 (en) 1998-09-02 2001-02-06 Kabushiki Kaisha Toshiba Latch-type sense amplifier for amplifying low level differential input signals
US6649453B1 (en) * 2002-08-29 2003-11-18 Micron Technology, Inc. Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation
US9484084B2 (en) 2015-02-13 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Pulling devices for driving data lines
CN111768807B (zh) * 2020-06-28 2024-06-14 上海磁宇信息科技有限公司 磁性随机存储单元的字线电源控制电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146293A (ja) * 1986-12-09 1988-06-18 Toshiba Corp 半導体記憶装置
JPH04114395A (ja) * 1990-09-05 1992-04-15 Nec Corp 半導体記憶回路

Also Published As

Publication number Publication date
US5408437A (en) 1995-04-18
JPH07182871A (ja) 1995-07-21
KR950015394A (ko) 1995-06-16

Similar Documents

Publication Publication Date Title
US6097665A (en) Dynamic semiconductor memory device having excellent charge retention characteristics
KR100604876B1 (ko) 다양한 ｐｖｔ 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 ｓｒａｍ 장치
US5040146A (en) Static memory cell
KR100391020B1 (ko) 데이터 유지회로
KR0167295B1 (ko) 저전력용 센스앰프회로
KR100297717B1 (ko) 반도체메모리의입출력선프리차아지회로및이를사용하는반도체메모리
US6990034B2 (en) Static semiconductor memory device and method of controlling the same
KR100468718B1 (ko) 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법
KR960013401B1 (ko) 스태틱 랜덤 억세스 메모리
US6292418B1 (en) Semiconductor memory device
KR910004733B1 (ko) 데이타 버스 리셋트 회로를 지닌 반도체 기억장치
US6798704B2 (en) High Speed sense amplifier data-hold circuit for single-ended SRAM
US5229964A (en) Read circuit for large-scale dynamic random access memory
US5446694A (en) Semiconductor memory device
KR950007141B1 (ko) 의사 스태틱 ram의 제어회로
KR20000008774A (ko) 동기식 디램의 자동 프리차지 장치
KR100294450B1 (ko) 반도체메모리장치의어레이내부전원전압발생회로
JP2937719B2 (ja) 半導体記憶装置
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
US5703819A (en) Sense amplifier driving circuit
KR100302424B1 (ko) 논리하이브리드메모리용반도체메모리
US5438551A (en) Semiconductor integrated circuit device
US4327426A (en) Column decoder discharge for semiconductor memory
US6046949A (en) Semiconductor integrated circuit
KR970004997B1 (ko) 디램의 열 어드레스 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 17

EXPY Expiration of term