KR100604876B1 - 다양한 pvt 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 sram 장치 - Google Patents
다양한 pvt 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 sram 장치 Download PDFInfo
- Publication number
- KR100604876B1 KR100604876B1 KR1020040051525A KR20040051525A KR100604876B1 KR 100604876 B1 KR100604876 B1 KR 100604876B1 KR 1020040051525 A KR1020040051525 A KR 1020040051525A KR 20040051525 A KR20040051525 A KR 20040051525A KR 100604876 B1 KR100604876 B1 KR 100604876B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- virtual
- supply voltage
- ground voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 4
- 241001506308 Potato virus T Species 0.000 description 14
- 229920002102 polyvinyl toluene Polymers 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
Claims (10)
- 워드 라인, 비트라인, 상보 비트라인, 버츄얼 전원 전압 및 버츄얼 접지 전압에 연결되는 다수개의 SRAM 셀들;저 누설 전류 모드일 때 전원 전압으로부터 일정 전압 강하된 전압 레벨을 상기 버츄얼 전원 전압으로 공급하고, 액티브 모드일 때 상기 전원 전압을 버츄얼 전원 전압으로 공급하되, 상기 전원 전압과 상기 접지 전압 사이에 다이오드형의 엔모스 트랜지스터를 포함하는 제1 바이어스 장치; 및상기 저 누설 전류 모드일 때 접지 전압으로부터 일정 전압 상승된 전압 레벨을 상기 버츄얼 접지 전압으로 공급하고, 상기 액티브 모드일 때 상기 접지 전압을 상기 버츄얼 접지 전압으로 공급하되, 상기 버츄얼 접지 전압과 상기 접지 전압 사이에 다이오드형의 피모스 트랜지스터를 포함하는 제2 바이어스 장치를 구비하는 것을 특징으로 하는 SRAM.
- 제1항에 있어서, 상기 제1 바이어스 장치는상기 전원 전압이 그 소스에 연결되고 상기 액티브 모드일 때 활성화되는 제1 제어 신호가 그 게이트에 연결되고 상기 버츄얼 전원 전압이 그 드레인에 연결되는 제1 피모스 트랜지스터;상기 전원 전압이 그 소스에 연결되고 상기 버츄얼 전원 전압이 그 게이트와 드레인에 연결되는 제2 피모스 트랜지스터; 및상기 전원 전압이 그 소스에 연결되고 상기 버츄얼 전원 전압이 그 게이트와 드레인에 연결되는 상기 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 SRAM.
- 제1항에 있어서, 상기 제2 바이어스 장치는상기 접지 전압이 그 소스에 연결되고 상기 액티브 모드일 때 활성화되는 제2 제어 신호가 그 게이트에 연결되고 상기 버츄얼 접지 전압이 그 드레인에 연결되는 제1 엔모스 트랜지스터;상기 버츄얼 접지 전압이 그 소스에 연결되고 상기 접지 전압이 그 게이트와 드레인에 연결되는 제2 엔모스 트랜지스터; 및상기 버츄얼 접지 전압이 그 소스에 연결되고 상기 접지 전압이 그 게이트와 드레인에 연결되는 상기 피모스 트랜지스터를 구비하는 것을 특징으로 하는 SRAM.
- 제1항에 있어서, 상기 SRAM 셀은6T SRAM 셀인 것을 특징으로 하는 SRAM.
- 제1항에 있어서, 상기 버츄얼 전원 전압은상기 전원 전압으로부터 상기 제2 피모스 트랜지스터의 문턱 전압 만큼 하강된 전압 레벨을 갖는 것을 특징으로 하는 SRAM.
- 제1항에 있어서, 상기 버츄얼 접지 전압은상기 접지 전압으로부터 상기 제2 엔모스 트랜지스터의 문턱 전압 만큼 상승된 전압 레벨을 갖는 것을 특징으로 하는 SRAM.
- 워드 라인, 비트라인, 상보 비트라인, 버츄얼 전원 전압 및 버츄얼 접지 전압에 연결되는 다수개의 SRAM 셀들;전원 전압이 그 소스에 연결되고 액티브 모드일 때 활성화되는 제1 제어 신호가 그 게이트에 연결되고 상기 버츄얼 전원 전압이 그 드레인에 연결되는 제1 피모스 트랜지스터;상기 전원 전압이 그 소스에 연결되고 상기 버츄얼 전원 전압이 그 게이트와 드레인에 연결되는 제2 피모스 트랜지스터;상기 전원 전압이 그 소스에 연결되고 상기 버츄얼 전원 전압이 그 게이트와 드레인에 연결되는 제3 엔모스 트랜지스터접지 전압이 그 소스에 연결되고 상기 액티브 모드일 때 활성화되는 제2 제어 신호가 그 게이트에 연결되고 상기 버츄얼 접지 전압이 그 드레인에 연결되는 제1 엔모스 트랜지스터;상기 버츄얼 접지 전압이 그 소스에 연결되고 상기 접지 전압이 그 게이트와 드레인에 연결되는 제2 엔모스 트랜지스터; 및상기 버츄얼 접지 전압이 그 소스에 연결되고 상기 접지 전압이 그 게이트와 드레인에 연결되는 제3 피모스 트랜지스터를 구비하는 것을 특징으로 하는 SRAM.
- 제7항에 있어서, 상기 SRAM 셀은6T SRAM 셀인 것을 특징으로 하는 SRAM.
- 제7항에 있어서, 상기 버츄얼 전원 전압은상기 전원 전압으로부터 상기 제2 피모스 트랜지스터의 문턱 전압 만큼 하강된 전압 레벨을 갖는 것을 특징으로 하는 SRAM.
- 제7항에 있어서, 상기 버츄얼 접지 전압은상기 접지 전압으로부터 상기 제2 엔모스 트랜지스터의 문턱 전압 만큼 상승된 전압 레벨을 갖는 것을 특징으로 하는 SRAM.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040051525A KR100604876B1 (ko) | 2004-07-02 | 2004-07-02 | 다양한 pvt 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 sram 장치 |
US11/124,787 US7110317B2 (en) | 2004-07-02 | 2005-05-09 | SRAM employing virtual rail scheme stable against various process-voltage-temperature variations |
TW094119465A TWI261250B (en) | 2004-07-02 | 2005-06-13 | SRAM employing virtual rail scheme stable against various process-voltage-temperature variations |
CN200510082155A CN100594556C (zh) | 2004-07-02 | 2005-07-04 | 不同工艺-电压-温度变化下稳定的静态随机存取存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040051525A KR100604876B1 (ko) | 2004-07-02 | 2004-07-02 | 다양한 pvt 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 sram 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060002478A KR20060002478A (ko) | 2006-01-09 |
KR100604876B1 true KR100604876B1 (ko) | 2006-07-31 |
Family
ID=35513740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040051525A KR100604876B1 (ko) | 2004-07-02 | 2004-07-02 | 다양한 pvt 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 sram 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7110317B2 (ko) |
KR (1) | KR100604876B1 (ko) |
CN (1) | CN100594556C (ko) |
TW (1) | TWI261250B (ko) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004362695A (ja) * | 2003-06-05 | 2004-12-24 | Renesas Technology Corp | 半導体記憶装置 |
CN100524517C (zh) * | 2003-10-27 | 2009-08-05 | 日本电气株式会社 | 半导体存储装置 |
US7167025B1 (en) | 2004-02-14 | 2007-01-23 | Herman Schmit | Non-sequentially configurable IC |
US7425841B2 (en) | 2004-02-14 | 2008-09-16 | Tabula Inc. | Configurable circuits, IC's, and systems |
US7317331B2 (en) | 2004-11-08 | 2008-01-08 | Tabula, Inc. | Reconfigurable IC that has sections running at different reconfiguration rates |
US7330050B2 (en) | 2004-11-08 | 2008-02-12 | Tabula, Inc. | Storage elements for a configurable IC and method and apparatus for accessing data stored in the storage elements |
US7230869B1 (en) | 2005-03-15 | 2007-06-12 | Jason Redgrave | Method and apparatus for accessing contents of memory cells |
US7272031B1 (en) * | 2005-03-15 | 2007-09-18 | Tabula, Inc. | Method and apparatus for reduced power cell |
US7242600B2 (en) * | 2005-10-28 | 2007-07-10 | Qualcomm Incorporated | Circuit and method for subdividing a CAMRAM bank by controlling a virtual ground |
US7802113B2 (en) * | 2005-12-13 | 2010-09-21 | Silicon Laboratories Inc. | MCU with on-chip boost converter controller |
US7493505B2 (en) * | 2005-12-13 | 2009-02-17 | Silicon Laboratories Inc. | MCU with low power mode of operation |
US7855578B2 (en) * | 2006-02-01 | 2010-12-21 | Wisconsin Alumni Research Foundation | Domino logic circuit techniques for suppressing subthreshold and gate oxide leakage |
US7669097B1 (en) | 2006-03-27 | 2010-02-23 | Tabula, Inc. | Configurable IC with error detection and correction circuitry |
US7400175B2 (en) * | 2006-05-31 | 2008-07-15 | Fujitsu Limited | Recycling charge to reduce energy consumption during mode transition in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits |
US7400523B2 (en) * | 2006-06-01 | 2008-07-15 | Texas Instruments Incorporated | 8T SRAM cell with higher voltage on the read WL |
US7619916B2 (en) * | 2006-07-06 | 2009-11-17 | Stmicroelectronics Pvt. Ltd. | 8-T SRAM cell circuit, system and method for low leakage current |
US7542329B2 (en) * | 2006-07-19 | 2009-06-02 | International Business Machines Corporation | Virtual power rails for integrated circuits |
JP2008176829A (ja) * | 2007-01-16 | 2008-07-31 | Fujitsu Ltd | メモリマクロ |
US8112468B1 (en) | 2007-03-22 | 2012-02-07 | Tabula, Inc. | Method and apparatus for performing an operation with a plurality of sub-operations in a configurable IC |
US8248101B2 (en) | 2007-09-06 | 2012-08-21 | Tabula, Inc. | Reading configuration data from internal storage node of configuration storage circuit |
US7796418B2 (en) * | 2008-03-19 | 2010-09-14 | Broadcom Corporation | Programmable memory cell |
US7773407B2 (en) * | 2008-06-26 | 2010-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | 8T low leakage SRAM cell |
US20100283445A1 (en) * | 2009-02-18 | 2010-11-11 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
US8319548B2 (en) * | 2009-02-18 | 2012-11-27 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
US7825720B2 (en) | 2009-02-18 | 2010-11-02 | Freescale Semiconductor, Inc. | Circuit for a low power mode |
US8406039B2 (en) * | 2009-07-13 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low-leakage power supply architecture for an SRAM array |
EP2476036A4 (en) | 2009-09-09 | 2013-04-10 | Marvell World Trade Ltd | MEMORY HAVING MULTIPLE POWER SUPPLIES AND / OR MULTIPLE MODES WITH LOW POWER |
US8305831B2 (en) * | 2009-10-15 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power management |
TWI425509B (zh) * | 2009-11-17 | 2014-02-01 | Univ Hsiuping Sci & Tech | 具放電路徑之雙埠靜態隨機存取記憶體 |
TWI425510B (zh) * | 2010-02-04 | 2014-02-01 | Univ Hsiuping Sci & Tech | 具低待機電流之單埠靜態隨機存取記憶體 |
US8400819B2 (en) * | 2010-02-26 | 2013-03-19 | Freescale Semiconductor, Inc. | Integrated circuit having variable memory array power supply voltage |
US8325511B2 (en) * | 2010-04-21 | 2012-12-04 | Texas Instruments Incorporated | Retain-till-accessed power saving mode in high-performance static memories |
US8228752B2 (en) * | 2010-05-10 | 2012-07-24 | Faraday Technology Corp. | Memory circuit and method for controlling memory circuit |
KR101799482B1 (ko) * | 2010-12-29 | 2017-11-20 | 삼성전자주식회사 | 기입 어시스트 회로를 포함하는 정적 메모리 장치 |
US8537625B2 (en) | 2011-03-10 | 2013-09-17 | Freescale Semiconductor, Inc. | Memory voltage regulator with leakage current voltage control |
US9035629B2 (en) | 2011-04-29 | 2015-05-19 | Freescale Semiconductor, Inc. | Voltage regulator with different inverting gain stages |
CN102360567A (zh) * | 2011-09-06 | 2012-02-22 | 湖南麓谷飞腾微电子有限公司 | 一种自动调节传输管与下拉管强度的8管存储单元 |
CN102394102B (zh) * | 2011-11-30 | 2013-09-04 | 无锡芯响电子科技有限公司 | 一种采用虚拟地结构实现的近阈值电源电压sram单元 |
CN103514943B (zh) * | 2012-06-26 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | Sram存储单元、形成存储单元的电路及形成方法 |
CN102789809A (zh) * | 2012-08-24 | 2012-11-21 | 苏州兆芯半导体科技有限公司 | 一种静态随机存储器保存状态低漏电电源电路 |
CN103700395B (zh) | 2012-09-28 | 2016-12-21 | 国际商业机器公司 | 存储器单元 |
TWI490857B (zh) * | 2012-12-27 | 2015-07-01 | 修平學校財團法人修平科技大學 | 靜態隨機存取記憶體 |
TWI490868B (zh) * | 2012-12-27 | 2015-07-01 | 修平學校財團法人修平科技大學 | 5t靜態隨機存取記憶體 |
DE102013012234B4 (de) * | 2013-07-23 | 2018-05-30 | Infineon Technologies Ag | Speichervorrichtung und Verfahren zum Versetzen einer Speicherzelle in einen Zustand mit einer reduzierten Leckstromaufnahme |
US9165641B2 (en) * | 2013-12-13 | 2015-10-20 | Qualcomm Incorporated | Process tolerant current leakage reduction in static random access memory (SRAM) |
CN103714848B (zh) * | 2014-01-08 | 2017-06-13 | 中国人民武装警察部队工程大学 | 一种sram单元 |
JP6392082B2 (ja) * | 2014-10-31 | 2018-09-19 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US9299419B1 (en) * | 2015-02-02 | 2016-03-29 | Qualcomm Incorporated | System and method for dynamically adjusting memory rail voltage |
TWI570717B (zh) * | 2015-05-08 | 2017-02-11 | 修平學校財團法人修平科技大學 | 5t靜態隨機存取記憶體 |
JP6470205B2 (ja) * | 2015-09-03 | 2019-02-13 | 株式会社東芝 | 半導体メモリ |
US9865605B2 (en) * | 2016-01-14 | 2018-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit having resistive device coupled with supply voltage line |
TWI573137B (zh) * | 2016-02-24 | 2017-03-01 | 修平學校財團法人修平科技大學 | 7t雙埠靜態隨機存取記憶體 |
TWI622058B (zh) * | 2016-05-03 | 2018-04-21 | 修平學校財團法人修平科技大學 | 單埠靜態隨機存取記憶體 |
KR102193622B1 (ko) * | 2016-06-29 | 2020-12-22 | 마이크론 테크놀로지, 인크 | 전압 생성 회로 |
TWI609372B (zh) * | 2016-11-16 | 2017-12-21 | 修平學校財團法人修平科技大學 | 單埠靜態隨機存取記憶體 |
TWI611400B (zh) * | 2016-12-08 | 2018-01-11 | 修平學校財團法人修平科技大學 | 5t靜態隨機存取記憶體 |
TWI609373B (zh) * | 2016-12-08 | 2017-12-21 | 修平學校財團法人修平科技大學 | 雙埠靜態隨機存取記憶體 |
US9997236B1 (en) * | 2016-12-12 | 2018-06-12 | Stmicroelectronics International N.V. | Read assist circuit with process, voltage and temperature tracking for a static random access memory (SRAM) |
TWI609380B (zh) * | 2016-12-28 | 2017-12-21 | 修平學校財團法人修平科技大學 | 具高讀取速度之5t單埠靜態隨機存取記憶體 |
TWI611424B (zh) * | 2016-12-28 | 2018-01-11 | 修平學校財團法人修平科技大學 | 具高讀取速度之5t靜態隨機存取記憶體 |
TWI611423B (zh) * | 2016-12-28 | 2018-01-11 | 修平學校財團法人修平科技大學 | 具高讀取速度之單埠靜態隨機存取記憶體 |
TWI622062B (zh) * | 2016-12-28 | 2018-04-21 | 修平學校財團法人修平科技大學 | 具高讀取速度之靜態隨機存取記憶體 |
TWI605453B (zh) * | 2017-01-26 | 2017-11-11 | 修平學校財團法人修平科技大學 | 5t單埠靜態隨機存取記憶體 |
TWI618082B (zh) * | 2017-05-26 | 2018-03-11 | 修平學校財團法人修平科技大學 | 5t靜態隨機存取記憶體 |
TWI618091B (zh) * | 2017-05-26 | 2018-03-11 | 修平學校財團法人修平科技大學 | 雙埠靜態隨機存取記憶體 |
TWI618084B (zh) * | 2017-06-23 | 2018-03-11 | 修平學校財團法人修平科技大學 | 7t雙埠靜態隨機存取記憶體 |
TWI618083B (zh) * | 2017-06-23 | 2018-03-11 | 修平學校財團法人修平科技大學 | 7t靜態隨機存取記憶體 |
TWI618085B (zh) * | 2017-06-23 | 2018-03-11 | 修平學校財團法人修平科技大學 | 靜態隨機存取記憶體 |
US10586588B1 (en) * | 2017-07-11 | 2020-03-10 | Synopsys, Inc. | Reversing the effects of hot carrier injection and bias threshold instability in SRAMs |
TWI633561B (zh) * | 2017-11-10 | 2018-08-21 | 修平學校財團法人修平科技大學 | 具高寫入速度之7t雙埠靜態隨機存取記憶體 |
TWI633560B (zh) * | 2017-11-10 | 2018-08-21 | 修平學校財團法人修平科技大學 | 單埠靜態隨機存取記憶體 |
TWI638364B (zh) * | 2017-11-10 | 2018-10-11 | 修平學校財團法人修平科技大學 | 具高寫入速度之5t單埠靜態隨機存取記憶體 |
TWI638355B (zh) * | 2017-11-24 | 2018-10-11 | 修平學校財團法人修平科技大學 | 具高寫入速度之5t靜態隨機存取記憶體 |
TWI633545B (zh) * | 2017-11-24 | 2018-08-21 | 修平學校財團法人修平科技大學 | 具高寫入速度之7t靜態隨機存取記憶體 |
TWI638365B (zh) * | 2017-12-08 | 2018-10-11 | 修平學校財團法人修平科技大學 | 具高寫入速度之5t靜態隨機存取記憶體 |
TWI638361B (zh) * | 2017-12-08 | 2018-10-11 | 修平學校財團法人修平科技大學 | 具高寫入速度之7t靜態隨機存取記憶體 |
TWI655629B (zh) * | 2018-04-09 | 2019-04-01 | 修平學校財團法人修平科技大學 | 具高讀取/寫入速度之7t靜態隨機存取記憶體 |
TWI660349B (zh) * | 2018-05-24 | 2019-05-21 | Hsiuping University Of Science And Technology | 具高讀取/寫入速度之5t單埠靜態隨機存取記憶體 |
TWI655630B (zh) * | 2018-05-24 | 2019-04-01 | 修平學校財團法人修平科技大學 | 具高讀取/寫入速度之7t雙埠靜態隨機存取記憶體 |
TWI681403B (zh) * | 2018-07-18 | 2020-01-01 | 修平學校財團法人修平科技大學 | 7t雙埠靜態隨機存取記憶體 |
TWI678698B (zh) * | 2018-10-12 | 2019-12-01 | 修平學校財團法人修平科技大學 | 具高存取速度之5t靜態隨機存取記憶體 |
TWI681392B (zh) * | 2018-12-10 | 2020-01-01 | 修平學校財團法人修平科技大學 | 具高寫入速度之5t單埠靜態隨機存取記憶體 |
DE102018133392A1 (de) | 2018-12-21 | 2020-06-25 | Infineon Technologies Ag | Speicherzelleneinrichtung und Verfahren zum Betreiben einer Speicherzelleneinrichtung |
JP7319780B2 (ja) * | 2019-01-11 | 2023-08-02 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
TWI678705B (zh) * | 2019-01-11 | 2019-12-01 | 修平學校財團法人修平科技大學 | 具高存取速度之7t靜態隨機存取記憶體 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06223579A (ja) * | 1993-01-27 | 1994-08-12 | Toshiba Corp | 半導体記憶装置 |
JPH07296587A (ja) * | 1994-04-28 | 1995-11-10 | Sony Corp | スタンバイ電流制御回路 |
JPH11203871A (ja) * | 1998-01-09 | 1999-07-30 | Nec Corp | 半導体記憶回路 |
US6744659B1 (en) * | 2002-12-09 | 2004-06-01 | Analog Devices, Inc. | Source-biased memory cell array |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746506B2 (ja) * | 1985-09-30 | 1995-05-17 | 株式会社東芝 | 半導体メモリ装置 |
KR100254134B1 (ko) * | 1991-11-08 | 2000-04-15 | 나시모토 류우조오 | 대기시 전류저감회로를 가진 반도체 집적회로 |
US5986923A (en) * | 1998-05-06 | 1999-11-16 | Hewlett-Packard Company | Method and apparatus for improving read/write stability of a single-port SRAM cell |
US6166985A (en) * | 1999-04-30 | 2000-12-26 | Intel Corporation | Integrated circuit low leakage power circuitry for use with an advanced CMOS process |
JP2002197867A (ja) * | 2000-12-28 | 2002-07-12 | Nec Corp | 半導体装置 |
US6560139B2 (en) * | 2001-03-05 | 2003-05-06 | Intel Corporation | Low leakage current SRAM array |
US6549453B2 (en) | 2001-06-29 | 2003-04-15 | International Business Machines Corporation | Method and apparatus for writing operation in SRAM cells employing PFETS pass gates |
JP3983032B2 (ja) * | 2001-11-09 | 2007-09-26 | 沖電気工業株式会社 | 半導体記憶装置 |
-
2004
- 2004-07-02 KR KR1020040051525A patent/KR100604876B1/ko active IP Right Grant
-
2005
- 2005-05-09 US US11/124,787 patent/US7110317B2/en active Active
- 2005-06-13 TW TW094119465A patent/TWI261250B/zh active
- 2005-07-04 CN CN200510082155A patent/CN100594556C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06223579A (ja) * | 1993-01-27 | 1994-08-12 | Toshiba Corp | 半導体記憶装置 |
JPH07296587A (ja) * | 1994-04-28 | 1995-11-10 | Sony Corp | スタンバイ電流制御回路 |
JPH11203871A (ja) * | 1998-01-09 | 1999-07-30 | Nec Corp | 半導体記憶回路 |
US6744659B1 (en) * | 2002-12-09 | 2004-06-01 | Analog Devices, Inc. | Source-biased memory cell array |
Also Published As
Publication number | Publication date |
---|---|
CN100594556C (zh) | 2010-03-17 |
US20060002223A1 (en) | 2006-01-05 |
TW200606943A (en) | 2006-02-16 |
US7110317B2 (en) | 2006-09-19 |
KR20060002478A (ko) | 2006-01-09 |
TWI261250B (en) | 2006-09-01 |
CN1725373A (zh) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100604876B1 (ko) | 다양한 pvt 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 sram 장치 | |
US6934182B2 (en) | Method to improve cache capacity of SOI and bulk | |
JP4409958B2 (ja) | 低電力高性能記憶回路及び関連方法 | |
US10418095B2 (en) | Read assist circuit with process, voltage and temperature tracking for a static random access memory (SRAM) | |
US6549453B2 (en) | Method and apparatus for writing operation in SRAM cells employing PFETS pass gates | |
US10734066B2 (en) | Static random access memory with write assist circuit | |
US7259986B2 (en) | Circuits and methods for providing low voltage, high performance register files | |
US8369134B2 (en) | TFET based 6T SRAM cell | |
US8724396B2 (en) | Semiconductor memory device | |
US10685703B2 (en) | Transistor body bias control circuit for SRAM cells | |
US6552941B2 (en) | Method and apparatus for identifying SRAM cells having weak pull-up PFETs | |
US6853579B1 (en) | Non-refresh four-transistor memory cell | |
US6775176B2 (en) | Semiconductor memory device having memory cells requiring no refresh operations | |
US20110157964A1 (en) | Memory Cell Using Leakage Current Storage Mechanism | |
US20120195105A1 (en) | Sram bit cell | |
KR20170113249A (ko) | 집적 회로를 위한 리텐션 전압 | |
KR960013401B1 (ko) | 스태틱 랜덤 억세스 메모리 | |
TWI838913B (zh) | 靜態隨機存取記憶體位元單元 | |
US11948627B2 (en) | Static random access memory with write assist circuit | |
Wu et al. | Single-Port SRAM Cell with lower leakage current in standby mode | |
JP2013246858A (ja) | 半導体装置 | |
Badrudduza et al. | Six and seven transistor leakage suppressed SRAM cells with improved read stability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 13 |