TWI261250B - SRAM employing virtual rail scheme stable against various process-voltage-temperature variations - Google Patents

Description

126125^) 3pif.doc 九、發明說明： 【發明所屬之技術領域】 本發明是關於半導體記憶體元件，特別是關於使用對 各種製程_電壓_溫度（pVT)變異性為穩定的虛擬執方式 的同步隨機存取記憶體（SRAM)元件。 【先前技術】 地電壓VSS和節點b之間，節點a和b分別通過PMOS 電晶體P1和P2連到電源電壓VDD。節點a連到電晶體 P2和N2的閘極，節點B連到電晶體ρι*Νΐ的問極。

圖1疋SRAM胞101的電路圖，其通常用於SRAM 記憶體陣列裡，且包括6個電晶體。SRAM^ 1()1為眾所 周知的6T SRAM胞。在SRAM胞101裡，醒〇S電晶體 N1和N2分別連接在接地電壓vss和節點a之間，及接 SRAM胞1〇1儲存資料。特別是，sram胞ι〇ι儲存 觸發器裡的·位準，此觸發器由兩個交叉連接的反相器 形成。其中-個父叉連接的反相器由電晶體ρι和犯組 成，另-個由電晶體1>2和犯組成。舉例而言，、’ 的電壓位準大約與接地電壓vss ―樣時，即是_低 晶體P2㈤，電晶體N2目，以便將節點b白勺電壓 近電源電壓彻的位準，進入邏輯高狀態。當, 邏輯咼時，電晶體P1關，電晶體N1開，以便將 ： 電壓下拉至接地電壓vss的位準，進人邏輯低狀=的 樣，SRAM胞101連續地閃鎖。 、這 節點A和B分別通過NM〇s電晶體N3和咐分別連 1261251 到位元線BL和互補位元線/BL。NMOS電晶體N3和N4 • 指存取電晶體或傳遞電晶體。NMOS電晶體N3和N4的閘 極連到一致能讀寫操作的字元線WL。如果節點A是邏輯 低且將子元線WL·致能為邏輯高位準，則通過傳遞電晶體 N3和電晶體N1形成從位元線bl到接地電壓vss的電流 通路’且節點A的邏輯低狀態讀出到位元線bl。 如果節點A是邏輯低且字元線WL是邏輯低，在 SRAM胞1〇1裡，通過傳遞電晶體N3和電晶體^丨形成從 • 位元元線BL到接地電壓VSS的逸失電流通路1〇3。 隨著SRAM胞的尺寸持續減少，由sRAM胞提供的 2取電流總量減少。特別是，由於技術發展，讀取電流隨 • 著電源電壓VDD的減少而減少。相對於讀取電流的減少， 逸失電流的值增加。隨著逸失電流的增加，從SRAM胞讀 取貧料變得更困難，因此需要一種辦法來減少來自每個 SRAM胞的逸失電流。 在美國專利號6,560，139和6,549,453裡，揭露了減少 φ 來自SRAM胞的逸失電流的技術。 在圖2所示的美國專利號6,56〇，139的SRAM胞裡， 下拉電日日體N1和N2的源極不直接連到接地電壓vss，而 是通過偏壓元件203連到接地電壓vss。偏壓元件2〇3是 一電晶體，操作時，藉由一穿過偏壓電晶體203的通道的 電壓降，將下拉電晶體N1和N2的源極電壓增加，此偏壓 電晶體203接到電源電壓侧且打開。當下拉電晶體犯 和N2的源極電壓增加時，電晶體m和N2的問極源極電 I26125〇3pif.d〇c 壓是負。因此，反偏壓源極的連接處消耗電晶體N1和N2 的通道，從而增加臨界電壓vt。由於臨界電壓Vt的增加， 稍微減少了讀取電流，但是逸失電流按指數地減少。 在圖3所示的美國專利號6,549,453的sRAM胞陣列 200裡’使用一極體連到一開關部206的nm〇S電晶體 208 ’將VL節點的電壓從接地電壓vss增加一 NMOS電 晶體的臨界電壓vt。從而，如上述美國專利號6,560，139 裡，減少了逸失電流，也減少了將胞節點的位元從〇轉換 到1或反之所需的電壓擺幅寬度。還有，使用二極體連到 一開關部210的PMOS電晶體214，將VH節點的電壓從 電源電壓VDD減少一 PMOS電晶體的臨界電壓Vt，以減 少將胞節點的位元從〇轉換到丨或反之所需的電壓擺幅寬 度。 在虛擬執技術裡，將電源電壓降低到一預定電壓，將 接地電壓VSS增加到一預定電壓，以達到SRAM的低逸 失電、"a·板式，降低的電源電壓VH和增加的接地電壓VL 取決於從每個SRAM胞逸失的電流總量和真有二極體特 性的電晶體208和214的弱開關電流。 當將低逸失電流SRAM應用到系統整合晶片（s〇c) 電路結構時，由於SOC操作的各種電壓和溫度特性的影 響，而改變了電源電壓VDD和接地電壓VSS的虛擬軌VH 和VL的範圍。此外，在生產S0C半導體元件的期間，由 於製程參數的影響，而改變了電源電壓VDD和接地電壓 VSS的虛擬執Vh和VL的範圍。由取決於製程、電壓和

I2612SQ3pifd0C 溫度（即PVT條件)所導致的虛擬軌電壓的模擬結果如圖4 戶斤示。 圖4繪示虛擬執分佈對p V T條件，其中電源電壓v D D 的位準有多種’如1.35V、1.2V、1.1V、；L〇5V，溫度有多 種，如-55 C、25°C、125°C，PMOS 和 NMOS 電晶體的操 作有多種，如快-快（F-F)、快-慢（f_s)、慢_快（S_F) 和( S-S )。參知圖4，根據PVT條件，虛擬電源電 壓VH和虛擬接地電壓VL劇烈地波動。特別是，虛擬電 • 源電壓VH和虛擬接地電壓VL的最大差異是ΔΑ，最小差 異是ΔΒ。在ΔΑ部分，SRAM胞的讀取電流增加，這樣一 來，SRAM胞可以穩定地操作，但是逸失電流增加。在Δβ 部分，逸失電流小，但是SRAM胞的讀取電流減少，這樣 一來，SRAM胞執行不穩定的讀取操作。 【發明内容】 本發明提出了低逸失電流的SRAM，提供了對製程_ 電壓-溫度（PVT)變異性是穩定的虛擬執。 衣壬 φ 本發明提出了 一同步隨機存取記憶體（SRAM)。將 多個SRAM胞連到一字元線、一位元線、一互補位元線、 一虛擬電源電壓和一虛擬接地電壓。當SRAM胞在低逸失 電流模式操作時，第一偏壓元件給虛擬電源電壓提供一電 壓位準，此電壓位準是經由將電源電壓降低第一電壓總量 而得到的，當SRAM胞在主動模式操作時，第一偏壓元件 將電源電壓供給虛擬電源電壓。當SRAM胞在低逸失電流 模式操作時，第二偏壓元件給虛擬接地電壓提供一電壓位 I26125A3p,d〇c 準此電左位準經由將接地電壓升高第二電壓總量而得到 的二SRAM胞在主動模式操作時，第二偏壓元件將接地 電壓供給虛擬接地電壓。 —更特別地，第—偏壓元件包括：第-PMOS電晶體、 第二PMQS電晶體、第三NM()S電晶體。第—ρΜ〇§電 晶體包括-連到電源電壓的源極，一連到第一控制訊號的 問極，在-實施例梗，此第一控制訊號是在主動模式裡輸 ώ，-連到虛擬電源電壓的汲極；第二pM〇s電晶體包括 •-連電源電壓的源極，—連到虛擬電源電壓的閘極和汲 極’第一 NMOS電晶體包括一連到電源電壓的源極和閘 極，一連到虛擬電源電壓的汲極。

“曰第一偏壓元件包括··第一 NM0S電晶體、第：NM0S 電晶體、第三PMOS電晶體。第一 NM〇s電晶體包括一 ，到接地電壓的源極，一連到第二控制訊號的閘極，在一 實施例裡，第二控制訊號是在主動模式裡輸出，一連到虛 擬接地電壓的汲極；第二NM0S電晶體包括一連到虛擬接 •=電壓的源極，一連到接地電壓的閘極和汲極；第三PMOS 黾曰曰體包括連到接地電壓的源極和閘極，一連到虛擬接 地電壓的汲極。 在一實施例裡，每個SRAM胞均為一 6T SRAM型的 胞。經由將電源電壓降低第二pM〇s電晶體的臨界電壓而 得到虛擬電源電壓的電壓位準。經由將接地電壓升高第二 NMOS電晶體的臨界電壓而得到虛擬接地電壓的電壓位 準。

个贯明针對一 SRAM

I26125〇3pifd〇c 刀 :二到-子兀線、一位元線、一互補位元線、—虛擬 電愿和-虛擬接地電u — PM0S電晶體，包括—、車^ 電源電_極’一連到第一控制訊號的閘極 f到 制訊:虎是在主動模式裡輸出，和一連到虛擬電源電編= 極’第二PMQS電晶體包括—連到電源電壓的源極，―: 到虛擬電源電壓的閘極和汲極；第三NM〇s電晶體包 連到電源電壓的源極和閘極，—連到虛擬電源電^ 極二第一 NMOS電晶體包括一連到接地電壓的源極，一連 到第二控制訊號的閘極，此第二控制訊號是在主動模式裡 輸出，一連到虛擬接地電壓的汲極；第二NM〇s電晶^包 括一連到虛擬接地電壓的源極，一連到接地電壓的=極= /及極，第二PMOS電晶體包括一連到接地電壓的源極和閘 極，一連到虛擬接地電壓的汲極。 在一實施例裡，每個SRAM胞均為一 6T SRAM型的 胞。經由將電源電壓降低第二PM0S電晶體的臨界電壓而 仔到虛擬電源電壓的電壓位準。經由將接地電壓升高第一 NMOS電晶體的臨界電壓而得到虛擬接地電壓的電壓位 準。 如此，因為本發明的SRAM之優點，經由將電源電壓 降低一電晶體的臨界電壓而得到虛擬電源電壓，經由將接 地電壓升高一電晶體的臨界電壓而得到虛擬接地電壓，即 使考慮到製程-電壓-溫度（PVT)的變異性，也穩定地提 供此虛擬電源電壓和此虛擬接地電壓，從而給SRAM提供 12 J26 1 2^Q3pif.doc 穩定的低逸失電流特性。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 下面茶知附圖，經由解釋本發明的較佳實施例而詳 細描述本發明。圖中相似的標號指相似的元件。

圖5緣祕據本發明-實施例之具有虛擬軌方式的 SRAM。參照圖5，SRAM胞5〇1大體上與圖}的SRAM 胞101 —樣，只是電晶體P1和P2的源極不連到電源電壓 VDD而疋連到通過第一偏壓元件5iq傳輸的虛擬電源電壓 V一VDD，且電晶體N1和N2的源極不連到接地電壓vss 而是連到通過第二偏壓元件520傳輸的虛擬接地電壓 V一VSS 〇 第一偏壓元件510包括第一、第二pm〇s電晶體511、 512和弟二NMOS電晶體513。第一 PMOS電晶體511的 源極連到電源電壓VDD，閘極連到第一控制訊號 SA—VDD，汲極連到虛擬電源電壓v—VDD 〇第二pM〇s 電晶體512的源極連到電源電壓VDD，閘極和没極連到虛 擬電源電壓V_VDD。第三NMOS電晶體513的源極和閘 極連到電源電壓VDD，汲極連到虛擬電源電壓y_VDD。 第一 PMOS電晶體511回應第一控制訊號SA_VDD 而打開，當SRAM在主動模式時，輸出第一控制訊號 SA—VDD為邏輯低，第一 PMOS電晶體511將電源電壓 13 I261254pifdoc VDD提供給虛擬電源電壓V—VDD。當SRAM在低逸失電 流模式時，第一控制訊號SA—VDD不輸出，為邏輯高，且 關掉第一 PMOS電晶體511。當SRAM在低逸失電流模式 曰一極體型弟·一 PMO S電晶體512的電壓位準從電源電 壓VDD降低第二PMOS電晶體512的臨界電壓Vt，且將 此電壓位準提供給虛擬電源電壓V一VDD。第二PM〇s電 晶體512用來降低逸失電流。下面，與第三PM〇s電晶體 523 —起描述第三NMOS電晶體513的操作。 • 第二偏壓元件52〇包括第一、第二NMOS電晶體521、 522和第三PMOS電晶體523。第一 NMOS電晶體521的 源極連到接地電壓VSS ’閘極連到第二控制訊號 SA—VSS，汲極連到虛擬接地電壓v一VSS。第二NMOS電 aa體522的源極連到接地電壓VSS，閘極和沒極連到虛擬 接地電壓V一VSS。第三PMOS電晶體523的源極和閘極連 到接地電壓VSS，没極連到虛擬接地電壓v vss。 第一 NMOS電晶體521回應第二控制訊號SA—VSS而 φ 打開’當SRAM在主動模式時，輸出第二控制訊號SA—VSS 為邏輯高，第一 NMOS電晶體521將接地電壓VSS提供 給虛擬接地電壓V一VSS。當SRAM在低逸失電流模式時， 弟一控制訊號SA一VSS不輸出，為邏輯低，且關掉第一 NMOS電晶體521。當SRAM在低逸失電流模式時，二極 體型第二NMOS電晶體522將虛擬接地電壓v VSS從接 地電壓VSS升高第二NMOS電晶體522的臨界電壓Vt。 弟一 NMOS電晶體522操作以降低逸失電流。 14 1261250 17l73pif.d〇c 圖ό繪示圖5的SRAM的操作圖。當队扁在主動 =式操作時，虛擬電源電壓V—VDD變為電源電壓VDD， =擬接地電壓V-VSS變為接地電壓VSS。當SRAM在低 逸失電流模式時，虛擬電源電壓v—VDD變為電壓 yOD AV，虛擬接地電壓v_vss變為電壓△〃。表示電 晶體512和522的臨界電壓vt。 。現在描述第三NMOS和PMOS電晶體513和523的 操作^請參照圖7和8的曲線，其中圖7和8緣示虛擬電 矚源電壓V—VDD和虛擬接地電壓v—vss，分別回應各種 PVT條件的模擬結果。類似於圖4的曲線，圖7和8的曲 線、、、θ示對PVT條件的虛擬軌分佈，其中電源電壓的 位準具有多種，如U5V、UV、uv、1〇5V等，溫度具 有夕種，如_55〇C、250C、125°C 等，PMOS 和 NMOS 電 晶體具有多種操作的變化，如快、快-慢^^)、 I*又·快（S-F)和慢_慢（s-s)。圖7和8回應變化的ρντ 條件1將圖5的SRAM的虛擬電源電壓v—VDD和虛擬接 • 地電壓V—VSS與虛擬電源電壓VH和虛擬接地電壓乳進 行比較。參照圖7，本發明一實施例的虛擬電源電壓 V一VDD的波動劇烈程度小於圖4的虛擬電源電壓vH。參 恥圖8，根據本發明一實施例的虛擬接地電壓的波 動劇烈程度小於圖4的虛擬接地電壓VL。因此，回應虛 擬電源電壓V—VDD和虛擬接地電壓v_VSS的PVT條件 的變異性之逸失電流的變異性降低。

本發明的SRAM是將虛擬電源電壓提供給SRAM 15 I2612^〇3pif.doc 胞，此虛擬電源電壓是經由將電源電壓降低一電晶體的臨 卩電壓而得到的，且虛擬接地f壓是經由將接地電壓升高 -電晶體的臨界電壓而得到的。由於使用二極體型讀^ 和nmos電晶體連接在電源電壓和虛擬電源電麼之間，使 用二極體型NMOS和PM0S電晶體連接在接地電壓和虛 擬接地電壓之間，即使對各種ρντ的變異性，也穩定地提 供虛擬電源電壓位準和虛擬接地電壓位準，以 有穩定的低逸失電流特性。 〃 鲁雖然本發明已以較佳實施例揭露如上，然其並非用以 限J本發明，任何熟習此技藝者，在不脫離本發明之精神 =範圍内’當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是習知的6Τ SRAM胞的電路圖。 圖2緣示習知的低逸失電流SRAM胞。 圖3繪不具有習知的虛擬軌方式的SRAM胞陣列。 # 圖4為對圖3的SRAM胞陣列各種pvt條件下，严 擬執電壓的模擬結果之曲線。 业 圖5繪示根據本發明的實施例中具有虛擬執結構的 SRAM 〇 圖6是根據本發明之圖5的SRAM的操作圖。 圖7疋根據本發明對圖5的SRAM各種PVT條件下， 虛擬電源電壓的模擬結果之曲線。 ” 圖8疋根據本發明對圖5的SRAM各種PVT條件下， 16 I26125apifd〇c 虛擬接地電壓的模擬結果之曲線。 【主要元件符號說明】 101、201、501 : SRAM 胞 103 :逸失電流通路 WL :字元線 BL :位元線 /BL :互補位元線 VDD :電源電壓 # VSS :接地電壓 A、B :節點 P卜P2 : PMOS電晶體 Nl、N2、N3、N4 : NMOS 電晶體 203 :偏壓元件 200 : SRAM胞陣列 206、210 :開關部 208 : NMOS電晶體 φ 214:PMOS電晶體 VH :虛擬電源電壓 VL :虛擬接地電壓 AA :虛擬電源電壓VH和虛擬接地電壓VL的最大差 異 ΔΒ :虛擬電源電壓VH和虛擬接地電壓VL的最小差 異 510 :第一偏壓元件 17 I26125A3Pifd〇c 511 :第一 PMOS電晶體 512 :第二PMOS電晶體 513 :第三NMOS電晶體 520 :第二偏壓元件 521 :第一 NMOS電晶體 522 :第二NM0S電晶體 523 :第三PMOS電晶體 V—VSS :虛擬接地電壓 • V—VDD :虛擬電源電壓 SA_VSS :第二控制訊號 SA_VDD :第一控制訊號 AV :電晶體512和522的臨界電壓Vt 18

Claims (1)

1. I2612^3p,doc 十、申請專利範圍·· h種同步隨機存取記憶體（SRA 多個SR鳩胞’連到一字元線、一位元：括一. 兀線二—虛擬電源電壓和一虛擬接地電壓. 補位 時，二虛==「電流模式操作 壓位準是經由將電源電料低第一電；，此電 “4準讀㈣接地電壓升高»二《總量而得_ I =二主壓動模式操作時’第，元件二: 二=:==括之同步隨機存取記憶體 • 一第一 PM〇S電晶體，包括一連到電诉命没从、 -連到第-控制訊號的閘極，和一連擬 極； 源電壓的汲 閘極:===連到電_的源極和 3.如申請專職圍第2賴述之同步隨機麵記憶體 I2612a,doc 操作時，輸出第 (SRAM)，其中當SRAM胞在主動模式 一控制訊號。 隨機存取記憶體 4·如申請專利範圍第1項所述之同步 (SRAM)，其中第二偏壓元件包括： -第二NMOS電晶體，包括—連到虛擬接地電 極，一連到接地電壓的閘極和汲極；以及 ’、 加一第ϋΓΓf晶體，包括—相接地電_源極和 閉極，一連到虛擬接地電壓的汲極。 5.如中請專利範圍第4項所述之同步隨機存取纪 (SRAM) ’其中當SRAM胞在主動模式操作時^ 二控制訊號。 铷出弟 機存取記憶體 SRAM類型的 6·如申請專利範圍第1項所述之同步隨 (SRAM)，其中每個SRAM胞均為一6T 胞0 (SRAm/Ϊ犯圍項所述之同步隨機存取記憶體 (SRAM)，其中虛擬電源電壓具有—電壓位準 由將電源電壓降低第二PM〇S電晶體的臨界電壓而得到: 8.如申請專利範圍第i項所述之同步隨機存取 (SRAM) ’其中虛擬接地電壓具有—電壓位準，^係婉 由將接地電壓升高第二NMqS電晶體的臨界電壓而^到: 9·一種SRAM，包括： 于 20 I26125〇3p,doc 多個SRAM胞，連到一字元、線、一位元線、一互補位 疋線、一虛擬電源電壓和一虛擬接地電壓； 一第一 P Μ 0 S電晶體，包括一連到電源電壓的源極， -連到第-控制訊號的閘極，且在主動模式裡輸出此第一 控制訊號，以及一連到虛擬電源電壓的汲極； -第二PMOS電晶體’包括—連到電源電壓的源極， 一連到虛擬電源電壓的閘極和汲極；

   -第二NMOS電晶體，包括—連到電源、電壓的源極和 閘極，一連到虛擬電源電壓的汲極； -第-NMOS電晶體’包括—連到接地電壓的源極， 一連到第二控制訊號的閘極，且在主動模式裡輸出此第二 控制訊號，以及一連到虛擬接地電壓的沒極； 第一 NMOS電晶體，包括一連到虛擬接地電壓的源 極 連到接地電壓的閘極和汲極；以及 一第三PM〇S電晶體，包括一連到接地電㈣源極和 閘極，一連到虛擬接地電壓的汲極。 10. 如申請專·圍第9韻述之SRAM，其中當 SRAM胞在主動模式操作時，輪出第一控制訊號。田 11. 如申請專利範圍第9項所述之sram，其 SRAM胞在主動模式操作時，輸㈣二控制訊號。 12. 如申請專利範圍第9項所述之sra SRAM胞均為一 6TSRAM類型的胞。 甲母個 13·如申請專利範圍第9項所述之 源電壓具有一電壓位準，其係經由將 SRAM，其中虛擬電 電源電壓降低第二 21 I26125〇3Pifd〇c

   PMOS電晶體的臨界電壓而得到。 14.如申請專利範圍第9項所述之SRAM，其中虛擬接 地電壓具有一電壓位準，其係經由將接地電壓升高第二 NMOS電晶體的臨界電壓而得到。 22