DE102018133392A1

DE102018133392A1 - Speicherzelleneinrichtung und Verfahren zum Betreiben einer Speicherzelleneinrichtung

Info

Publication number: DE102018133392A1
Application number: DE102018133392.7A
Authority: DE
Inventors: Gunther Lehmann; Prashant Chaudhry; Frederic Gueganton; Gurushiddappa Naduvinamane; Steffen Schumann
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2018-12-21
Filing date: 2018-12-21
Publication date: 2020-06-25
Also published as: US20210375330A1; US20200202901A1; US11508417B2; US11139003B2; CN111354395A

Abstract

Eine Speicherzelleneinrichtung wird bereitgestellt. Die Speicherzelleneinrichtung kann mindestens eine Speicherzelle aufweisen, einen zwischen die mindestens eine Speicherzelle und ein Bezugspotential geschalteten ersten Schalter, und eine Schalter-Ansteuerungslogik, die eingerichtet ist, den ersten Schalter wahlweise durch Aktivierung oder Deaktivierung eines ersten Teilschaltkreises der Schalter-Ansteuerungslogik in einen von mindestens drei Betriebszuständen zu versetzen: Einschalt-Zustand, Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.

Description

Die Erfindung betrifft eine Speicherzelleneinrichtung und ein Verfahren zum Betreiben einer Speicherzelleneinrichtung.
Dabei betrifft die Erfindung Speicherschaltkreise, insbesondere Speicherschaltkreise, welche einen Niedrigenergiemodus anbieten. Unter einem Niedrigenergiemodus ist eine Betriebsart mit einem niedrigen Energieverbrauch zu verstehen. Dies wird bei einigen Anwendungen auch als Low-Power-Mode oder als Standby-Mode bezeichnet. Für elektronische Datenspeicher ist (bzw. sind) auch im Deutschen der Begriff „Memory“ (und davon abgeleitete Begriffe) gebräuchlich.
Bei den Speicherzelleneinrichtungen bzw. den zugehörigen Schaltkreisen kann es sich um solche zur flüchtigen Datenspeicherung handeln, z.B. SRAM- (Static Random Access Memory) oder DRAM- (Dynamic Random Access Memory) Speicherschaltkreise. Diesen muss für einen Datenerhalt der gespeicherten Daten eine vorbestimmte Haltespannung an ihren Netzteilknoten bereitgestellt werden.
Produkte mit einem niedrigen Energieverbrauch beruhen auf bzw. beinhalten integrierte Schaltkreise, welche selbst wiederum im Niedrigenergiemodus betreibbar sind.
Wireless-Produkte (also elektronische Geräte, die für einen kabellosen Datenaustausch eingerichtet sind, z.B. Mobiltelefone, Laptops oder Tablets), Chipkartenprodukte (z.B. Karten zur Identifizierung wie z.B. Personalausweise, Versicherungskarten wie z.B. Krankenversicherungskarten oder Bezahlkarten wie z.B. Kreditkarten), Produkte aus dem Automobilbereich (z.B. eine Motorsteuerung für den Motor, der für den Fahrzeugantrieb zuständig ist (z.B. Verbrennungsmotor oder ein Elektromotor) und/oder für sonstige Motoren wie z.B. Fensterheber) oder Vor- bzw. Einrichtungen, welche dem automatisierten Fahren dienen und Produkte zum Energiemanagement sind Beispiele für solche Produkte, die einen Niedrigenergiemodus bereitstellen können.
Die meisten integrierten Schaltkreise weisen Speicherschaltkreise zum Speichern von Daten auf. Um ein Produkt mit einem Niedrigenergiemodus bereitstellen zu können, sollten dementsprechend die Speicherschaltkreise mit einem niedrigen Energieverbrauch betreibbar sein.
Ein Teil des Energieverbrauchs in Speicherschaltkreisen wird durch Leckströme verursacht. Bei Mikrocontroller-Produkten im Automobilbereich hat sich die Zahl der SRAM-Speicherzellen beim Übergang von einer 40-nm-Technologie zu einer 28-nm-Technologie etwa verdoppelt. Gleichzeitig hat sich der im SRAM auftretende Leckstrom pro Bit erhöht (z.B. beinahe verdoppelt). Das bedeutet, dass der Leckstrombeitrag des SRAM-Speichers sich auf beinahe das Vierfache erhöht hat.
Speicherschaltkreise sollten Techniken bzw. Technologien zum Verringern des Leckstroms bereitstellen und einen Niedrigenergiemodus ermöglichen, welcher robust, einstellbar, günstig bzgl. der benötigten (Chip-)Fläche und einfach zu implementieren sein und dabei einen Erhalt der gespeicherten Daten garantieren.
Ferner sollte ein hoher Spitzenstrom beim Umschalten vom Niedrigenergiemodus zu einem Normalbetrieb (auch als aktiver Modus, Aktivleistungsmodus oder Aktivbetriebsmodus bezeichnet) vermieden werden.
In 2A sind mehrere im Stand der Technik bekannte Speicherzelleneinrichtungen schematisch dargestellt, und zwar jeweils in einer Variante, bei welcher eine positive Spannungsversorgung VDD geschaltet wird (dabei wird ein PFET-Transistor geschaltet, dargestellt in der Spalte: „VDD-Umschalten“, PFET-basiert), und in einer Variante, bei welcher eine negative Spannungsversorgung bzw. ein Erdungsanschluss VSS geschaltet wird (dabei wird ein NFET-Transistor geschaltet, dargestellt in der Spalte: „VSS-Umschalten“, NFET-basiert).
Bei einer relativ einfach aufgebauten Speicherzelleneinrichtung 200a, 200b (dargestellt in der ersten Zeile der 2A, bezeichnet mit „Energieversorgung aus“) kann eine Versorgungsspannung VDD bzw. VSS eines Speicherzellenarrays 100 ein- bzw. ausgeschaltet werden mittels eines zwischen das Speicherzellenarray 100 und die Spannungsversorgung VSS bzw. VDD geschalteten Transistors 220. Das bedeutet allerdings, dass im Speicherzellenarray 100 gespeicherte Information im ausgeschalteten Zustand bei einem flüchtigen Speicherzellenarray 100 verloren geht.
Eine Möglichkeit, für einen Niedrigenergiemodus dem Speicherzellen-Array 100 eine reduzierte Betriebsspannung bereitzustellen, kann eine Nutzung einer Diode vorsehen.
In der mit „Dioden-Modus“ bezeichneten Zeile der 2A ist eine Speicherzelleneinrichtung 201a, 201b dargestellt, bei welcher ein als Diode 222 wirkender Transistor parallel zur mittels eines Schalters (Transistors) 220 ein- und ausschaltbaren Spanungsversorgung VSS bzw. VDD geschaltet ist. Wird der Schalter 220 ausgeschaltet, kann in einem Niedrigenergiemodus über die Diode 222 eine reduzierte Betriebsspannung für das Speicherzellen-Array 100 bereitgestellt werden, wodurch Leckströme verringert werden können.
Ein Beispiel für eine solche Speicherzelleneinrichtung 201a, 201b aus US 7,110,317 B2 ist in 2B (Mitte) dargestellt.
Koji Nii et al. zeigen in ihrem Artikel „A dynamic/static SRAM power management scheme for DVFS and AVS in advanced automotive infotainment SoCs“ (Digest of Technical Papers - IEEE Symposium on VLSI Technology, 21 September 2016) in ihrer 3, hier wiedergegeben in 2B (oben), ein Beispiel, bei welchem eine reduzierte Betriebsspannung mittels einer in Reihe zu einem Hauptschalter 220 geschalteten Diode 222 bereitgestellt werden kann.
Eine solche Gestaltung mit einer Nutzung eines Hauptschalters 220 und einer zusätzlichen Diode 222 bedeutet allerdings, dass zwar Chipfläche für beide Bauelemente (Hauptschalter 220 und Diode 222) bereitgestellt werden muss, die Diode 222 aber dennoch in einem Aktiv-Modus (d.h. im Normalbetrieb) nur einen geringen Beitrag zur Spannungsversorgung des Speicherzellen-Arrays 100 leistet. Darüber hinaus kann die mittels der Diode bereitgestellte Spannung (VSSC oder VDDC) im Niedrigenergiemodus nicht eingestellt werden. Weiterhin hat diese Gestaltung den Nachteil, dass die Spannungsversorgung des Speicherzellen-Arrays 100 über eine Serienschaltung von Bauelementen geführt wird, wodurch sich ein unerwünschter erhöhter Spannungsabfall an dieser Serienschaltung ergibt, der wiederum nur durch Vergrößerung der Chipfläche ausgeglichen werden kann.
In 2A ist in der dritten Zeile ein so genannter „Erhaltungs-Modus“ dargestellt. Dabei ist eine gegenüber der Betriebsspannung für den Normalbetrieb VDD (oder VSS) reduzierte Erhaltungsspannung VDDRET (oder erhöhte Erhaltungsspannung VSSRET) über einen Transistor 224 anschaltbar.
Allerdings wird für den „Erhaltungs-Modus“ eine separate VDDRET-Spannungsversorgung (oder VSSRET-Spannungsversorgung) auf dem Chip benötigt, was Chipfläche verbraucht und eine Komplexität einer Verdrahtung erhöht. Außerdem wird Fläche für einen Schaltkreis zum Erzeugen der VDDRET-Spannung (oder VSSRET-Spannung) benötigt.
Eine situationsabhängige Einstellung der VSSRET-Spannung kann mit dieser Gestaltung allerdings nicht bereitgestellt werden, wenn der Schaltkreis zum Erzeugen der VSSRET-Spannung oder die VSSRET-Spannungsversorgung gemeinsam (z.B. von mehreren Speicherzellen) genutzt wird.
Eine relativ aufwändige Gestaltung ist in 2A in der letzten Zeile (bezeichnet mit „Regulator-Modus“) für einen Speicherschaltkreis 203a, b dargestellt. Dabei ist ein Steuerschaltkreis 228 zum Ansteuern eines Gates eines Hauptschalters 220 bereitgestellt.
Der Steuerschaltkreis 228 ist bei dieser Gestaltung komplex, empfindlich gegenüber Änderungen/Schwankungen und verbraucht Chipfläche und zusätzliche Energie.
Ein entsprechendes Gestaltungsbeispiel für einen Speicherschaltkreis 203a gemäß US 2009/0189684 A1 ist in 2B (unten) dargestellt.
In verschiedenen Ausführungsbeispielen wird eine Speicherzelleneinrichtung mit einem Niedrigenergiemodus für seine Speicherelemente bereitgestellt. Die Speicherzelleneinrichtung kann mindestens ein Schaltelement aufweisen, welches mehr als zwei Modi bereitstellt, z.B. AN/AUS/DIODE.
Im Gegensatz dazu sind im Stand der Technik Kombinationen von Schaltelementen offenbart, bei welchen jedes Schaltelement nur einen Modus (DIODE) oder aber zwei Modi (AN/AUS) bereitstellt.
In verschiedenen Ausführungsbeispielen wird eine Speicherzelleneinrichtung bereitgestellt. Die Speicherzelleneinrichtung kann mindestens eine Speicherzelle aufweisen, einen zwischen die mindestens eine Speicherzelle und ein Bezugspotential geschalteten ersten Schalter, und eine Schalter-Ansteuerungslogik, die eingerichtet ist, den ersten Schalter wahlweise durch Aktivierung oder Deaktivierung eines ersten Teilschaltkreises der Schalter-Ansteuerungslogik in einen von mindestens drei Betriebszuständen zu versetzen: Einschalt-Zustand, Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Der Leitfähig-Zustand kann mittels einer Diode bereitgestellt sein, beispielsweise indem der erste Schalter einen Transistor aufweist, der für den Einschalt-Zustand an- und für den Ausschalt-Zustand ausschaltbar ist, und für den Leitfähig-Zustand in einem Diodenmodus betreibbar ist.
Somit können die mindestens drei Betriebszustände (Einschalt-Zustand, Ausschalt-Zustand, Leitfähig-Zustand) mittels eines einzigen Schalters verwirklicht werden, so dass Chipfläche eingespart werden kann.
In verschiedenen Ausführungsbeispielen kann die Speicherzelleneinrichtung einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten zweiten Schalter aufweisen, wobei die Schalter-Ansteuerungslogik ferner eingerichtet sein kann, den zweiten Schalter wahlweise durch Aktivierung oder Deaktivierung eines zweiten Teilschaltkreises der Schalter-Ansteuerungslogik in einen von mindestens drei Betriebszuständen zu versetzen: Einschalt-Zustand, Ausschalt-Zustand und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Damit kann in verschiedenen Ausführungsbeispielen beispielsweise ermöglicht werden, ein Spannungsniveau an VSSC (oder VDDC) während eines Niedrigenergiemodus an charakteristische Eigenschaften der Speicherzellen innerhalb des Speicher-Arrays anzupassen, z.B. indem nur einer der Schalter in einen Zustand gebracht wird, während der andere Schalter in einem anderen Zustand belassen wird.
Ferner kann in verschiedenen Ausführungsbeispielen ein Auftreten hoher Spitzenströme bei einem Umschalten der Speicherzelleneinrichtung von einem Niedrigenergiemodus in einen aktiven („AN“)- Modus verringert werden, z.B. indem nacheinander zunächst ein erstes Schaltelement geschaltet wird, bevor ein weiteres (z.B. zweites) Schaltelement angeschaltet wird.
In verschiedenen Ausführungsbeispielen können alle Schaltelemente im aktiven Modus („Anschalten-Modus“) zur Spannungsversorgung beitragen.
Ein „Ausschalten-Modus“ kann verwirklicht werden, indem alle Schaltelemente in den „Ausschalten“-Modus gebracht werden.
In verschiedenen Ausführungsbeispielen kann die Erdungsspannungsversorgung schaltbar eingerichtet sein, oder eine positive Spannungsversorgung, oder beide.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
Es zeigen

1 eine schematische Darstellung einer Speicherzelleneinrichtung gemäß dem Stand der Technik;
2A eine Zusammenstellung verschiedener schematisch dargestellter Speicherzelleneinrichtungen gemäß dem Stand der Technik;
2B Beispiele für Speicherzelleneinrichtungen gemäß dem Stand der Technik;
3 eine schematische Darstellung einer Speicherzelleneinrichtung gemäß verschiedenen Ausführungsbeispielen;
4 eine schematische Darstellung einer Speicherzelleneinrichtung gemäß verschiedenen Ausführungsbeispielen;
5 eine schematische Darstellung einer Speicherzelleneinrichtung gemäß verschiedenen Ausführungsbeispielen;
6 eine schematische Darstellung von Schaltzuständen bei einer Speicherzelleneinrichtung gemäß verschiedenen Ausführungsbeispielen; und
7 ein Flussdiagramm eines Verfahrens zum Betreiben einer Speicherzelleneinrichtung gemäß verschiedenen Ausführungsbeispielen.

In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
Verschiedene Ausführungsbeispiele sind hierin für Vorrichtungen beschrieben, und verschiedene Ausführungsbeispiele sind für Verfahren beschrieben. Es ist zu verstehen, dass Merkmale und Eigenschaften, die im Zusammenhang mit Vorrichtungen beschrieben sind, auch für Verfahren gelten, und umgekehrt.
3 bis 5 zeigen jeweils eine schematische Darstellung einer Speicherzelleneinrichtung 300 gemäß verschiedenen Ausführungsbeispielen. Die Ausführungsbeispiele der 3, 4 und 5 werden als Speicherzelleneinrichtung 300a, 300b bzw. 300c unterschieden. Sofern nicht auf spezielle Eigenschaften der jeweiligen Ausführungsbeispiele Bezug genommen wird, wird das allgemeine Bezugszeichen 300 für die Speicherzelleneinrichtung verwendet.
Eine Speicherzelleneinrichtung 300 wie hierin beschrieben kann beispielsweise im Automobilbereich zur Anwendung kommen, z.B. unter Verwendung der 28-nm-Technologie.
Die Speicherzelleneinrichtung 300 kann mindestens eine Speicherzelle 102 aufweisen, z.B. in Form eines Speicherzellen-Arrays 100 (auch als Speicherarray 100 bezeichnet). Die Speicherzelle 102 kann eine herkömmliche Speicherzelle 102 sein, z.B. eine RRAM-, MRAM-, PC-RAM-, ROM- oder Flash-Speicherzelle, insbesondere eine herkömmliche flüchtige Speicherzelle 102 sein, z.B. eine DRAM- oder SRAM-Speicherzelle. Das Speicherzellen-Array 100 kann entsprechend ein herkömmliches Speicherzellen-Array 100 sein, wie es beispielsweise in 1 dargestellt und im Zusammenhang damit beschrieben ist, z.B. ein Speicherzellen-Array 100, z.B. ein SRAM-, DRAM-, RRAM-, MRAM-, PC-RAM-, ROM- oder Flash-Array.
Zum Betreiben des Speicherzellen-Arrays 100 kann an seinen Eingängen eine Betriebsspannung 108, 110 bereitgestellt sein. Diese ist in 3 bis 5 auch mit VDDC für eine positive bzw. positivere Betriebsspannung 108 und mit VSSC für eine negative bzw. negativere Betriebsspannung 110 bzw. eine Erdung bezeichnet.
Die Speicherzelleneinrichtung 300 kann ferner ein positives bzw. positiveres Bezugspotential 106 (in 3 bis 5 auch mit VDD bezeichnet, in Anlehnung an die für eine positive Versorgungsspannung übliche Bezeichnung V_DD ) und ein negatives bzw. negativeres bzw. Erdungs-Bezugspotential 104 bereitstellen (in 3 bis 5 mit VSS bezeichnet, in Anlehnung an die für eine negative Versorgungsspannung - häufig GND - übliche Bezeichnung V_SS ).
In einem Fall, dass an einem der Eingänge des Speicherzellen-Arrays 100 das unveränderte Bezugspotential angelegt ist, kann die Betriebsspannung 108 bzw. 110 dem entsprechenden Bezugspotential 104 bzw. 106 gleich sein (in 3 bis 5 das Bezugspotential 106).
In verschiedenen Ausführungsbeispielen kann die Speicherzelleneinrichtung 300 einen zwischen die mindestens eine Speicherzelle 102 und ein Bezugspotential 104 oder 106 geschalteten ersten Schalter S1 und eine Schalter-Ansteuerungslogik 330 aufweisen. Die Ansteuerungslogik kann, wie in 4 und 5 dargestellt ist, mehrteilig sein und beispielsweise einen ersten Teil 330 1 zum Ansteuern des ersten Schalters S1, einen zweiten Teil 330 2 zum Ansteuern eines zweiten Schalters S2, usw. aufweisen. Um eine Anschaulichkeit zu verbessern wird bei einer Beschreibung der Funktionalität der Ansteuerungslogik 330 mitunter nur das Bezugszeichen des für die beschriebene Funktion relevanten Teils der Ansteuerungslogik 330 angegeben. Es ist zu verstehen, dass mit einer Angabe nur dieses Bezugszeichens keine Aussage über eine Funktionalität (insbesondere Inaktivität o.ä.) der anderen Teile der Ansteuerungslogik 330 - soweit vorhanden - getroffen wird.
Die Ansteuerungslogik 330_1 kann eingerichtet sein, den ersten Schalter S1 wahlweise durch Aktivierung oder Deaktivierung eines ersten Teilschaltkreises 330 1T (siehe 5) der Schalter-Ansteuerungslogik 330_1 in einen von mindestens drei Betriebszuständen zu versetzen. Die mindestens drei Betriebszustände können einen Einschalt-Zustand aufweisen, einen Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Dabei kann die Schalter-Ansteuerungslogik 330 1 in verschiedenen Ausführungsbeispielen so gestaltet sein, dass der erste Schalter S1 in den Leitfähig-Zustand versetzt ist, wenn der Teilschaltkreis 330 1T aktiviert ist. Beispielsweise kann der erste Schalter S1 ein (erster) Transistor sein, z.B. ein (erster) Feldeffekttransistor, z.B. ein NFET wie in 5 oder ein PFET (nicht dargestellt). Die Schalter-Ansteuerungslogik 330 1 kann so gestaltet sein, dass der Teilschaltkreis 330_1T bei Aktivierung eine elektrisch leitende Verbindung zwischen einem gesteuerten Ausgang des ersten Schalters S1 und einem Gate des ersten Schalters S1 erzeugt, so dass der erste Schalter S1 (der Transistor) als Diode geschaltet ist, was auch als Diodenmodus oder Diodenmodus-Zustand bezeichnet wird. Im Diodenmodus ist eine Leitfähigkeit des Transistors (und somit des ersten Schalters S1) niedriger als in einem vollständig leitenden (geschlossenen) Zustand des Transistors und höher als in einem isolierenden (geöffneten) Zustand des Transistors.
Wenn der Teilschaltkreis 330 1T deaktiviert ist, kann der erste Schalter S1 in den Ausschalt-Zustand (bzw. Aus-Zustand) oder in den Einschalt-Zustand (bzw. An-Zustand) versetzt sein. Für ein Umschalten zwischen dem Leitfähig-Zustand und dem Ausschalt-Zustand des ersten Schalters S1 können in der Schalter-Ansteuerungslogik 330_1 weitere Schalter 550, 552 bereitgestellt sein, mittels welcher das Gate des ersten Schalters S1 wahlweise mit dem positiven Bezugspotential 106 oder mit dem negativen Bezugspotential 104 verbindbar ist.
Die Schalter-Ansteuerungslogik 330_1 kann so eingerichtet sein, dass im Einschalt-Zustand das Gate mit demjenigen Bezugspotential 104 oder 106 verbunden ist, welches den ersten Schalter S1 schließt oder geschlossen lässt und somit die mindestens eine Speicherzelle 102 mit dem Bezugspotential 104 oder 106 (in 3 bis 5: 104) verbindet, und dass im Ausschalt-Zustand das Gate mit dem anderen Bezugspotential 104 oder 106 verbunden ist, welches den ersten Schalter S1 öffnet oder geöffnet lässt und somit eine Verbindung der mindestens einen Speicherzelle 102 mit dem Bezugspotential 104 bzw. 106 (in 3 bis 5: 104) verhindert.
Beispielsweise kann im Einschalt-Zustand das Gate des ersten Transistors (d.h. des ersten Schalters S1), auch als das erste Gate bezeichnet, mit einem positiven Spannungsversorgungsanschluss (dem positiven Bezugspotential 106), z.B. VDD, verbunden sein. Im Ausschalt-Zustand kann das erste Gate mit einem Erdungsanschluss 104 (dem negativen Bezugspotential, z.B. VSS) verbunden sein, und im Leitfähig-Zustand kann das erste Gate mit einem virtuellen Spannungsversorgungsanschluss 110 verbunden sein.
Dabei kann der erste Feldeffekttransistor ein NFET-Transistor sein, und der virtuelle Spannungsversorgungsanschluss 110 kann ein Erdungsanschluss sein.
Um ein Umschalten der Verbindungen des Gates mit dem positiven Bezugspotential 106, dem negativen Bezugspotential 104 und dem virtuellen Spannungsversorgungsanschluss 110 zu ermöglichen, kann die Schalter-Ansteuerungslogik 330 weitere Schalter, z.B. Transistoren, aufweisen.
Beispielsweise kann die Schalter-Ansteuerungslogik 330 einen Gate-Steuerschaltkreis aufweisen oder daraus bestehen. Im Ausführungsbeispiel aus 5 entspricht der Gate-Steuerschaltkreis für den ersten Schalter S1 dem ersten Teil 330_1 der Schalter-Ansteuerungslogik 330. Der Gate-Steuerschaltkreis kann einen vierten Feldeffekttransistor 550 zwischen dem ersten Gate und dem positiven Spannungsversorgungsanschluss 106 aufweisen. Dem Gate des vierten Feldeffekttransistors kann eine erste Schaltspannung conb1 bereitgestellt sein oder werden.
Der Gate-Steuerschaltkreis kann ferner einen fünften Feldeffekttransistor 552 zwischen dem ersten Gate und dem Erdungsanschluss 104 aufweisen. Dem Gate des fünften Feldeffekttransistors 552 kann eine zweite Schaltspannung coff1 bereitgestellt sein oder werden.
Der Gate-Steuerschaltkreis kann ferner einen sechsten Feldeffekttransistor TG1 (oder ein Paar von zwei Feldeffekttransistoren TG1) zwischen dem ersten Gate und dem virtuellen Spannungsversorgungsanschluss 110 aufweisen. Am Gate des sechsten Feldeffekttransistors TG1 (oder an den Gates des Paar von zwei Feldeffekttransistoren TG1) kann eine dritte Schaltspannung cdiode1 bereitgestellt sein oder werden. Das Paar von zwei Feldeffekttransistoren kann dabei einen NFET-Transistor und einen PFET-Transistor, insbesondere ein parallel geschaltetes Paar von zwei Feldeffekttransistoren umfassen.
In verschiedenen Ausführungsbeispielen kann anstelle des NFET-Transistors für den ersten Schalter S1 beispielsweise ein PFET-Transistor genutzt werden. In dem Fall können der erste Schalter S1 und die Schalter-Steuerungslogik 330 zwischen das positive Bezugspotential 106 und die mindestens eine Speicherzelle 102 geschaltet sein. Das negative Bezugspotential 110 (z.B. der Erdungsanschluss VSS) kann in dem Fall direkt als Versorgungsspannung 104 bereitgestellt werden bzw. sein.
Der Gate-Steuerschaltkreis kann in diesem nicht dargestellten Fall eingerichtet sein, im Einschalt-Zustand das erste Gate mit einem Erdungsanschluss zu verbinden, im Ausschalt-Zustand das erste Gate mit einem positiven Spannungsversorgungsanschluss zu verbinden, und im Leitfähig-Zustand das erste Gate mit einem virtuellen Spannungsversorgungsanschluss zu verbinden. Der virtuelle Spannungsversorgungsanschluss kann ein positiver Spannungsversorgungsanschluss sein.
Die beschriebene Gestaltung ermöglicht, eine Speicherzelleneinrichtung 300 mit einem Niedrigenergiemodus bereitzustellen, bei welcher der erste Schalter S1 im Einschalt- und im Leitfähig-Zustand zur Spannungsversorgung der mindestens einen Speicherzelle 102 beiträgt, und bei welcher auf zum Schalter S1 parallel geschaltete Bauteile, die in einem der Schaltzustände unwirksam sind, verzichtet werden kann. Außerdem ist die Schalter-Ansteuerungslogik 330 von einfacher Bauart, robust und sehr klein dimensionierbar.
In verschiedenen Ausführungsbeispielen kann die Speicherzelleneinrichtung 300, 300b, 300c ferner einen zwischen die mindestens eine Speicherzelle 102 und das Bezugspotential 104 oder 106 geschalteten zweiten Schalter S2 aufweisen.
Die Schalter-Ansteuerungslogik 330, 330_2 kann ferner eingerichtet sein, den zweiten Schalter S2 wahlweise durch Aktivierung oder Deaktivierung eines zweiten Teilschaltkreises 330 2T der Schalter-Ansteuerungslogik 330 2 in einen von mindestens drei Betriebszuständen zu versetzen: einen Einschalt-Zustand, einen Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Anders ausgedrückt kann der zweite Schalter S2 mit einer dem ersten Schalter S1 vergleichbaren Funktionalität bereitgestellt sein. Ein Aufbau des zweiten Schalters S2 kann gleich oder ähnlich dem des ersten Schalters S1 sein. Beispielsweise kann der zweite Schalter S2 ein (zweiter) Transistor, z.B. ein (zweiter) Feldeffekttransistor sein.
Die Schalter-Ansteuerungslogik 330 kann zum Ansteuern eines Gates des zweiten Schalters S2 einen zweiten Gate-Steuerschaltkreis aufweisen oder daraus bestehen. Im Ausführungsbeispiel aus 5 entspricht der Gate-Steuerschaltkreis für den zweiten Schalter S2 dem zweiten Teil 330_2 der Schalter-Ansteuerungslogik 330. Der Gate-Steuerschaltkreis kann einen siebten Feldeffekttransistor 554, einen achten Feldeffekttransistor 556 und einen neunten Feldeffekttransistor TG2 (oder ein Paar von zwei Feldeffekttransistoren TG2) aufweisen, welche in ihrer Funktion den Feldeffekttransistoren 550, 552 bzw. TG1 des ersten Gate-Steuerschaltkreises entsprechen. Den jeweiligen Gates des siebten, achten und neunten Feldeffekttransistors 554, 556, TG2 können eine vierte, fünfte bzw. sechste Schaltspannung conb2, boff2 bzw. cdiode2 bereitgestellt sein oder werden. Das Paar von zwei Feldeffekttransistoren TG2 kann dabei einen NFET-Transistor und einen PFET-Transistor, insbesondere ein parallel geschaltetes Paar von zwei Feldeffekttransistoren umfassen.
Der erste Schalter S1 und der zweite Schalter S2 können zueinander parallelgeschaltet sein, wie in 4 und 5 dargestellt.
Die Speicherzelleneinrichtung 300, 300b, 300c kann ferner weitere zwischen die mindestens eine Speicherzelle 102 und das Bezugspotential 104 oder 106 geschaltete Schalter (nicht dargestellt) aufweisen, welche die gleiche Funktionalität wie der erste Schalter S1 und der zweite Schalter S2 aufweisen, insbesondere, mittels der Schalter-Ansteuerungslogik 330 in einen von mindestens drei Betriebszuständen (einen Einschalt-Zustand, einen Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand) versetzbar zu sein.
In verschiedenen Ausführungsbeispielen können sowohl der erste Schalter S1 als auch der zweite Schalter S2 eingerichtet sein, unabhängig voneinander in jeweils einem ihrer drei Betriebszustände zu sein. Anders ausgedrückt können beide Schalter S1, S2 im Einschalt-Zustand sein, beide Schalter S1, S2 im Ausschalt-Zustand sein, beide Schalter im Leitfähig-Zustand sein, einer der Schalter im Einschalt-Zustand und der andere Schalter im Ausschalt-Zustand sein, einer der Schalter im Einschalt-Zustand und der andere Schalter im Leitfähig-Zustand sein, oder einer der Schalter im Leitfähig-Zustand und der andere im Ausschalt-Zustand sein.
Bei der Speicherzelleneinrichtung 300 kann in verschiedenen Ausführungsbeispielen die Schalter-Ansteuerungslogik 330 eingerichtet sein, mittels Versetzens des ersten Schalters S1 und des zweiten Schalters S2 in jeweils einen seiner drei Betriebszustände (Einschalt-Zustand, Ausschalt-Zustand, Leitfähig-Zustand) die Speicherzelleneinrichtung 300 wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: einen Vollständig-An-Zustand, in welchem der erste Schalter und der zweite Schalter im Einschalt-Zustand sind, einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist, und einen Vollständig-Aus-Zustand, in welchem der erste Schalter und der zweite Schalter im Ausschalt-Zustand sind.
Der Vollständig-An-Zustand kann für den Normalbetrieb der Speicherzelleneinrichtung 300 vorgesehen sein.
Der Vollständig-Aus-Zustand kann für ein vollständiges Ausschalten der Speicherzelleneinrichtung 300 vorgesehen sein, d.h. einen Zustand, in welchem ein Verlust der in der mindestens einen Speicherzelle 102 gespeicherten Daten in Kauf genommen wird.
Der Teilleistungs-Zustand kann für einen Standby-Betrieb genutzt werden, also z.B. für einen Zustand, in welchem zwar keine aktive Nutzung der Speicherzelleneinrichtung 300 stattfindet, d.h. kein Normalbetrieb, in welchem z.B. ein Schreiben in die mindestens eine Speicherzelle 102 und/oder ein Lesen aus der mindestens einen Speicherzelle 102 stattfindet, in welchem jedoch ein Erhalt der in der mindestens einen Speicherzelle 102, z.B. dem Speicherzellen-Array 100 gespeicherten Daten erwünscht ist.
In verschiedenen Ausführungsbeispielen können die mindestens drei Leistungsstufen ferner einen Teilweise-An-Zustand aufweisen, in welchem der erste Schalter S1 im Einschalt-Zustand ist und der zweite Schalter S2 im Ausschalt-Zustand ist, oder umgekehrt.
Der Teilweise-An-Zustand kann als Zwischen-Schaltzustand für einen Übergang vom Vollständig-Aus-Zustand oder dem Teilleistungs-Zustand zum Vollständig-An-Zustand, denn damit kann ein Auftreten hoher Spitzenströme verringert oder vermieden werden. Beispielsweise können die einzelnen Schalter nacheinander vom Ausschalt-Zustand in den Einschalt-Zustand geschaltet werden und so die hohen Spitzenströme vermieden werden.
In verschiedenen Ausführungsbeispielen der Teilweise-An-Zustand und/oder der Teilleistungs-Zustand so eingerichtet sein, dass ein Wert einer an der mindestens einen Speicherzelle 102 abfallenden Spannung ausreichend hoch ist, um eine fortwährende Datenspeicherung zu gewährleisten.
Alle (Haupt-) Schalter S1, S2, ..., also diejenigen Schalter S1, S2,..., welche eingerichtet sind, direkt die Versorgungsspannung der mindestens einen Speicherzelle 102 zu schalten, sind eingerichtet, im Normalbetriebsmodus (aktiven Modus) der Speicherzelleneinrichtung 300, in welchem alle Schalter S1, S2, ... in den Eingeschaltet-Zustand gebracht sind bzw. werden (d.h. im Vollständig-An-Zustand), zur Spannungsversorgung der mindestens einen Speicherzelle 102, z.B. dem Speicherzellen-Array 100, beizutragen. Auf serielle Verbindungen von Spannungsversorgungsschaltern, welche eine Leitfähigkeit verschlechtern, wie dies im Stand-der-Technik-Beispiel aus 2B (oben) dargestellt ist, kann dabei verzichtet werden. Außerdem kann Chipfläche eingespart werden.
In verschiedenen Ausführungsbeispielen kann die Speicherzelleneinrichtung 300, 300b, 300c ferner einen zwischen die mindestens eine Speicherzelle 102 und das Bezugspotential 104 oder 106 geschalteten dritten Schalter S3 aufweisen. Die Schalter-Ansteuerungslogik 330 kann eingerichtet sein, den dritten Schalter S3 wahlweise in einen von genau zwei Betriebszuständen zu versetzen, nämlich entweder in einen Einschalt-Zustand oder in einen Ausschalt-Zustand.
Anders ausgedrückt kann der dritte Schalter S3 mit einer gegenüber dem ersten Schalter S1 (und, falls vorhanden, gegenüber dem zweiten Schalter S2) eingeschränkten Funktionalität (nur ein/aus) bereitgestellt sein. Der dritte Schalter S3 kann zum ersten Schalter S1 (und ggf. zum zweiten Schalter S2 und ggf. weiteren Schaltern) parallelgeschaltet sein, wie in 4 und 5 dargestellt. Der dritte Schalter S3 kann als Transistor gebildet sein (auch als dritter Transistor bezeichnet), z.B. als Feldeffekttransistor, z.B. als NFET wie in 5 dargestellt, oder als PFET (nicht dargestellt).
Ein Gate des dritten Schalters S3 kann wahlweise mit dem positiven Bezugspotential 106 oder mit dem negativen (Erdungs-)Bezugspotential 104 verbindbar sein. Zum wahlweisen Verbinden, d.h. zum Umschalten zwischen den beiden Verbindungen, können ein zehnter Transistor 558 zwischen dem Gate und dem positiven Bezugspotential 106 und ein elfter Transistor 560 zwischen dem Gate und dem negativen (Erdungs-)Bezugspotential 104 bereitgestellt sein. An den Gates des zehnten und des elften Transistors 558, 560 kann eine gemeinsame siebte Schaltspannung conb3 bereitgestellt sein bzw. werden.
Der dritte Schalter S3 kann als der Haupt-Energieversorgungsschalter betrachtet werden. Da im Normalbetriebsmodus außer dem Haupt-Energieversorgungsschalter S3 auch der erste Schalter S1 und ggf. der zweite Schalter S2 und ggf. weitere Schalter einen Beitrag zur Energieversorgung der mindestens einen Speicherzelle leisten, kann der dritte Schalters S3 kleiner dimensioniert sein.
Ähnlich der oben beschriebenen Speicherzelleneinrichtung 300, 300b mit dem ersten Schalter S1 und dem zweiten Schalter S2 kann die Schalter-Ansteuerungslogik 330 der Speicherzelleneinrichtung 300c eingerichtet sein, mittels Versetzens des ersten Schalters S1 und des zweiten Schalters S2 in jeweils einen seiner drei Betriebszustände und des dritten Schalters S3 in einen seiner zwei Betriebszustände die Speicherzelleneinrichtung 300c wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: einen Vollständig-An-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Einschalt-Zustand sind, einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist, und einen Vollständig-Aus-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Ausschalt-Zustand sind.
Im Ausführungsbeispiel aus 5 ist der Ausschalt-Zustand beispielsweise erreichbar, indem das jeweilige Gate des ersten bzw. zweiten bzw. dritten Schalters S1, S2 bzw. S3, welche jeweils als NFET-Transistoren gebildet sind, mit dem negativen Bezugspotential 104, z.B. VSS, verbunden wird. Dies kann beispielsweise wie unten beschrieben erreicht werden.
In verschiedenen Ausführungsbeispielen können die mindestens drei Leistungsstufen ferner einen Teilweise-An-Zustand aufweisen, in welchem mindestens einer von dem ersten Schalter S1, dem zweiten Schalter S2 und dem dritten Schalter S3 im Einschalt-Zustand ist und mindestens einer der anderen beiden Schalter im Ausschalt-Zustand ist.
Eine Nutzung der Leistungsstufen kann sinngemäß derjenigen entsprechen, die oben für die Speicherzelleneinrichtung 300b mit den zwei Schaltern S1, S2 beschrieben ist.
Der Vollständig-Aus-Zustand kann in verschiedenen Ausführungsbeispielen (wie z.B. in 5 dargestellt; dort sind für den Vollständig-Aus-Zustand die drei Schalter S1, S2 und S3 in den Ausschalt-Zustand zu bringen) erzielt werden, indem als virtuelles Bezugspotential, d.h. als cdiode1 bzw. cdiode2, ein negatives (bzw. Erdungs-)Bezugspotential bereitgestellt wird, am Gate des vierten Transistors 550, des siebten Transistors 554 und des zehnten Transistors 558 jeweils ein positives Bezugspotential (conb1, conb2 bzw. conb3 sind z.B. VDD) bereitgestellt wird, und am Gate des fünften Transistors 552 und des achten Transistors 556 jeweils ebenfalls ein positives Bezugspotential (coff1, coff2 sind z.B. VDD) bereitgestellt wird.
In verschiedenen Ausführungsbeispielen kann der erste Schalter S1 in dem Leitfähig-Zustand eine höhere elektrische Leitfähigkeit aufweisen als der zweite Schalter S2 in dem Leitfähig-Zustand. Das kann als einfache Form der technischen Realisierung beispielsweise dadurch erzielt werden, dass der erste Schalter S1 ein erster Feldeffekttransistor ist und der zweite Schalter S2 ein zweiter Feldeffekttransistoren ist, wobei der erste Feldeffekttransistor eine größere Transistorweite aufweist als der zweite Feldeffekttransistor.
In verschiedenen Ausführungsbeispielen kann als weitere einfache technische Realisierung unterschiedlicher Leitfähigkeiten alternativ oder zusätzlich der erste Feldeffekttransistor (d.h. der erste Schalter S1) eine niedrigere Schwellenspannung aufweisen als der zweite Feldeffekttransistor (d.h. der zweite Schalter S2).
Damit werden für einen Niedrigenergiemodus (z.B. den Teilleistungs-Modus; ggf. könnte auch der Teilweise-An-Modus als Niedrigenergiemodus betrachtet werden) mehr unterschiedliche Konfigurationen/Einstellungen ermöglicht.
Zur Veranschaulichung sind in 6 unterschiedliche Kombinationen von Betriebszuständen bei den drei Schaltern S1, S2 und S3 des Ausführungsbeispiels der 5 dargestellt, aus welchen sich die am unteren Rand bezeichneten Leistungsstufen ergeben, die von „Aktiv AN“ bis „Ausgeschaltet“ reichen und als Zwischenstufen drei als „Niedrigenergie“ (Schwach/Medium/Stark) bezeichnete Leistungsstufen, ein „Schwach AN“ und ein „Medium AN“ (diese würden den oben beschriebenen Teilweise-An-Modi entsprechen) aufweisen.
Wie anhand der 6 beispielhaft ersichtlich ist, unterscheidet sich beispielsweise die Leistungsstufe „Medium Niedrigenergie“ von der Leistungsstufe „Stark Niedrigenergie“, obwohl bei beiden Leistungsstufen jeweils einer der Schalter S1, S2 im Diodenmodus und der andere ausgeschaltet ist. Eine solche Differenzierung wird gerade durch die oben beschriebene unterschiedliche Gestaltung der Schalter, z.B. hinsichtlich ihrer elektrischen Leitfähigkeit, ermöglicht. Vorliegend hat der erste Schalter S1 eine höhere Leitfähigkeit als der zweite Schalter S2.
Eine Betriebsspannung 110 bzw. 108, welche der mindestens einen Speicherzelle 102 im Niedrigenergiemodus bereitgestellt wird, kann dementsprechend bei Verwendung mehrerer, ggf. unterschiedlich gestalteter Schalter S1, S2, ... fein eingestellt und an einen Bedarf der mindestens einen Speicherzelle 102, z.B. des Speicherarrays 100, abgestimmt werden.
In verschiedenen Ausführungsbeispielen kann während einer Testphase der Bedarf der mindestens einen Speicherzelle 102 ermittelt werden, z.B. kann ermittelt werden, welche Betriebsspannung für einen Datenerhalt erforderlich ist, und der Leitfähig-Zustand des ersten und/oder des zweiten Schalters S1, S2, und/oder eine Kombination der zu verwirklichenden Leistungsstufen kann so eingerichtet sein bzw. werden, dass die ermittelte Betriebsspannung auch im Niedrigenergiemodus sichergestellt ist.
Eine solche Flexibilität kann vorteilhaft sein, weil Schwankungen während einer Herstellung der Halbleitervorrichtung zu Speicherzellen 102 bzw. Speicherarrays 100 mit unterschiedlichen Eigenschaften führen können. Insbesondere können manche Speicherarrays 100 einen Bedarf an einer höheren Erhaltungsspannung (VDDC-VSSC) (welche im Niedrigenergiemodus bereitgestellt wird) haben als andere. Beispielsweise kann ein Speicherarray 100 0.6V benötigen, um einen Erhalt der in ihm gespeicherten Daten sicherzustellen, während ein anderes Speicherarray 100 möglicherweise nur 0.5V benötigt.
Die Erhaltungsspannung für alle Speicherarrays 100 entsprechend dem Speicherarray 100 einzustellen, welches die höchste Spannung benötigt, würde für einen Teil der Speicherarrays 100 den Energieverbrauch unnötig erhöhen, weil das Speicherarray 100, welches eigentlich eine geringere Spannung benötigt, während des Niedrigenergiemodus mit einer unnötig hohen Spannung betrieben wird (z.B. könnte es eigentlich mit 0.5V betrieben werden, aber 0.6V werden genutzt).
In verschiedenen Ausführungsbeispielen wird eine konfigurierbare Spannungsversorgung (also von VDDC, VSSC oder beiden) bereitgestellt. Dabei kann die Konfiguration, also eine Anpassung der Erhaltungsspannung an die Schwankungen des Herstellungsprozesses z.B. während Herstellungstests erfolgen.
Die Anpassungen bzw. Abstimmung kann in verschiedenen Ausführungsbeispielen auf Waferlevel vorgenommen werden, also derart, dass alle Chips auf einem Wafer mit derselben Einstellung versehen werden, aber jeder Wafer eine eigene Einstellung erhält.
In verschiedenen Ausführungsbeispielen kann die Anpassung bzw. Abstimmung auf Chiplevel vorgenommen werden, also derart, dass alle Speicherarrays 100 eines Chips mit derselben Einstellung versehen werden, aber jeder Chip eine eigene Einstellung erhält.
In verschiedenen Ausführungsbeispielen kann die Anpassung bzw. Abstimmung auf Speicherlevel vorgenommen werden, also derart, dass jedes Speicherarray 100 eines Chips mit einer eigenen Einstellung versehen wird.
In verschiedenen Ausführungsbeispielen ist ein Energieverbrauch der Speicherzelleneinrichtung 300 verringert.
Die Verringerung der benötigten Chipfläche und der verringerte Energieverbrauch führen direkt oder indirekt (z.B. in dem ein verringerter Energieverbrauch zu Kosteneinsparungen bei Chippackages, Spannungsversorgungsvorrichtungen und/oder Kühlvorrichtungen führen kann) zu einer Kostenverringerung.
Ferner kann die Möglichkeit, die Erhaltungsspannung relativ fein abgestimmt nach einem Test einzustellen eine Ausbeute bei der Herstellung erhöhen.
7 zeigt ein Flussdiagramm eines Verfahrens 700 zum Betreiben einer Speicherzelleneinrichtung gemäß verschiedenen Ausführungsbeispielen.
Das Verfahren 700 kann ein Bereitstellen der Speicherzelleneinrichtung, die mindestens eine Speicherzelle, einen zwischen die mindestens eine Speicherzelle und ein Bezugspotential geschalteten ersten Schalter und eine Schalter-Ansteuerungslogik mit einem ersten Teilschaltkreis aufweist, aufweisen (bei 710).
Das Verfahren 700 kann ferner ein Versetzen des ersten Schalters wahlweise durch Aktivierung oder Deaktivierung des ersten Teilschaltkreises in einen von mindestens drei Betriebszuständen: einen Einschalt-Zustand, einen Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand (in 720).
Im Folgenden werden zusammenfassend einige Ausführungsbeispiele angegeben.
Ausführungsbeispiel 1 ist eine Speicherzelleneinrichtung. Die Speicherzelleneinrichtung kann mindestens eine Speicherzelle aufweisen, einen zwischen die mindestens eine Speicherzelle und ein Bezugspotential geschalteten ersten Schalter, und eine Schalter-Ansteuerungslogik, die eingerichtet ist, den ersten Schalter wahlweise durch Aktivierung oder Deaktivierung eines ersten Teilschaltkreises der Schalter-Ansteuerungslogik in einen von mindestens drei Betriebszuständen zu versetzen: Einschalt-Zustand, Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Ausführungsbeispiel 2 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 1, welche ferner einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten zweiten Schalter aufweist, wobei die Schalter-Ansteuerungslogik ferner eingerichtet ist, den zweiten Schalter wahlweise durch Aktivierung oder Deaktivierung eines zweiten Teilschaltkreises der Schalter-Ansteuerungslogik in einen von mindestens drei Betriebszuständen zu versetzen: Einschalt-Zustand, Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Ausführungsbeispiel 3 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 1 oder 2, welche ferner einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten dritten Schalter aufweist, wobei die Schalter-Ansteuerungslogik ferner eingerichtet ist, den dritten Schalter wahlweise in einen von genau zwei Betriebszuständen zu versetzen: Einschalt-Zustand und Ausschalt-Zustand.
Ausführungsbeispiel 4 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 2 oder 3, wobei der erste Schalter in dem Leitfähig-Zustand eine höhere elektrische Leitfähigkeit aufweist als der zweite Schalter in dem Leitfähig-Zustand.
Ausführungsbeispiel 5 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 1 bis 4, wobei der erste Schalter einen ersten Feldeffekttransistor aufweist.
Ausführungsbeispiel 6 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 5, wobei der Leitfähig-Zustand des ersten Feldeffekttransistors ein Diodenmodus-Zustand des ersten Feldeffekttransistors ist.
Ausführungsbeispiel 7 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 2 bis 6, wobei der zweite Schalter einen zweiten Feldeffekttransistor aufweist.
Ausführungsbeispiel 8 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 7, wobei der Leitfähig-Zustand des zweiten Feldeffekttransistors ein Diodenmodus-Zustand des zweiten Feldeffekttransistors ist.
Ausführungsbeispiel 9 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 7 oder 8, wobei der erste Feldeffekttransistor eine größere Transistorweite aufweist als der zweite Feldeffekttransistor.
Ausführungsbeispiel 10 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 7 bis 9, wobei der erste Feldeffekttransistor eine niedrigere Schwellenspannung aufweist als der zweite Feldeffekttransistor.
Ausführungsbeispiel 11 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 5 bis 10, wobei der erste Feldeffekttransistor ein erstes Gate aufweist, wobei die Schalter-Ansteuerungslogik einen ersten Gate-Steuerschaltkreis aufweist, der eingerichtet ist, im Einschalt-Zustand das erste Gate mit einem positiven Spannungsversorgungsanschluss zu verbinden, im Ausschalt-Zustand das erste Gate mit einem Erdungsanschluss zu verbinden, und im Leitfähig-Zustand das erste Gate mit einem virtuellen Spannungsversorgungsanschluss zu verbinden.
Ausführungsbeispiel 12 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 11, wobei der erste Feldeffekttransistor ein NFET-Transistor ist, und wobei der virtuelle Spannungsversorgungsanschluss ein Erdungsanschluss ist.
Ausführungsbeispiel 13 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 5 bis 10, wobei der erste Feldeffekttransistor ein erstes Gate aufweist, wobei die Schalter-Ansteuerungslogik einen Gate-Steuerschaltkreis aufweist, der eingerichtet ist, im Einschalt-Zustand das erste Gate mit einem Erdungsanschluss zu verbinden, im Ausschalt-Zustand das erste Gate mit einem positiven Spannungsversorgungsanschluss zu verbinden, und im Leitfähig-Zustand das erste Gate mit einem virtuellen Spannungsversorgungsanschluss zu verbinden.
Ausführungsbeispiel 14 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 13, wobei der erste Feldeffekttransistor ein PFET-Transistor ist, und wobei der virtuelle Spannungsversorgungsanschluss ein positiver Spannungsversorgungsanschluss ist.
Ausführungsbeispiel 15 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 11 bis 14, wobei der Gate-Steuerschaltkreis einen dritten Feldeffekttransistor zwischen dem ersten Gate und dem positiven Spannungsversorgungsanschluss aufweist.
Ausführungsbeispiel 16 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 11 bis 15, wobei der Gate-Steuerschaltkreis einen vierten Feldeffekttransistor zwischen dem ersten Gate und dem Erdungsanschluss aufweist.
Ausführungsbeispiel 17 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 11 bis 16, wobei der Gate-Steuerschaltkreis einen fünften Feldeffekttransistor zwischen dem ersten Gate und dem virtuellen Spannungsversorgungsanschluss aufweist.
Ausführungsbeispiel 18 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 2, wobei die Schalter-Ansteuerungslogik eingerichtet ist, mittels Versetzens des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: einen Vollständig-An-Zustand, in welchem der erste Schalter und der zweite Schalter im Einschalt-Zustand sind, einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist, und einen Vollständig-Aus-Zustand, in welchem der erste Schalter und der zweite Schalter im Ausschalt-Zustand sind.
Ausführungsbeispiel 19 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 18, wobei die mindestens drei Leistungsstufen ferner einen Teilweise-An-Zustand aufweisen, in welchem der erste Schalter im Einschalt-Zustand ist und der zweite Schalter im Ausschalt-Zustand ist, oder umgekehrt.
Ausführungsbeispiel 20 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 3, wobei die Schalter-Ansteuerungslogik eingerichtet ist, mittels Versetzens des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände und des dritten Schalters in einen seiner zwei Betriebszustände die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: einen Vollständig-An-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Einschalt-Zustand sind, einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist, und einen Vollständig-Aus-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Ausschalt-Zustand sind.
Ausführungsbeispiel 21 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 20, wobei die mindestens drei Leistungsstufen ferner einen Teilweise-An-Zustand aufweisen, in welchem mindestens einer von dem ersten, dem zweiten und dem dritten Schalter im Einschalt-Zustand ist und mindestens einer der anderen beiden Schalter im Ausschalt-Zustand ist.
Ausführungsbeispiel 22 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 18 bis 21, wobei der Teilleistungs-Zustand und/oder der Teilweise-An-Zustand so eingerichtet ist, dass ein Wert einer an der mindestens einen Speicherzelle abfallenden Spannung ausreichend hoch ist, um eine fortwährende Datenspeicherung zu gewährleisten.
Ausführungsbeispiel 23 ist eine Speicherzelleneinrichtung gemäß Ausführungsbeispiel 1 bis 22, wobei die Speicherzelleneinrichtung einen flüchtigen Datenspeicher bildet.
Ausführungsbeispiel 24 ist eine Speicherzelleneinrichtung gemäß einem der Ausführungsbeispiele 1 bis 23, wobei die Speicherzelleneinrichtung einen SRAM-, DRAM-, RRAM-, MRAM-, PC-RAM-, ROM- oder Flash-Datenspeicher bildet.
Ausführungsbeispiel 25 ist ein Verfahren zum Betreiben einer Speicherzelleneinrichtung, die mindestens eine Speicherzelle, einen zwischen die mindestens eine Speicherzelle und ein Bezugspotential geschalteten ersten Schalter und eine Schalter-Ansteuerungslogik mit einem ersten Teilschaltkreis aufweist, das Verfahren aufweisend ein Versetzen des ersten Schalters wahlweise durch Aktivierung oder Deaktivierung des ersten Teilschaltkreises in einen von mindestens drei Betriebszuständen: einen Einschalt-Zustand, einen Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Ausführungsbeispiel 26 ist ein Verfahren gemäß Ausführungsbeispiel 25, wobei die Speicherzelleneinrichtung ferner einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten zweiten Schalter und in der Schalter-Ansteuerungslogik einen zweiten Teilschaltkreis aufweist, das Verfahren ferner aufweisend ein Versetzen des zweiten Schalters wahlweise durch Aktivierung oder Deaktivierung des zweiten Teilschaltkreises in einen von mindestens drei Betriebszuständen: Einschalt-Zustand, Ausschalt-Zustand, und einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Ausführungsbeispiel 27 ist ein Verfahren gemäß Ausführungsbeispiel 25 oder 26, wobei die Speicherzelleneinrichtung ferner einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten dritten Schalter aufweist, das Verfahren ferner aufweisend: Versetzen des dritten Schalters wahlweise in einen von genau zwei Betriebszuständen: einen Einschalt-Zustand und einen Ausschalt-Zustand.
Ausführungsbeispiel 28 ist ein Verfahren gemäß Ausführungsbeispiel 26, ferner aufweisend ein Versetzen des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände, um die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: einen Vollständig-An-Zustand, in welchem der erste Schalter und der zweite Schalter im Einschalt-Zustand sind, einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist, und einen Vollständig-Aus-Zustand, in welchem der erste Schalter und der zweite Schalter im Ausschalt-Zustand sind.
Ausführungsbeispiel 29 ist ein Verfahren gemäß Ausführungsbeispiel 28, wobei die mindestens drei Leistungsstufen ferner einen Teilweise-An-Zustand aufweisen, in welchem der erste Schalter im Einschalt-Zustand ist und der zweite Schalter im Ausschalt-Zustand ist, oder umgekehrt.
Ausführungsbeispiel 30 ist ein Verfahren gemäß Ausführungsbeispiel 27, ferner aufweisend ein Versetzen des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände und des dritten Schalters in einen seiner zwei Betriebszustände, um die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: einen Vollständig-An-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Einschalt-Zustand sind, einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist, und einen Vollständig-Aus-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Ausschalt-Zustand sind.
Ausführungsbeispiel 31 ist ein Verfahren gemäß Ausführungsbeispiel 30, wobei die mindestens drei Leistungsstufen ferner einen Teilweise-An-Zustand aufweisen, in welchem mindestens einer von dem ersten, dem zweiten und dem dritten Schalter im Einschalt-Zustand ist und mindestens einer der anderen beiden Schalter im Ausschalt-Zustand ist.
Ausführungsbeispiel 32 ist ein Verfahren gemäß einem der Ausführungsbeispiele 28 bis 31, ferner ein Versetzen der Speicherzelleneinrichtung in den Vollständig-An-Zustand für einen aktiven Betrieb aufweisend.
Ausführungsbeispiel 33 ist ein Verfahren gemäß einem der Ausführungsbeispiele 28 bis 32, ferner ein Versetzen der Speicherzelleneinrichtung in den Teilleistungs-Zustand für einen Standby-Betrieb aufweisend.
Ausführungsbeispiel 34 ist ein Verfahren gemäß Ausführungsbeispiel 29 oder 31, ferner bei einem Versetzen der Speicherzelleneinrichtung vom Vollständig-Aus-Zustand in den Vollständig-An-Zustand, zunächst Versetzen der Speicherzelleneinrichtung vom Vollständig-Aus-Zustand in den Teilweise-An-Zustand, und nachfolgend Versetzen der Speicherzelleneinrichtung vom Teilweise-An-Zustand in den Vollständig-An-Zustand.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 7110317 B2 [0014]
US 2009/0189684 A1 [0022]

Claims

Speicherzelleneinrichtung, aufweisend: mindestens eine Speicherzelle; einen zwischen die mindestens eine Speicherzelle und ein Bezugspotential geschalteten ersten Schalter; eine Schalter-Ansteuerungslogik, die eingerichtet ist, den ersten Schalter wahlweise durch Aktivierung oder Deaktivierung eines ersten Teilschaltkreises der Schalter-Ansteuerungslogik in einen von mindestens drei Betriebszuständen zu versetzen: • Einschalt-Zustand; • Ausschalt-Zustand; und • einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Speicherzelleneinrichtung gemäß Anspruch 1, ferner aufweisend: einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten zweiten Schalter; wobei die Schalter-Ansteuerungslogik ferner eingerichtet ist, den zweiten Schalter wahlweise durch Aktivierung oder Deaktivierung eines zweiten Teilschaltkreises der Schalter-Ansteuerungslogik in einen von mindestens drei Betriebszuständen zu versetzen: • Einschalt-Zustand; • Ausschalt-Zustand; und • einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Speicherzelleneinrichtung gemäß Anspruch 1 oder 2, ferner aufweisend: einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten dritten Schalter; wobei die Schalter-Ansteuerungslogik ferner eingerichtet ist, den dritten Schalter wahlweise in einen von genau zwei Betriebszuständen zu versetzen: • Einschalt-Zustand; und • Ausschalt-Zustand.
Speicherzelleneinrichtung gemäß Anspruch 2 oder 3, wobei der erste Schalter in dem Leitfähig-Zustand eine höhere elektrische Leitfähigkeit aufweist als der zweite Schalter in dem Leitfähig-Zustand.
Speicherzelleneinrichtung gemäß einem der Ansprüche 1 bis 4, wobei der erste Schalter einen ersten Feldeffekttransistor aufweist.
Speicherzelleneinrichtung gemäß Anspruch 5, wobei der Leitfähig-Zustand des ersten Feldeffekttransistors ein Diodenmodus-Zustand des ersten Feldeffekttransistors ist.
Speicherzelleneinrichtung gemäß einem der Ansprüche 2 bis 6, wobei der zweite Schalter einen zweiten Feldeffekttransistor aufweist.
Speicherzelleneinrichtung gemäß Anspruch 7, wobei der Leitfähig-Zustand des zweiten Feldeffekttransistors ein Diodenmodus-Zustand des zweiten Feldeffekttransistors ist.
Speicherzelleneinrichtung gemäß Anspruch 7 oder 8, wobei der erste Feldeffekttransistor eine größere Transistorweite aufweist als der zweite Feldeffekttransistor.
Speicherzelleneinrichtung gemäß einem der Ansprüche 7 bis 9, wobei der erste Feldeffekttransistor eine niedrigere Schwellenspannung aufweist als der zweite Feldeffekttransistor.
Speicherzelleneinrichtung gemäß einem der Ansprüche 5 bis 10, wobei der erste Feldeffekttransistor ein erstes Gate aufweist, wobei die Schalter-Ansteuerungslogik einen ersten Gate-Steuerschaltkreis aufweist, der eingerichtet ist, im Einschalt-Zustand das erste Gate mit einem positiven Spannungsversorgungsanschluss zu verbinden, im Ausschalt-Zustand das erste Gate mit einem Erdungsanschluss zu verbinden, und im Leitfähig-Zustand das erste Gate mit einem virtuellen Spannungsversorgungsanschluss zu verbinden.
Speicherzelleneinrichtung gemäß Anspruch 11, • wobei der erste Feldeffekttransistor ein NFET-Transistor ist; und • wobei der virtuelle Spannungsversorgungsanschluss ein Erdungsanschluss ist.
Speicherzelleneinrichtung gemäß einem der Ansprüche 5 bis 10, • wobei der erste Feldeffekttransistor ein erstes Gate aufweist, • wobei die Schalter-Ansteuerungslogik einen Gate-Steuerschaltkreis aufweist, der eingerichtet ist, im Einschalt-Zustand das erste Gate mit einem Erdungsanschluss zu verbinden, im Ausschalt-Zustand das erste Gate mit einem positiven Spannungsversorgungsanschluss zu verbinden, und im Leitfähig-Zustand das erste Gate mit einem virtuellen Spannungsversorgungsanschluss zu verbinden.
Speicherzelleneinrichtung gemäß Anspruch 13, • wobei der erste Feldeffekttransistor ein PFET-Transistor ist; und • wobei der virtuelle Spannungsversorgungsanschluss ein positiver Spannungsversorgungsanschluss ist.
Speicherzelleneinrichtung gemäß einem der Ansprüche 11 bis 14, wobei der Gate-Steuerschaltkreis einen dritten Feldeffekttransistor zwischen dem ersten Gate und dem positiven Spannungsversorgungsanschluss aufweist.
Speicherzelleneinrichtung gemäß einem der Ansprüche 11 bis 15, wobei der Gate-Steuerschaltkreis einen vierten Feldeffekttransistor zwischen dem ersten Gate und dem Erdungsanschluss aufweist.
Speicherzelleneinrichtung gemäß einem der Ansprüche 11 bis 16, wobei der Gate-Steuerschaltkreis einen fünften Feldeffekttransistor zwischen dem ersten Gate und dem virtuellen Spannungsversorgungsanschluss aufweist.
Speicherzelleneinrichtung gemäß Anspruch 2, wobei die Schalter-Ansteuerungslogik eingerichtet ist, mittels Versetzens des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: • einen Vollständig-An-Zustand, in welchem der erste Schalter und der zweite Schalter im Einschalt-Zustand sind; • einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist; und • einen Vollständig-Aus-Zustand, in welchem der erste Schalter und der zweite Schalter im Ausschalt-Zustand sind.
Speicherzelleneinrichtung gemäß Anspruch 18, wobei die mindestens drei Leistungsstufen ferner aufweisen einen Teilweise-An-Zustand, in welchem der erste Schalter im Einschalt-Zustand ist und der zweite Schalter im Ausschalt-Zustand ist, oder umgekehrt.
Speicherzelleneinrichtung gemäß Anspruch 3, wobei die Schalter-Ansteuerungslogik eingerichtet ist, mittels Versetzens des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände und des dritten Schalters in einen seiner zwei Betriebszustände die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: • einen Vollständig-An-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Einschalt-Zustand sind; • einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist; und • einen Vollständig-Aus-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Ausschalt-Zustand sind.
Speicherzelleneinrichtung gemäß Anspruch 20, wobei die mindestens drei Leistungsstufen ferner aufweisen einen Teilweise-An-Zustand, in welchem mindestens einer von dem ersten, dem zweiten und dem dritten Schalter im Einschalt-Zustand ist und mindestens einer der anderen beiden Schalter im Ausschalt-Zustand ist.
Speicherzelleneinrichtung gemäß einem der Ansprüche 18 bis 21, wobei der Teilleistungs-Zustand und/oder der Teilweise-An-Zustand so eingerichtet ist, dass ein Wert einer an der mindestens einen Speicherzelle abfallenden Spannung ausreichend hoch ist, um eine fortwährende Datenspeicherung zu gewährleisten.
Speicherzelleneinrichtung gemäß einem der Ansprüche 1 bis 22, wobei die Speicherzelleneinrichtung einen flüchtigen Datenspeicher bildet.
Speicherzelleneinrichtung gemäß einem der Ansprüche 1 bis 23, wobei die Speicherzelleneinrichtung einen SRAM-, DRAM-, RRAM-, MRAM-, PC-RAM-, ROM- oder Flash-Datenspeicher bildet.
Verfahren zum Betreiben einer Speicherzelleneinrichtung, die mindestens eine Speicherzelle, einen zwischen die mindestens eine Speicherzelle und ein Bezugspotential geschalteten ersten Schalter und eine Schalter-Ansteuerungslogik mit einem ersten Teilschaltkreis aufweist, das Verfahren aufweisend: Versetzen des ersten Schalters wahlweise durch Aktivierung oder Deaktivierung des ersten Teilschaltkreises in einen von mindestens drei Betriebszuständen: • Einschalt-Zustand; • Ausschalt-Zustand; und • einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß Anspruch 25, wobei die Speicherzelleneinrichtung ferner einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten zweiten Schalter und in der Schalter-Ansteuerungslogik einen zweiten Teilschaltkreis aufweist, das Verfahren ferner aufweisend: Versetzen des zweiten Schalters wahlweise durch Aktivierung oder Deaktivierung des zweiten Teilschaltkreises in einen von mindestens drei Betriebszuständen: • Einschalt-Zustand; • Ausschalt-Zustand; und • einen Leitfähig-Zustand, in dem die elektrische Leitfähigkeit geringer ist als in dem Einschalt-Zustand und höher ist als in dem Ausschalt-Zustand.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß Anspruch 25 oder 26, wobei die Speicherzelleneinrichtung ferner einen zwischen die mindestens eine Speicherzelle und das Bezugspotential geschalteten dritten Schalter aufweist, das Verfahren ferner aufweisend: Versetzen des dritten Schalters wahlweise in einen von genau zwei Betriebszuständen: • Einschalt-Zustand; und • Ausschalt-Zustand.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß Anspruch 26, ferner aufweisend: Versetzen des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände, um die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: • einen Vollständig-An-Zustand, in welchem der erste Schalter und der zweite Schalter im Einschalt-Zustand sind; • einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist; und • einen Vollständig-Aus-Zustand, in welchem der erste Schalter und der zweite Schalter im Ausschalt-Zustand sind.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß Anspruch 28, wobei die mindestens drei Leistungsstufen ferner aufweisen: • einen Teilweise-An-Zustand, in welchem der erste Schalter im Einschalt-Zustand ist und der zweite Schalter im Ausschalt-Zustand ist, oder umgekehrt.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß Anspruch 27, ferner aufweisend: Versetzen des ersten Schalters und des zweiten Schalters in jeweils einen seiner drei Betriebszustände und des dritten Schalters in einen seiner zwei Betriebszustände, um die Speicherzelleneinrichtung wahlweise in eine von mindestens drei Leistungsstufen zu versetzen: • einen Vollständig-An-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Einschalt-Zustand sind; • einen Teilleistungs-Zustand, in welchem mindestens einer von dem ersten Schalter und dem zweiten Schalter im Leitfähig-Zustand ist; und • einen Vollständig-Aus-Zustand, in welchem der erste Schalter, der zweite Schalter und der dritte Schalter im Ausschalt-Zustand sind.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß Anspruch 30, wobei die mindestens drei Leistungsstufen ferner aufweisen: • einen Teilweise-An-Zustand, in welchem mindestens einer von dem ersten, dem zweiten und dem dritten Schalter im Einschalt-Zustand ist und mindestens einer der anderen beiden Schalter im Ausschalt-Zustand ist.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß einem der Ansprüche 28 bis 31, ferner aufweisend: Versetzen der Speicherzelleneinrichtung in den Vollständig-An-Zustand für einen aktiven Betrieb.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß einem der Ansprüche 28 bis 32, ferner aufweisend: Versetzen der Speicherzelleneinrichtung in den Teilleistungs-Zustand für einen Standby-Betrieb.
Verfahren zum Betreiben einer Speicherzelleneinrichtung gemäß einem der Ansprüche 29 oder 31, ferner aufweisend: bei einem Versetzen der Speicherzelleneinrichtung vom Vollständig-Aus-Zustand in den Vollständig-An-Zustand, zunächst Versetzen der Speicherzelleneinrichtung vom Vollständig-Aus-Zustand in den Teilweise-An-Zustand, und nachfolgend Versetzen der Speicherzelleneinrichtung vom Teilweise-An-Zustand in den Vollständig-An-Zustand.