KR940002858B1 - 고속형 워드선 구동장치 - Google Patents

고속형 워드선 구동장치 Download PDF

Info

Publication number
KR940002858B1
KR940002858B1 KR1019910000468A KR910000468A KR940002858B1 KR 940002858 B1 KR940002858 B1 KR 940002858B1 KR 1019910000468 A KR1019910000468 A KR 1019910000468A KR 910000468 A KR910000468 A KR 910000468A KR 940002858 B1 KR940002858 B1 KR 940002858B1
Authority
KR
South Korea
Prior art keywords
circuit
word line
pull
selection
signal
Prior art date
Application number
KR1019910000468A
Other languages
English (en)
Other versions
KR920015376A (ko
Inventor
김태형
이철희
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910000468A priority Critical patent/KR940002858B1/ko
Publication of KR920015376A publication Critical patent/KR920015376A/ko
Application granted granted Critical
Publication of KR940002858B1 publication Critical patent/KR940002858B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

고속형 워드선 구동장치
제1도는 종래의 워드선 구동장치.
제2도는 종래의 워드선 구동장치의 타이밍도.
제3도는 본 발명에 따른 고속형 워드선 구동장치.
제4도는 본 발명에 따른 고속형 워드선 구동장치의 고전압용 워드선 버퍼의 상세 회로도.
제5a도는 본 발명에 따른 고전압용 워드선 버퍼의 타이밍도.
제5b도는 본 발명에 따른 고속형 워드선 구동장치의 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 1/4 선택회로 및 레벨 이동회로
11 : 고전압용 워드선 버퍼 12 : 1/64 선택회로 및 레벨 이동회로
13 : 두번째 선택신호 전달회로 14 : 워드선
A : 전압부팅회로 B : 첫번째 선택신호 전달회로
C : 두번째 선택신호 전달회로 D : 워드선 선택신호 전달회로
E : 양전 MOSFET
본 발명은 고속형 워드선 구동장치에 관한 것으로, 특히 고속형 메모리 시스템에 적당하도록 한 고속형 워드선 구동장치에 관한 것이다.
종래의 기술구성은 제1도에 도시한 바와 같이 PMOSFET(M1)와 부팅(Booting) 커패시터(Cboot)로 구성된 전압 부팅회로(A)를 NMOSFET(M2,M3)와 인버터(11)로 구성된 첫번째 선택신호 전달회로(B)에 연결하고 선택신호 전달회로(B)를 NMOSFET(M5,M6)로 구성된 두번째 선택신호 전달회로(C)을 거쳐 워드선(D)에 연결하고 또한 선택신호 전달회로(B,C)를 방전 NMOSFET(E)에 연결한 구성이다.
이같은 구성의 워드선 구동장치는 노드(9)가 Vss로 떨어지면 NMOSFET(M4)가 "오프"되어 방전경로는 차단되고, 이때 첫번째 선택신호 전달부(B)의 신호와 두번째 선택신호 전달부(C)의 신호가 선택되어 NMOSFET(M6)을 "온"시킨다.
프리챠지(Precharge) PMOSFET(M1)이 잠시 "온"되었다가 다시 "오프"되면 노브(3,5,8)은 Vdd 레벨이 되어 이때 부팅 신호인 노드(2)가 Vdd로 되면 노드(3,5,8)은 제2도에 도시한 바와 같이 부팅전압(Vboot)만큼 레벨이 상승된다.
또한 워드선(D)을 방전시킬 때는 노드(9)이 Vdd로 되므로 NMOSFET(M4)를 "온"시 되어 워드선(WL0)를 방전시커고 워드선(WL1)는 NMOSFET(M14)를 통해, 워드선(WL2)는 NMOSFET(M24)를 통해 워드선(WL3)는 NMOSFET(M34)를 통해 방전된다.
동시에 노드(2)가 Vss로 되어 워드선(D)이 완전히 Vss로 방전되면 노드(7,10)의 선택신호는 Vss가 된다.
따라서 종래의 워드선 구동장치는 워드선 전압 레벨을 제2도에 도시한 바와 같이 Vdd+Vboot까지 올리는데 일정한 시간이 소요되며, 즉 칩의 동작을 시작할 때마다 Vdd+Vboot레벨을 만들어야 하므로 이때 소요되는 시간때문에 고속형 메모리에는 부적합한 단점이 있다.
따라서, 본 발명의 목적은 일정동작전압(Vpp)을 만드는 지연시간을 줄일 수 있는 고속형 워드선 구동장치를 제공하는 것이다.
본 발명의 다른 목적은 오버랩 전류의 영향 및 노이즈 영향을 감소시킬 수 있는 고속형 워드선 구동장치를 제공하는 것이다.
본 발명은 상기 단점을 개선시킨 것으로 그 기술구성은 제3도 본 발명에 따른 고속형 워드선 중앙치에 도시한 바와 같이 1/4 선택회로 및 레벨이동회로(10)를 고전압용 워드선 버퍼(11)에 연결하고 고전압용 워드선 버퍼(11)를 PMOSFET(M1)와 NMOSFET(M2)를 구성된 두번째 선택신호 전달회로(13)에 연결하고, 1/64 선택회로 및 레벨이동 회로(12)는 두번째 선택신호 전달회로(13)에 연결하여 그 출력이 워드선(14)에 연결한 구성이다.
고전압용 워드선 버퍼(11)는 제4도에 도시한 바와 같이 입력신호를 받아 일정 고전압으로 올려주는 풀-업회로와, 입력신호를 받아 일정저전압으로 내려주는 풀-다운회로와, 입력신호를 받아 이를 반전시켜 풀-업회로에 공급하는 인버터와, 풀-업회로와 풀-다운 회로 사이의 접속되는 출력단으로 구성된다.
풀업회로는 두 P-모스트랜지스터로 이루어지고 풀-다운회로는 N-모스트랜지스터(M4)로 구성된다.
인버터는 P-모스트랜지스터들(M1,M5)와 N-모스트랜지스터들(M6,M8)로 구성된다.
제4도에서 입력단(1)을 전원(Vpp)이 인가된 PMOSFET(M2)의 게이트와 NMOSFET(M4)의 게이트와 전원(Vpp)이 인가된 PMOSFET(M1)의 게이트와 NMOSFET(M8)의 게이트와 전원(Vpp)이 인가된 NMOSFET(M7)의 게이트에 각각 연결하고, PMOSFET(M2)를 PMOSFET(M3)를 거쳐 출력단(9)에 연결하고 또한 NMOSFET(M4)에 연결하며, NMOSFET(M7)을 PMOSFET(M3)의 게이트와 전원(Vpp)이 인가된 PMOSFET(M5)와 NMOSFET(M6)의 연결점에 각각 연결하고 NMOSFET(M11)와 NMOSFET(M8)의 연결점을 PMOSFET(M5)의 게이트와 NMOSFET(M6)의 연결점에 각각 연결하고 NMOSFET(M11)와 NMOPSFET(M8)의 연결점을 PMOSFET(M5)의 게이트와 NMOSFET(M6)의 게이트에 연결하여 고전압용 워드선 버퍼를 구성한다.
상기한 구성의 본 발명은 제4도에 도시한 바와 같이, 고전압용 워드선 버퍼는 칩 내부에서 만든 고전압(Vpp)을 충전 또는 방전시킬 때 발생하는 오버랩(Over Lap) 전류의 영향을 줄였으며, 워드선을 구동시킬때 발생되는 많은 양의 전류를 분산시켜 전압(Vpp)에서의 노이즈 영향을 감소시켰다.
워드선이 선택되어 버퍼의 입력단(1)으로 1/4 선택된 신호가 인가되고, 입력전원이 Vpp에서 Vss로 전환되면 PMOSFET(M1,M2)는 "온"되고, NMOSFET(M4,M8)은 "오프"된다.
이때 노드(3)에는 제5a도에 도시한 바와 같이 아직 Vpp 레벨이 유지되므로 PMOSFET(M3)를 "오프"상태로 유지시켜 주며, 크기가 작은 PMOSFET(M1)에 의해 노드(4)가 Vpp 레벨로 올라가고 다시 노드(3)가 NMOSFET(M6)에 의해 Vss 레벨로 떨어지면 PMOSFET(M3)가 "온"되어 노드(2)에 전하를 공급한다.
노드(2)가 충전될 때 NMOSFET(M4)를 먼저 "오프"시키고 PMOSFET(M2,M3)에 의해 충전하므로서 PMOSFET(M2,M3), NMOSFET(M4)에 의한 오버랩 전류는 감소하게 된다.
입력단(1)의 전압이 Vss에서 Vpp 레벨로 전환되면 PMOSFET(M1,M2)는 "오프"되기 시작하며, NMOSFET(M4,M8)는 "온"되기 시작하여 이때 NMOSFET(M7)에 의해 노드(3)가 재빨리 Vpp+Vtn으로 올라가 PMOSFET)(M3)에 의한 전류흐름을 억제한다.
또한 노드(2)가 완전히 Vss로 가면 노드(3)는 Vpp로 되어 PMOSFET(M3)를 "오프"시킨다.
제3도에 도시한 바와 같이 1/4 선택회로 및 레벨이동회로(10)의 출력은 고전압용 워드선 버퍼(11)로 입력되며 고전압용 워드선 버퍼(11)의 출력은 다시 두번째 선택신호 전달회로(13)의 입력에 인가된다.
또한 1/64 선택회로 및 레벨이동회로(12)의 출력이 이미 선택되어 워드선(14)은 제5b도에 도시한 바와 같이 Vpp-Vtp 레벨로 된다.
이때 방전 NMOSFET(M2)는 오프되어 있다.
워드선(14)이 방전될 때는 1/4 선택회로 및 레벨이동 회로(10)가 선택을 끝내면 워드선(14)은 방전 NMOSFET(M2)를 통해 방전하며, 워드선(14)이 방전될 때까지 1/64 선택회로 및 레벨이동 회로(12)는 얼마간 계속되어야 한다.
따라서 고전압용 워드선 버퍼(11)를 사용하여 회로의 오버랩 전류의 흐름을 방지하고, 또한 워드선(14)을 구동시킬 때 발생되는 많은 양의 전류를 분산시켜 Vpp 전압에 의한 노이즈 영향을 감소시키며 워드선(14) 전압레벨을 신속히 올리는 효과가 있다.

Claims (4)

  1. n개 신호를 받아 하나의 신호로 만든 다음에 이의 레벨로 이동시키는 1/n 선택회로 및 레벨이동회로와, 상기 1/n 선택회로 및 레벨이동회로의 출력신호를 완충작용을 하는 버퍼부와, m개 신호를 받아 하나의 신호로 만든 다음에 이의 레벨을 또 다른 일정전위 레벨로 이동시키는 1/m 선택회로 및 레벨이동회로와, 상기 1/m 선택회로 및 레벨이동회로의 출력신호에 따라 상기 버퍼부의 출력을 워어드 라인으로 전달하는 것을 단속하고 비선택구간에서는 리세트시키는 두번째 선택신호 전달회로를 포함하는 고속형 워드선 구동장치.
  2. 제1항에 있어서, n이 m보다 작은 정수인 것을 특징으로 하는 고속형 워드선 구동장치.
  3. 제1항에 있어서, 상기 버퍼부는 입력신호를 받아 일정 고전압으로 올려주는 풀-업회로와, 입력신호를 받아 일정저전압으로 내려주는 풀-다운회로와, 입력신호를 받아 이를 반전시켜 풀-업회로에 공급하는 인버터와, 풀-업회로와 풀-다운회로사이에 접속되는 출력단으로 된 다수의 버퍼로 구성되는 고속형 워드선 구동장치.
  4. 제2항에 있어서, 입력신호에 따라 상기 풀-다운 회로가 먼저 동작하고 인버터, 풀-업회로순으로 동작하는 것을 특징으로 하는 고속형 워드선 구동장치.
KR1019910000468A 1991-01-14 1991-01-14 고속형 워드선 구동장치 KR940002858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910000468A KR940002858B1 (ko) 1991-01-14 1991-01-14 고속형 워드선 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910000468A KR940002858B1 (ko) 1991-01-14 1991-01-14 고속형 워드선 구동장치

Publications (2)

Publication Number Publication Date
KR920015376A KR920015376A (ko) 1992-08-26
KR940002858B1 true KR940002858B1 (ko) 1994-04-04

Family

ID=19309746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000468A KR940002858B1 (ko) 1991-01-14 1991-01-14 고속형 워드선 구동장치

Country Status (1)

Country Link
KR (1) KR940002858B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7630271B2 (en) 2006-11-29 2009-12-08 Hynix Semiconductor Inc. Semiconductor memory device including a column decoder array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7630271B2 (en) 2006-11-29 2009-12-08 Hynix Semiconductor Inc. Semiconductor memory device including a column decoder array

Also Published As

Publication number Publication date
KR920015376A (ko) 1992-08-26

Similar Documents

Publication Publication Date Title
US5258666A (en) CMOS clocked logic decoder
US7046571B2 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
US5786711A (en) Data output buffer for use in a semiconductor memory device
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US5767700A (en) Pulse signal transfer unit employing post charge logic
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
US5512845A (en) Bootstrap circuit
US5751643A (en) Dynamic memory word line driver
US5414379A (en) Output buffer circuit for integrated circuit
KR100220939B1 (ko) 반도체 메모리 장치의 워드라인 구동방법
US5517142A (en) Output buffer with a reduced transient bouncing phenomenon
JP3202481B2 (ja) 半導体集積回路
US4542307A (en) Double bootstrapped clock buffer circuit
US4970694A (en) Chip enable input circuit in semiconductor memory device
US5841718A (en) Use of voltage equalization in signal-sensing circuits
JP3182120B2 (ja) サブロウデコーダ回路
US5495189A (en) Non-overlap signal generation circuit
GB2301211A (en) Voltage boosting circuit for a semiconductor memory
US4672372A (en) Semiconductor device having matched-timing dynamic circuit and static circuit
KR100403347B1 (ko) 반도체 메모리 장치의 파워-업 발생회로
KR940002858B1 (ko) 고속형 워드선 구동장치
KR940004516B1 (ko) 반도체 메모리의 고속 센싱장치
EP1018745B1 (en) Improved driver circuit
KR0136894B1 (ko) 반도체 메모리 장치의 버퍼 회로
KR100497688B1 (ko) 저전압플래시eeprom메모리용행구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee