KR100762841B1 - 저전압구동레벨쉬프터 - Google Patents

Abstract

본 발명은 저전압구동레벨쉬프터에 관한 것으로, 전압 1.8V 이하의 낮은 구동 전압에서도 동작할 수 있는 저전압구동레벨시프터에 관한 것이다

이를 위한 본 발명의 저전압구동레벨쉬프터는, 외부 입력신호를 수신하여 제1 신호 및 제2 신호를 출력하는 입력부와, 상기 제1 신호를 인에이블 신호로 하여 고전위 및 저전위의 레벨 중 어느 하나의 레벨을 전달하는 레벨쉬프터부와, 상기 레벨쉬프터부로부터의 신호를 반전시켜 반도체 소자의 동작전압을 발생시키는 인버터부 및, 상기 제1 신호 및 상기 제2 신호를 동시에 수신하면서 상기 레벨쉬프터부의 출력노드의 차아지를 쉐어링(sharing)하여 상기 레벨쉬프터부의 인에이블 신호인 상기 제1 신호가 낮은 동작 전압에서도 상기 반도체 소자의 동작전압을 발생시킬 수 있도록 하는 부트스트랩핑부를 포함하는 것을 특징으로 한다.

Description

저전압구동레벨쉬프터{LOW POWER OPERATION LEVEL SHIFTER}

도 1은 본 발명의 저전압구동레벨쉬프터의 회로도.

도 2는 도 1의 동작 타이밍도.

* 도면의 주요 부분에 대한 부호 설명 *

10 : 입력부 12 : 인버터

20 : 레벨쉬프터부 30 : 인버터부

32 : PMOS 트랜지스터 34 : NMOS 트랜지스터

100 : 부트스트랩핑부 110 : 차아지쉐어부

본 발명은 저전압구동레벨쉬프터에 관한 것으로 보다 구체적으로는, 전압 1.8V 이하의 낮은 구동 전압에서도 동작할 수 있는 저전압구동레벨시프터에 관한 것이다.

일반적으로, 레벨쉬프터는 반도체 집적회로에서 입력된 전압레벨보다 승압된 출력전압을 발생시키는데 사용되는 회로이다. 그러나, 반도체 회로 설계시 구동 전압은 동작 속도의 저하때문에 1.8V 이하로 낮추기 어렵다. 즉, 동작 전압이 1.0V로 낮아질 경우 레벨쉬프터의 트랜지스터들이 동작하지 않거나, 동작하더라도 전압변화의 속도가 느려져 통상적으로 허용되는 입/츨력간의 시간차인 1ns(nano-sec)를 넘어서게 된다. 따라서 동작 전압을 낮추더라도 동작 속도가 늦어지지 않는 회로상의 설계 기법과 모스 트랜지스터의 근본적인 동작 전압의 한계를 극복할 수 있는 방법이 요구되고 있었다.

상기 문제점을 해결하기 위해 안출된 본 발명의 목적은, 부트스트랩핑 구조를 이용하여 낮은 입력 전압에서도 모드 트랜지스터의 구동이 가능하게 하고, 동작 속도의 저하없이 레벨시프터가 동작할 수 있도록 하는 저전압구동레벨시프터를 제공하는 것이다.

상기 목적 달성을 위한 본 발명의 저전압구동레벨시프터는, 외부 입력신호를 수신하여 제1 신호 및 제2 신호를 출력하는 입력부와, 상기 제1 신호를 인에이블 신호로 하여 고전위 및 저전위의 레벨 중 어느 하나의 레벨을 전달하는 레벨쉬프터부와, 상기 레벨쉬프터부로부터의 신호를 반전시켜 반도체 소자의 동작전압을 발생시키는 인버터부 및, 상기 제1 신호 및 상기 제2 신호를 동시에 수신하면서 상기 레벨쉬프터부의 출력노드의 차아지를 쉐어링(sharing)하여 상기 레벨쉬프터부의 인에이블 신호인 상기 제1 신호가 낮은 동작 전압에서도 상기 반도체 소자의 동작전압을 발생시킬 수 있도록 하는 부트스트랩핑부를 포함하는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한 다.

도 1은 본 발명의 저전압구동레벨쉬프터의 회로도이고, 도 2는 도 1의 동작타이밍도이다.

도 1에 도시된 바와같이, 본 발명의 저전압구동레벨쉬프터는 외부 입력신호를 수신하여 제1 신호(a) 및 제2 신호(b)를 출력하는 입력부(10)와, 상기 제1 신호(a)를 인에이블 신호로 하여 고전위 및 저전위의 레벨 중 어느 하나의 레벨을 전달하는 레벨쉬프터부(20)와, 상기 레벨쉬프터부로부터의 신호를 반전시켜 반도체 소자의 동작전압을 발생시키는 인버터부(30) 및, 상기 제1 신호(a) 및 상기 제2 신호(b)를 동시에 수신하면서 상기 레벨쉬프터부(20)의 출력노드(Nd)의 차아지를 쉐어링(sharing)하여 상기 레벨쉬프터부(20)의 인에이블 신호인 상기 제1 신호(a)가 낮은 동작 전압에서도 상기 반도체 소자의 동작전압을 발생시킬 수 있도록 하는 부트스트랩핑부(100)를 포함한다.

이때, 제1 신호의 낮은 동작 전압은 바람직하게 1.0 ~ 1.8V이며, 더욱 바람직하게는 1.0V이다. 즉, 본 발명의 저전압구동레벨쉬프터는 부트스트랩핑부(100)를 이용하여 모스트랜지스터의 동작속도를 가속함으로써 속도의 저하없이 저전압(1.0V)에서 반도체 소자의 동작전압인 3.3V로의 승압을 가능하게 한다.

구체적인 회로 구성과 동작을 살펴보면 다음과 같다.

먼저, 입력부(10)는 하나의 인버터(12)로 구성되는데, 제1 신호(a)는 외부입력신호이고, 제2 신호(b)는 상기 인버터(12)에 의해 반전된 제1 신호이다. 이러한 제1 신호(a)를 입력으로 받는 레벨쉬프터부(20)는 접지레벨로 차아지를 전달하는 각각의 NMOS 트랜지스터(N) 및 제1 PMOS 트랜지스터(P1)와, 고전압의 전류소스를 NMOS 트랜지스터(N) 및 제1 PMOS 트랜지스터(P1)에 각각 전달하는 크로스커플형으로 구성되는 제2 PMOS 트랜지스터(P2) 및 제3 PMOS 트랜지스터(P3)로 구성된다.

이때, NMOS 트랜지스터(N)의 드레인 단은 제3 PMOS 트랜지스터(P3)의 게이트 단과 접속되고, 제1 PMOS 트랜지스터(P1)의 소오스 단은 제2 PMOS 트랜지스터(P2)의 게이트 단과 접속되며, NMOS 트랜지스터(N)의 드레인 단을 출력노드(Nd)로 한다. 여기서, 상기 고전압의 전류 소스는 Vpp 레벨의 고전압으로 제1 내지 제3 PMOS 트랜지스터(P1)(P2)(P3)의 소오스 단 및 바디(Body)에 각각 접속된다.

또한, 인버터부(30)는 레벨쉬프터부(20)의 출력노드(Nd)의 차아지들을 풀업용 PMOS 트랜지스터(32) 및 풀다운용 NMOS 트랜지스터(34)의 게이트 단에 전달하여 반도체 소자의 동작전압인 Vpp 전압레벨 또는 접지레벨(Vss)을 출력하게 된다.

또한 부트스트랩핑부(100)는, 차아지(charge)들을 쉐어링(sharing)하도록 하는 차아지쉐어부(110)와, 레벨쉬프터부(20)의 출력노드(Nd)의 차아지들을 상기 차아지쉐어부(110)에 전달하도록 하는 제1 NMOS 트랜지스터(N1)를 구비한다.

이때, 제1 NMOS 트랜지스터(N1)는 제1 신호(a)에 의해 인에이블된다.

상기 차아지쉐어부(110)는 제1 NMOS 트랜지스터(N1)의 턴온에 의해 레벨쉬프터부(20)의 출력노드(Nd)의 차아지들을 저장하는 캐패시터(cst)와, 제2 신호(b)를 인에이블 신호로 하면서 제1 NMOS 트랜지스터(N1)의 소오스 단과 접속하여 제1 NMOS 트랜지스터(N1)의 턴-오프(tunn off)시 캐패시터(cst)의 차아지들을 접지로 전달하는 제2 NMOS 트랜지스터(N2)를 구비한다.

본 발명의 저전압구동레벨쉬프터의 전체 동작을 구체적으로 살펴보면 다음과 같다.

먼저, 입력부(10)에 '로우'레벨의 전압(0V)이 들어오면 제1 신호를 받는 레벨쉬프터부(20)의 NMOS 트랜지스터(N)는 턴 오프되고, 제1 PMOS 트랜지스터(P1)는 턴 온된다. 이에의해 제2 PMOS 트랜지스터(P2)가 턴온이 되어 출력노드(Nd)에 Vpp 레벨의 차아지들이 전달된다. 이때, 상기 제1 신호(a)에 의해 부트스트랩핑부(100)의 제1 NMOS 트랜지스터(N1)는 턴 오프되고, 제2 NMOS 트랜지스터(N2)는 인버터(12)에 의한 제2 신호(b)에 의해 턴 온되어 캐패시터(cst)에 있는 차아지들을 접지로 빼낸다. 한편, 상기 출력노드(Nd)의 Vpp 레벨은 인버터부(30)에 입력되어 NMOS 트랜지스터(34)를 턴온시킴으로써 출력신호(OUT)를 Vss 접지레벨이 되게 한다.

그 다음, 입력부(10)에 저전압레벨인 1.0V가 입력되면, 제1 PMOS 트랜지스터(P1)가 턴 오프되고, NMOS 트랜지스터(N)가 턴 온이 되어 출력노드의 차아지를 접지로 빼내게 된다. 이때, 낮은 구동 전압으로 인해 MOS 트랜지스터의 동작 속도가 저하되게 되는데, 부트스트랩핑부(100)의 제2 NMOS 트랜지스터(N2)의 턴 오프 및 제1 NMOS 트랜지스터(N1)의 턴 온으로 인하여 상기 출력노드(Nd)의 차아지들이 캐패시터(cst)에 축적되어 출력노드(Nd)에 순간적으로 음(-)의 전압이 생성되도록 함으로써 상기 동작 속도의 저하를 방지할 수 있다. 즉, 인버터부(30)의 PMOS 트랜지스터(32)의 게이트 전압이 낮아짐으로써 Vpp 전압레벨을 동작 속도의 지연없이 출력하게 된다.

따라서, 도 2에 도시된 바와같이 1.0V가 입력됐을 경우 입력전압(a)과 출력전압(OUT)간의 시간차를 약 0.4ns(nano-sec)로 줄이면서 반도체 소자의 동작전압을 3.3V로 출력함으로써 칩의 구동 전압 및 소비 전력을 낮출 수 있다. 따라서 별도의 공정 개발에 따른 비용의 증가 없이 동일한 구동 속도와 안정성을 갖는 저전력 칩을 설계할 수 있으므로 전체적인 칩의 설계 비용을 줄일 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상술한 본 발명의 저전압구동레벨쉬프터에 의하면, 부트스트랩핑부(100)를 이용하여 낮은 입력 전압에서도 모드 트랜지스터의 구동이 가능하게 하고, 동작 속도의 저하없이 레벨시프터부가 동작할 수 있도록 한다.

이에의해, 입력전압(a)과 출력전압(OUT)간의 시간차를 약 0.4ns(nano-sec)로 줄이면서 반도체 소자의 동작전압을 3.3V로 출력함으로써 칩의 구동 전압 및 소비 전력을 낮출 수 있다. 따라서 별도의 공정 개발에 따른 비용의 증가 없이 동일한 구동 속도와 안정성을 갖는 저전력 칩을 설계할 수 있으므로 전체적인 칩의 설계 비용을 줄일 수 있다.

Claims (8)

1. 외부 입력신호를 수신하여 제1 신호 및 제2 신호를 출력하는 입력부와,

   상기 제1 신호를 인에이블 신호로 하여 고전위 및 저전위의 레벨 중 어느 하나의 레벨을 전달하는 레벨쉬프터부와,

   상기 레벨쉬프터부로부터의 신호를 반전시켜 반도체 소자의 동작전압을 발생시키는 인버터부 및,

   상기 제1 신호 및 상기 제2 신호를 동시에 수신하면서 상기 레벨쉬프터부의 출력노드의 차아지를 쉐어링(sharing)하여 상기 레벨쉬프터부의 인에이블 신호인 상기 제1 신호가 낮은 동작 전압에서도 상기 반도체 소자의 동작전압을 발생시킬 수 있도록 하는 부트스트랩핑부를 포함하는 것을 특징으로 하는 저전압구동레벨시프터.
2. 제 1항에 있어서,

   상기 제1 신호의 낮은 동작 전압은 1.0 ~ 1.8V인 것을 특징으로 하는 저전압구동레벨쉬프터.
3. 제 2항에 있어서,

   상기 입력부는 인버터로 구성되고, 상기 제1 신호는 상기 외부입력신호이며, 상기 제2 신호는 상기 인버터에 의해 반전된 제1 신호인 것을 특징으로 하는 저전 압구동레벨쉬프터.
4. 제 3항에 있어서,

   상기 레벨쉬프터부는,

   상기 제1 신호를 입력받아 접지레벨로 차아지를 전달하는 각각의 NMOS 트랜지스터 및 제1 PMOS 트랜지스터와,

   고전압의 전류소스를 상기 NMOS 트랜지스터 및 상기 제1 PMOS 트랜지스터에 각각 전달하는 크로스커플형으로 구성되는 제2 PMOS 트랜지스터 및 제3 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 저전압구동레벨쉬프터.
5. 제 4항에 있어서,

   상기 NMOS 트랜지스터의 드레인 단은 상기 제3 PMOS 트랜지스터의 게이트 단과 접속되고, 상기 제1 PMOS 트랜지스터의 소오스 단은 상기 제2 PMOS 트랜지스터의 게이트 단과 접속되며, 상기 NMOS 트랜지스터의 드레인 단을 출력노드로 하는 것을 특징으로 하는 저전압구동레벨쉬프터.
6. 제 5항에 있어서,

   상기 부트스트랩핑부는,

   차아지(charge)들을 쉐어링(sharing)하도록 하는 차아지쉐어부와,

   상기 레벨쉬프터부의 출력노드의 차아지들을 상기 차아지쉐어부에 전달하도 록 하는 제1 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 저전압구동레벨쉬프터.
7. 제 6항에 있어서,

   상기 제1 NMOS 트랜지스터는 상기 제1 신호에 의해 제어되는 것을 특징으로 하는 저전압구동레벨쉬프터.
8. 제 7항에 있어서,

   상기 차아지쉐어부는 상기 제1 NMOS 트랜지스터의 턴온에 의해 상기 레벨쉬프터부의 출력노드의 차아지들을 저장하는 캐패시터와,

   상기 제2 신호를 인에이블 신호로 하고 상기 제1 NMOS 트랜지스터의 소오스 단과 접속하여 상기 제1 NMOS 트랜지스터의 턴-오프(tunn off)시 상기 캐패시터의 차아지들을 접지로 전달하는 제2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 저전압구동레벨쉬프터.

Images