KR100369346B1 - 저전력레벨쉬프터 - Google Patents

저전력레벨쉬프터 Download PDF

Info

Publication number
KR100369346B1
KR100369346B1 KR10-1998-0045134A KR19980045134A KR100369346B1 KR 100369346 B1 KR100369346 B1 KR 100369346B1 KR 19980045134 A KR19980045134 A KR 19980045134A KR 100369346 B1 KR100369346 B1 KR 100369346B1
Authority
KR
South Korea
Prior art keywords
driving
pull
input signal
output terminal
charge storage
Prior art date
Application number
KR10-1998-0045134A
Other languages
English (en)
Other versions
KR20000027238A (ko
Inventor
윤민호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0045134A priority Critical patent/KR100369346B1/ko
Publication of KR20000027238A publication Critical patent/KR20000027238A/ko
Application granted granted Critical
Publication of KR100369346B1 publication Critical patent/KR100369346B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨 쉬프트 동작시의 전력 소모를 줄인 저전력 레벨 쉬프터를 제공하기 위한 것으로, 이를 위한 발명은 입력신호에 응답하여 전원전압으로 제1 출력단을 풀-업시키거나 상기 제1 출력단을 풀-다운 구동하는 제1 구동수단; 상기 입력신호에 응답하여 상기 제1 구동수단이 풀업 구동시 상기 제1 출력단에 공급되는 전하를 저장하는 전하저장수단; 상기 제1 출력단에 연결되어, 상기 제1 구동수단이 풀업 구동시 제2 출력단을 풀다운 구동하고, 상기 제1 구동수단이 풀다운 구동시 상기 전하저장수단에 충전된 전압-상기 전원전압보다는 낮은 전압-으로 상기 제2 출력단을 풀업 구동하는 제2 구동수단; 및 상기 전하저장수단에 충전된 전압을 상기 입력신호에 응답하여 상기 제2 구동수단에 공급하기 위한 스위칭 수단을 구비하는 저전력 레벨 쉬프터를 제공한다.

Description

저전력 레벨 쉬프터 {Charge recycled level shifter}
본 발명은 반도체 회로에 관한 것으로서, 특히 입력 신호 레벨에 응답하여 출력 신호 레벨을 변환하여 출력하는 레벨 쉬프터(level shifter)에 관한 것이다.
일반적으로, 전압 레벨 쉬프터는 고전압 레벨(또는 저전압 레벨)에서 동작하는 회로의 신호를 저전압 레벨(또는 고전압 레벨)에서 동작하는 회로로 전달할 때 신호의 레벨 변환을 위해 사용된다.
예를 들어 5V로 동작하는 칩의 내부 회로와 3V로 동작하는 칩의 입출력 회로 간의 인터페이스(interface)를 위해 전압 레벨 쉬프터가 사용된다.
도 1은 CMOS(Complementary Metal Oxide Semiconductor)로 구현되는 종래의 전압 레벨 쉬프터의 회로도로서, 5v의 전원전압(이하, VDD라 함)과 접지전원(이하 VSS라 함)간에 직렬 접속되며, 0V에서 3V로 스윙(swing)하는 입력신호(IN)를 각각의 게이트로 입력받는 PMOS 트랜지스터(12) 및 NMOS(14)로 이루어진 전형적인 CMOS(Complementary MOS)회로이다.
레벨 쉬프트 동작을 살펴보면, 입력 신호(IN)에 0V가 인가되는 경우 PMOS 트랜지스터(12)는 턴-온(turn-on), NMOS 트랜지스터(14)는 턴-오프(turn-off)되어 출력신호(OUT)로 5V를 내보낸다.
그리고, 입력 신호(IN)에 3V가 인가되는 경우, PMOS 트랜지스터(12)는 턴-오프, NMOS 트랜지스터(14)는 턴-온되어 출력신호(OUT)로 0V를 내보낸다.
결론적으로, 입력신호가 0V ∼ 3V로 스윙할 때, 출력신호(OUT)는 PMOS 트랜지스터(12)와 NMOS 트랜지스터(14)를 통해 0V ∼ 5V로 스윙하게 된다.
상기와 같은 이러한 종래의 레벨 쉬프터는, 레벨 쉬프트시 풀-업(pull-up)동작에 의해 차지된 전하를 연속되는 풀-다운(pull-down) 동작에 의해 접지전원으로 디스차지 함으로서 전력을 소비하는 문제가 있다.
특히, 전압 다운 레벨 쉬프팅 시에는 쉬프트 전과 후에서 각각 전하를 소모하여 전력 낭비가 더욱 심하게 된다.
발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 레벨 쉬프트 동작시의 전력 소모를 줄인 저전력 레벨 쉬프터를 제공하는 데 그 목적이 있다.
도1은 CMOS(Complementary Metal Oxide Semiconductor)로 구현되는 종래의 전압 레벨 쉬프터의 회로도.
도2는 본 발명에 따른 레벨 쉬프터의 일실시 회로도.
도3은 본 발명에 따른 상기 도 2의 레벨 쉬프터를 시뮬레이션한 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100, 140 : 풀-업 및 풀-다운 구동부
120 : 전하 저장부 TRANS1 : 스위칭부
상기 목적을 달성하기 위하여 본발명은 입력신호에 응답하여 전원전압으로 제1 출력단을 풀-업시키거나 상기 제1 출력단을 풀-다운 구동하는 제1 구동수단; 상기 입력신호에 응답하여 상기 제1 구동수단이 풀업 구동시 상기 제1 출력단에 공급되는 전하를 저장하는 전하저장수단; 상기 제1 출력단에 연결되어, 상기 제1 구동수단이 풀업 구동시 제2 출력단을 풀다운 구동하고, 상기 제1 구동수단이 풀다운 구동시 상기 전하저장수단에 충전된 전압-상기 전원전압보다는 낮은 전압-으로 상기 제2 출력단을 풀업 구동하는 제2 구동수단; 및 상기 전하저장수단에 충전된 전압을 상기 입력신호에 응답하여 상기 제2 구동수단에 공급하기 위한 스위칭 수단을 구비하는 저전력 레벨 쉬프터를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도 2는 본 발명에 따른 레벨 쉬프터의 일실시 회로도로서, 입력 신호(IN)에 응답하여 풀-업 및 풀-다운 구동하는 풀-업 및 풀다운 구동부(100)와, 상기 풀-업및 풀-다운 구동부(100)의 출력단(N1)에 연결되고, 입력 신호(IN)에 응답하여 상기 출력단(N1)으로부터의 전하를 저장하는 전하 저장부(120)와, 상기 전하 저장부(120)에 저장된 전하를 입력 신호(IN)에 응답하여 전하 소스단으로 공급하기 위한 스위칭부(TRANS1)와, 상기 전하 소스단 및 접지전원 사이에 연결되고, 상기 출력단(N1)으로부터의 신호에 응답하여 출력 신호(OUT)를 풀-업 및 풀-다운 구동하는 풀-업 및 풀-다운 구동부(140)로 이루어진다.
좀 더 상세히 서술하면, 풀-업 및 풀-다운 구동부(100)는 전원전압 및 접지 전원 사이에 직렬 연결되되, 게이트로 입력 신호(IN)를 입력받는 PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM1)로 이루어지며, 전하 저장부(120)는 풀-업 및 풀-다운 구동부(100)의 출력단(N1) 및 접지 전원 사이에 직렬 연결되되, 게이트로 입력 신호(IN)와 반전된 입력 신호(IN)를 입력받는 트랜스미션 게이트(TRANS2)와, 커패시터(C1)로 이루어진다.
도 3은 본 발명에 따른 상기 도 2의 레벨 쉬프터를 시뮬레이션한 파형도이다.
도 2 및 도 3을 참조하면, 입력 신호(IN)에 논리 "로우" 레벨이 인가되는 경우 PMOS 트랜지스터(PM1)가 턴-온 되어 풀-업 구동하게 되고, 전하 저장부(120)의 트랜스미션 게이트(TRANS2)가 턴-온되어 출력단(N1)에 차지된 전하가 커패시터(C1)에 저장된다.
이때, 스위칭부(TRANS1)는 턴-오프되어 전하 소스단이 플로팅되고, 출력 신호(OUT)는 NMOS 트랜지스터(NM2)에 의해 풀-다운 구동되어 논리 "로우" 레벨로 출력된다.
다음으로, 입력 신호(IN)에 논리 "하이"레벨이 인가되는 경우 NMOS 트랜지스터(NM1)가 턴-온되어 풀-다운 구동하게 되고, 전하 저장부(120)의 트랜스미션 게이트(TRANS2)가 턴-오프되고, 스위칭부(TRANS1)가 턴-온되어 커패시터(C1)에 저장된 전하가 전하 소스단으로 공급된다.
이때, 출력 신호(OUT)는 PMOS 트랜지스터(PM2)에 의해 풀-업 구동됨으로써 레벨 쉬프트된 "하이" 레벨 신호를 출력하게 된다.
본 발명의 레벨 쉬프터에서 레벨 쉬프트되어 출력되는 출력 신호(OUT)의 전압 레벨은, 전하 저장부(120) 및 스위칭부(TRANS1)를 통해 소실(dissipation)되는 전하량 및 커패시터(C1)의 용량에 따라 전하 소스단의 전압 레벨이 달라짐에 따라 원하는 레벨을 조절할 수 있다.
본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 할 것이다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 풀-업 동작시 차지된 전하를 커패시터에 저장한 후 풀-다운 동작시 다음단의 풀-업 및 풀-다운 구동부의 소스단으로 저장된 전하를 공급하여 사용함으로서 전력 소모를 줄일 수 있는 탁월한 효과가 있다.

Claims (5)

  1. 입력신호에 응답하여 전원전압으로 제1 출력단을 풀-업시키거나 상기 제1 출력단을 풀-다운 구동하는 제1 구동수단;
    상기 입력신호에 응답하여 상기 제1 구동수단이 풀업 구동시 상기 제1 출력단에 공급되는 전하를 저장하는 전하저장수단;
    상기 제1 출력단에 연결되어, 상기 제1 구동수단이 풀업 구동시 제2 출력단을 풀다운 구동하고, 상기 제1 구동수단이 풀다운 구동시 상기 전하저장수단에 충전된 전압-상기 전원전압보다는 낮은 전압-으로 상기 제2 출력단을 풀업 구동하는 제2 구동수단; 및
    상기 전하저장수단에 충전된 전압을 상기 입력신호에 응답하여 상기 제2 구동수단에 공급하기 위한 스위칭 수단
    을 구비하는 저전력 레벨 쉬프터.
  2. 제 1 항에 있어서,
    상기 전하저장수단은,
    일측이 접지전원단에 연결된 캐패시터; 및
    상기 제1 출력단 및 상기 캐패시터의 타측에 사이에 연결되어, 상기 제1 구동수단이 풀업 구동시 턴온되는 전달수단를 구비하는 것을 특징으로 하는 저전력레벨 쉬프터.
  3. 제 2 항에 있어서,
    상기 전달수단은,
    게이트로 상기 입력 신호 및 반전된 상기 입력 신호를 각각 입력받는
    피모스트랜지스터 및 앤모스트랜지스터로 구성된 트랜스미션 게이트를 구비하는 것을 특징으로 하는 저전력 레벨 쉬프터.
  4. 제 3 항에 있어서,
    상기 스위칭 수단은,
    게이트로 상기 입력 신호 및 반전된 상기 입력 신호를 각각 입력받는 피모스트랜지스터 및 앤모스트랜지스터로 구성된 트랜스미션 게이트를 구비하는 것을 특징으로 하는 저전력 레벨 쉬프터.
  5. 제 1 항에 있어서,
    상기 제2 구동수단이 풀업 구동시에 상기 제2 출력단의 전압 레벨은,
    상기 전하저장수단과 상기 스위칭 수단을 통해 소실되는 전하량 및 상기 커패시터의 용량에 따라 원하는 레벨로 조절되는 것을 특징으로 하는 저전력 레벨 쉬프터.
KR10-1998-0045134A 1998-10-27 1998-10-27 저전력레벨쉬프터 KR100369346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0045134A KR100369346B1 (ko) 1998-10-27 1998-10-27 저전력레벨쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0045134A KR100369346B1 (ko) 1998-10-27 1998-10-27 저전력레벨쉬프터

Publications (2)

Publication Number Publication Date
KR20000027238A KR20000027238A (ko) 2000-05-15
KR100369346B1 true KR100369346B1 (ko) 2003-03-17

Family

ID=19555565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0045134A KR100369346B1 (ko) 1998-10-27 1998-10-27 저전력레벨쉬프터

Country Status (1)

Country Link
KR (1) KR100369346B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066226B1 (ko) 2009-03-27 2011-09-21 단국대학교 산학협력단 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500920B1 (ko) * 2003-07-23 2005-07-14 주식회사 하이닉스반도체 전압레벨 쉬프터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066226B1 (ko) 2009-03-27 2011-09-21 단국대학교 산학협력단 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터

Also Published As

Publication number Publication date
KR20000027238A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US5399920A (en) CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET
US5198699A (en) Capacitor-driven signal transmission circuit
US7145363B2 (en) Level shifter
US5877635A (en) Full-swing buffer circuit with charge pump
US9106225B2 (en) Semiconductor integrated circuit
KR100453084B1 (ko) 반도체 집적회로장치
US6259299B1 (en) CMOS level shift circuit for integrated circuits
EP0267361A1 (en) High speed CMOS driver
US6307399B1 (en) High speed buffer circuit with improved noise immunity
JP3036482B2 (ja) 出力バッファ回路
US6518790B2 (en) Semiconductor integrated circuit having circuit for transmitting input signal
US5764082A (en) Circuits, systems and methods for transferring data across a conductive line
KR100369346B1 (ko) 저전력레벨쉬프터
US6320446B1 (en) System for improving low voltage CMOS performance
JP3179059B2 (ja) バス制御バッファー増幅器
JP3251268B2 (ja) レベルシフト回路
US20040145404A1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
US20030222679A1 (en) Voltage conversion circuit and semiconductor device
US6407604B1 (en) Register and latch circuits
KR100762841B1 (ko) 저전압구동레벨쉬프터
EP4066381B1 (en) Low-voltage level shifter for integrated circuit
US6771110B2 (en) Inverting level shifter with start-up circuit
KR100261179B1 (ko) 씨모스 전압 레벨 쉬프트 회로
US6559678B1 (en) Node predisposition circuit
KR100410813B1 (ko) 반도체소자의고속저전력구동회로를구현하기위한인버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee