KR101066226B1 - 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터 - Google Patents

부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터 Download PDF

Info

Publication number
KR101066226B1
KR101066226B1 KR1020090026541A KR20090026541A KR101066226B1 KR 101066226 B1 KR101066226 B1 KR 101066226B1 KR 1020090026541 A KR1020090026541 A KR 1020090026541A KR 20090026541 A KR20090026541 A KR 20090026541A KR 101066226 B1 KR101066226 B1 KR 101066226B1
Authority
KR
South Korea
Prior art keywords
voltage
output
output voltage
level
terminal
Prior art date
Application number
KR1020090026541A
Other languages
English (en)
Other versions
KR20100108073A (ko
Inventor
박시홍
고민정
김준식
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Priority to KR1020090026541A priority Critical patent/KR101066226B1/ko
Publication of KR20100108073A publication Critical patent/KR20100108073A/ko
Application granted granted Critical
Publication of KR101066226B1 publication Critical patent/KR101066226B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

부트스트랩 커패시터를 이용한 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법이 개시된다. 상기 레벨 쉬프터는 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함할 수 있다. 본 발명에 의하면, 레벨 쉬프터를 집적화하여 소형으로 제작할 수 있다.
레벨 쉬프터, 인버터

Description

부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터{Level shifter using bootstrap capacitor, and Inverter having the same}
본 발명은 레벨 쉬프터에 관한 것으로, 보다 상세하게는 부트스트랩 커패시터(Bootstrap capacitor)를 이용한 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법에 관한 것이다.
일반적으로 레벨 쉬프터는 접지 전원, 저전압 전원, 및 고전압 전원을 이용하여 저전압레벨의 신호를 고전압레벨로 바꿀 수 있다.
상기 레벨 쉬프터는 HVIC, Optocoupler, 또는 Transformer등을 사용할 수 있는데, 이들을 이용한 레벨 쉬프터의 제조 과정에 따른 제조 원가 및 차지하는 면적이 커질 수 있다. 예컨대, 종래의 기술에 따른 레벨 쉬프터는 Optocoupler 또는 Transformer등의 IC를 별도로 추가하기 때문에 비용이 높고 IC또는 IC주변의 회로만큼 차지하는 면적이 커질 수 있는바, 이에 대한 방안이 필요한 실정이다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 회로의 집적화를 통하여 차지하는 면적을 줄일 수 있는 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 부트스트랩 커패시터와 다이오드를 이용하여 비용과 면적을 감소 시킬 수 있는 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위한　레벨 쉬프터는, 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함할 수 있다.
상기 제1 출력 전압발생부는, 상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 제1 출력전압으로서 출력하는 제1 드라이버; 및 상기 제1 드라이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함 할 수 있다.
상기 제1 다이오드는, 고전압 다이오드인 레벨 쉬프터일 수 있다.
상기 제2 출력 전압발생부는, 제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및 상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함 할 수 있다.
상기 출력부는, 상기 공통단자와 제1 노드 사이에 접속되는 제2 다이오드; 상기 제1 노드와 상기 제1 단자 사이에 접속되는 제3 다이오드; 상기 제1 노드와 제2 노드 사이에 접속되는 제1 저항; 상기 제2 노드와 출력노드 사이에 접속되고, 상기 제2 노드의 전압 레벨에 기초하여 상기 부트스트랩 전압 또는 상기 공통단자의 전압을 상기 출력노드로 출력하는 제2 드라이버; 및 상기 공통단자와 상기 제2 노드 사이에 접속되는 제2 저항을 포함하며, 상기 제1 출력전압은 상기 제1 노드로 입력될 수 있다.
상기 제2 드라이버는 인버터일 수 있다.
상기 기술적 과제를 해결하기 위한 인버터는, 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하거나, 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 레벨 쉬프터; 및 상기 레벨 쉬프터의 출력전압에 기초하여 제3 전압 또는 상기 제2 전압을 상기 입력신호의 인버팅 신호로서 출력하는 출력블록을 포함 할 수 있다.
상기 레벨 쉬프터는, 상기 입력신호에 기초하여 상기 제1 전압 또는 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및 상기 제1 출력전압의 상기 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함 할 수 있다.
상기 제1 출력 전압발생부는, 상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 드라이버; 및 상기 제1 드라 이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함 할 수 있다.
상기 제2 출력 전압발생부는, 제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및 상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함 할 수 있다.
상기 인버터는 출력단자로 상기 인버팅된 신호를 출력하며, 상기 출력블록은, 상기 제1 출력전압에 응답하여 게이팅되어 상기 출력단자와 상기 제2 전압 사이의 전기적 경로를 형성하는 제1 스위치; 및 상기 제2 출력전압에 응답하여 게이팅되어 상기 제3 전압과 출력단자 사이의 전기적 경로를 형성하는 제2 스위치를 포함 할 수 있다.
출력블록은, 상기 출력단자와 상기 제2 전압 사이에 접속되는 제4 다이오드; 및 상기 제3 전압과 상기 출력단자 사이에 접속되는 제5 다이오드를 더 포함 할 수 있다.
상기 출력블록은, 상기 제1 스위치와 상기 제2 스위치 사이에 접속되어 상기 제3 전압과 상기 제2 전압과의 상단락을 방지하는 제6 다이오드를 더 포함 할 수 있다.
상기 제2 스위치의 게이트 단자와 상기 제1 스위치의 제1 단자는 서로 접속될 수 있다.
상기 기술적 과제를 해결하기 위한 레벨 쉬프팅 방법은, 입력신호에 응답하 여 제1 전압 또는 제2 전압을 제1 출력전압으로서 발생하는 단계; 및 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 단계를 포함 할 수 있다.
상술한 바와 같이 본 발명에 따른 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법은 부트스트랩 커패시터와 다이오드를 이용하여 입력신호를 적응적으로 레벨 시프트 시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법은 BCDMOS공정을 이용하여 집적화함으로써 차지하는 면적을 줄일 수 있는 효과가 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예컨대 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이 해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적 인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 레벨 쉬프터의 회로도이다. 산업용 인버터(예컨대, 하프 브리지 인버터(half-bridge inverter) 또는 풀 브리지 인버터(full-bridge inverter)) 또는 컨버터(예컨대, 벅 컨버터 등)에 이용될 수 있으며, BCDMOS(Bipolar-CMOS-DMOS)공정을 이용하여 하나의 집적회로로 구현될 수 있는 레벨 쉬프터(10)는 제1 출력 전압발생부(11) 및 제2 출력 전압발생부(13)을 포함할 수 있다.
제1 출력 전압발생부(11) 및 제2 출력 전압발생부(13)는 입력신호(VIN_L)에 기초하여 서로 다른 레벨을 갖는 출력전압(예컨대, 제1 출력전압(VGL) 및 제2 출력전압(VGH))을 발생할 수 있다.
제1 출력 전압발생부(11)는 입력신호(VIN_L)에 응답하여 제1 전압(VL) 또는 제2 전압(Gnd, 예컨대, 그라운드 전압)을 제1 출력전압(VGL)으로서 출력할 수 있다.
제1 출력 전압발생부(11)는 제1 드라이버(Dr1) 및 제1 다이오드(D1)를 포함할 수 있다. 상기 제1 드라이버(Dr1)는 입력신호(VIN_L)에 기초하여 제1 전압(VL) 또는 제2 전압(Gnd)을 제1 출력전압(VGL)으로서 출력할 수 있다.
제1 다이오드(D1)는 제1 드라이버(Dr1)의 출력단자(A)와 제2 출력 전압발생부(13) 사이에 접속되고 상기 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)에 응답하여 스위칭될 수 있다.
이때, 상기 제1 다이오드(D1)는 고전압 다이오드(high- voltage diode)일 수 있다.
제2 출력 전압발생부(13)는 제1 출력전압(VGL)의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압(VGH)으로서 출력할 수 있다.
제2 출력 전압발생부(13)는 커패시터(또는, 부트스트랩 커패시터, CH) 및 출력부(14)를 포함할 수 있다. 상기 커패시터(CH)는 제1 단자(BN, 또는, High side gate driver floating supply 또는 하이 사이드 전원단자)와 공통단자(Com) 사이에 접속되고, 제1 출력전압(VGL)을 부트스트랩하고 부트스트랩된 전압(이하,'부트스트랩 전압'이라고 한다.)을 출력할 수 있다.
보다 상세하게는, 커패시터(CH)는 제1 다이오드(D1) 및 제3 다이오드(D3)를 통하여 전송된 전류와 상응하는 전압을 부트스트랩하여 충전할 수 있다.
예컨대, 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)이 제1 레벨(예컨대, 제1 다이오드(D1) 및 제3 다이오드(D3)의 문턱전압(threshold voltage) 보다 큰 레벨)을 갖는 경우, 상기 제1 다이오드(D1) 및 상기 제3 다이오드(D3)는 각각 턴 온된다.
따라서, 제1 드라이버(Dr1)에서 출력되는 출력전류는 제1 다이오드(D1) 및 제3 다이오드(D3)를 통하여 커패시터(CH)로 인가되고, 상기 커패시터(CH)는 인가된 전류와 상응하는 전하를 부트스트랩할 수 있다.
도 2는 도 1의 커패시터에 충전되는 부트스트랩 전압을 설명하기 위한 도면 으로, 도 1과 도 2를 참조하면, 입력신호(VIN_L)가 제1 레벨을 갖고, 제1 출력전압(VGL)이 제1 전압(VL) 레벨인 경우(T1 에서 T3 구간 및 T4에서 T5 구간), 커패시터(CH)는 제1 전압(VL)과 제1 다이오드(D1) 및 제3 다이오드(D3)의 문턱전압의 차이에 상응하는 전압을 충전한다.
또한, 입력신호(VIN_L)가 제1 레벨보다 작은 제2 레벨을 갖고, 제1 출력전압(VGL)이 제2 전압 레벨(예컨대, 제2 전압(Gnd) 레벨)을 갖는 경우(T3 에서 T4 구간), 커패시터(CH)에 충전된, 제1 전압(VL)과 제1 다이오드(D1) 및 제3 다이오드(D3)의 문턱전압의 차이에 상응하는 전압은 제2 드라이버(I1) 쪽으로 출력된다.
즉, 본 발명의 실시 예에 따른 레벨 쉬프터(10)는 입력신호(VIN_L)의 전압 레벨에 기초하여 적응적으로(adaptively) 상기 커패시터(CH)를 충방전하고 레벨 쉬프팅된 전압(제1 출력전압(VGL) 또는 제2 출력전압(VGH))을 출력할 수 있는 효과가 있다.
다시 도 1을 참조하면, 출력부(14)는 제1 출력전압(VGL)의 전압 레벨에 기초하여 커패시터(CH)에 저장된 부트스트랩 전압 또는 공통단자(Com)의 전압을 제2 출력전압(VGH)으로서 출력할 수 있다.
출력부(14)는 제2 다이오드(D2), 제3 다이오드(D3), 제1 저항(R1), 제2 저항(R2), 및 제2 드라이버(I1)를 포함할 수 있다. 상기 제2 다이오드(D2)는 공통단자(Com)와 제1 노드(N1) 사이에 접속되어 상기 공통단자(Com)의 전압레벨을 제어할 수 있다. 예컨대, 공통단자(Com)의 전압레벨은 제1 노드(N1)의 전압레벨보다 상승하더라도 상기 제2 다이오드(D2)의 문턱전압보다 상승할 수 없다.
제3 다이오드(D3)는 제1 노드(N1)와 제1 단자(BN) 사이에 접속되어 제1 노드(N1)에 흐르는 전류를 상기 제1 단자(BN)로 스위칭할 수 있다.
제1 저항(R1)은 제1 노드(N1)와 제2 노드(N2)에 접속될 수 있으며, 제2 저항(R2)은 상기 제2 노드(N2)와 공통단자(Com) 사이에 접속되고, 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압 레벨에 기초하여 커패시터(CH)에 충전된 부트스트랩 전압 또는 공통단자(Com)의 전압을 출력노드(A')로 출력할 수 있다.
예컨대, 제2 드라이버(I1)는 제1 출력전압(VGL)과 공통단자(Com) 사이의 전압이 제1 다이오드(D1) 의 문턱전압(threshold voltage) 보다 큰 레벨을 갖는 경우, 로우 레벨(예컨대, "0" 레벨)을 갖는 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다.
보다 상세하게는, 제1 출력전압(VGL)과 공통단자(Com) 사이의 전압이 제1 다이오드(D1) 의 문턱전압(threshold voltage) 보다 큰 레벨)을 갖는 경우, 제1 노드(N1)는 제1 전압(VL)과 제1 다이오드(D1)의 문턱전압 차이의 전압 레벨을 갖는다.
이때, 제1 저항(R1)을 통하여 상기 제1 노드(N1)와 접속되는 제2 노드(N2)도 실질적으로 제1 전압(VL)과 제1 다이오드(D1)의 문턱전압 차이의 전압 레벨과 상응하는 전압레벨을 가지므로, 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압에 응답하여 로우 레벨(예컨대, "0" 레벨)을 갖는 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다.
또는, 제2 드라이버(I1)는 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압이 제1 다이오드(D1) 의 문턱전압(threshold voltage) 보다 작은 레벨을 갖는 경우, 커패시터(CH)에 충전된 부트스트랩 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다.
보다 상세하게는, 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)이 제1 다이오드(D1)의 문턱전압(threshold voltage) 보다 작은 레벨을 갖는 경우, 제1 노드(N1)에 흐르는 전류는 제1 다이오드(D1)에 의하여 차단되고 제 2 노드(N2)는 풀다운저항(R2)에 의하여 저전위를 갖는다.
이때, 제1 저항(R1)을 통하여 상기 제1 노드(N1)와 접속되는 제2 노드 (N2)는 저전위를 가지므로, 상기 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압에 응답하여 커패시터(CH)에 충전된 부트스트랩 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다.
도 3은 본 발명의 실시 예에 따른 인버터의 회로도이다. 도 1과 도 3을 참조 하면, 인버터(100)는 레벨 쉬프터(10) 및 출력블록(110)을 포함할 수 있다.
레벨 쉬프터(10)는 입력신호(VIN_L)에 응답하여 제1 전압(VL) 또는 제2 전압(Gnd, 예컨대, 그라운드 전압)을 제1 출력전압(VGL)으로서 출력하거나, 부트스트랩 커패시터(CH)에 충전된 전압을 제2 출력전압(VGH)으로서 출력할 수 있다. 상기 레벨 쉬프터(10)의 구성 및 동작에 대한 상세한 설명은 이미 도 1을 통하여 상술하였으므로 생략하도록 한다.
출력블록(110)은 레벨 쉬프터(10)의 출력전압(예컨대, 제1 출력전압(VGL) 또는 제2 출력전압(VGH))에 기초하여 제3 전압(VDC) 또는 제2 전압(Gnd)을 입력신호(VIN_L)의 인버팅 신호(VOUT)로서 출력할 수 있다.
출력블록(110)은 출력단자(A'')로 인버팅 신호(VOUT)를 출력할 수 있으며, 상기 출력단자(A'')와 공통단자(Com)은 상호 접속될 수 있다. 또한, 상기 출력블록(110)은 제1 스위치(SL) 및 제2 스위치(SH)를 포함할 수 있다. 상기 제1 스위치(SL)는 제1 출력전압(VGL)에 응답하여 게이팅되어 출력단자(A'')와 제2 전압(Gnd) 사이의 전기적 경로를 형성할 수 있다.
이때, 제1 스위치(SL)는 트랜지스터로 구현될 수 있으며, 레벨 쉬프터(10)의 제1 드라이버(Dr1)의 출력단자(A)와 상기 제1 스위치(SL)의 게이팅 단자 사이에는 소정의 저항값을 갖는 제4 저항(RGL)이 접속될 수 있다. 이때, 제4 저항(RGL)의 저항 값은 제1 스위치(SL)의 스위칭 속도에 기초하여 가변 될 수 있다.
제2 스위치(SH)는 제2 출력전압(VGH)에 응답하여 게이팅되어 제3 전압(VDC) 과 출력단자(A'') 사이의 전기적 경로를 형성할 수 있다.
이때, 제2 스위치(SH)는 트랜지스터로 구현될 수 있으며, 레벨 쉬프터(10)의 제2 드라이버(I1)의 출력단자(A')와 상기 제2 스위치(SH)의 게이팅 단자 사이에는 소정의 저항값을 갖는 제5 저항(RGH)이 접속될 수 있다. 이때, 상기 제5 저항(RGH)의 저항 값은 제2 스위치(SH)의 스위칭 속도에 기초하여 가변 될 수 있다.
또한, 출력블록(110)은 제4 다이오드(DL)와 제5 다이오드(DH)를 더 포함할 수 있다. 상기 제4 다이오드(DL)는 제2 전압(Gnd)과 출력단자(A'') 사이에 접속되어 상기 제4 다이오드(DL)는 제2 전압(Gnd)과 출력단자(A'') 사이에 흐르는 전류를 환류(freewheeling)할 수 있다.
제5 다이오드(DH)는 제3 전압(VDC)과 출력단자(A'') 사이에 접속되어 상기 출력단자(A'')에 흐르는 전류를 환류 할 수 있다. 이때, 제4 다이오드(DL) 및 제5 다이오드(DH)는 환류 다이오드(freewheeling diode)일 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 상단락 방지형 인버터의 회로도이다. 도 1, 도 3, 및 도 4를 참조하면, 도 4의 인버터(100')의 출력블록(110')은 도 3의 인버터(100)의 출력블록(110)과 비교하여 제6 다이오드(DS)를 더 포함할 수 있으며, 제2 스위치(SH)의 게이팅 단자와 제1 스위치(SL)의 제1 단자(예컨대, 드레인)는 상호 접속될 수 있다.
제6 다이오드(DS)는 제1 스위치(SL)의 제1 단자(예컨대, 드레인)와 제2 스위치(SH)의 제1 단자(예컨대, 소스) 사이에 접속되어 제3 전압(VDC)과 제2 전압(Gnd)과의 상단락을 방지할 수 있다.
예컨대, 제1 스위치(SL)가 턴온되어, 출력블록(110')의 출력단자(A'')가 제2 전압(Gnd)으로 풀 다운되는 경우, 상기 출력단자(A'')와 상기 제2 전압(Gnd) 사이에 전류경로가 생긴다. 이어서, 상기 제2 스위치(SH)가 오프되는 경우, 상기 출력단자(A'')와 제3 전압(VDC) 사이에 환류 전류가 발생될 수 있다.
이어서, 제2 스위치(SH)가 턴온되어, 출력블록(110')의 출력단자(A'')가 제3 전압(VDC)으로 풀업되는 경우, 제3 전압(VDC)과 출력단자(A'') 사이의 전류경로가 생기고, 제1 스위치(SL)와 제2 스위치(SH)가 동시에 턴 온되는 경우 제6 다이오드(DS)에 역전압이 인가되어 제3 전압(VDC)과 출력단자(A'') 사이에 상단락 전류는 흐를 수 없다.
즉, 제6 다이오드(DS)는 역전압이 인가되어 턴 오프 상태가 되고 제3 전압(VDC)과 제2 전압(Gnd)을 도통하는 상단락 전류(E1)은 흐르지 않는다.
즉, 본 발명의 실시 예에 따른 인버터(100')는 입력신호(VIN_L)에 따라 적응적으로(adaptively) 인버팅할때 발생될 수 있는 상단락을 방지할 수 있는 효과가 있다.
도 5는 본 발명의 실시 예에 따른 레벨 쉬프팅 방법의 흐름도이다. 도 1과 도 5를 참조하면, 제1 출력 전압발생부(11)는 입력신호(VIN_L)에 응답하여 제1 전압(VL) 또는 제2 전압(Gnd, 예컨대, 그라운드 전압)을 제1 출력전압(VGL)으로서 출력할 수 있다(S10).
제1 다이오드(D1)는 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)의 전압 레벨과 제1 전압레벨(예컨대, 제1 다이오드(D1)의 문턱전압(threshold voltage))을 비교할 수 있다(S12).
제1 출력전압(VGL)의 전압 레벨이 제1 레벨 보다 큰 경우, 제1 다이오드(D1) 및 제3 다이오드(D3)는 각각 턴 온되고, 커패시터(CH)는 제1 다이오드(D1) 및 제3 다이오드(D3)를 통하여 전송된 전류와 상응하는 전압을 부트스트랩하여 충전할 수 있다(S14).
제1 출력전압(VGL)의 전압 레벨이 제1 레벨 보다 작은 경우, 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압에 응답하여 커패시터(CH)에 충전된 부트스트랩 전압을 출력노드(A')로 출력할 수 있다(S16).
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 레벨 쉬프터의 회로도이다.
도 2는 도 1의 커패시터에 충전되는 부트스트랩 전압을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 인버터의 회로도이다.
도 4는 본 발명의 다른 실시 예에 따른 상단락 방지형 인버터의 회로도이다.
도 5는 본 발명의 실시 예에 따른 레벨 쉬프팅 방법의 흐름도이다.

Claims (15)

  1. 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및
    상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함하며,
    상기 제1 출력 전압발생부는,
    상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 드라이버; 및
    상기 제1 드라이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함하는 레벨 쉬프터.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 다이오드는, 고전압 다이오드인 레벨 쉬프터.
  4. 제1항에 있어서, 상기 제2 출력 전압발생부는,
    제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및
    상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함하는 레벨 쉬프터.
  5. 제4항에 있어서, 상기 출력부는,
    상기 공통단자와 제1 노드 사이에 접속되는 제2 다이오드;
    상기 제1 노드와 상기 제1 단자 사이에 접속되는 제3 다이오드;
    상기 제1 노드와 제2 노드 사이에 접속되는 제1 저항;
    상기 제2 노드와 출력노드 사이에 접속되고, 상기 제2 노드의 전압 레벨에 기초하여 상기 부트스트랩 전압 또는 상기 공통단자의 전압을 상기 출력노드로 출력하는 제2 드라이버; 및
    상기 공통단자와 상기 제2 노드 사이에 접속되는 제2 저항을 포함하며, 상기 제1 출력전압은 상기 제1 노드로 입력되는 레벨 쉬프터.
  6. 제5항에 있어서, 상기 제2 드라이버는 인버터인 레벨 쉬프터.
  7. 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하거나, 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 레벨 쉬프터; 및
    상기 레벨 쉬프터의 출력전압에 기초하여 제3 전압 또는 상기 제2 전압을 상기 입력신호의 인버팅 신호로서 출력하는 출력블록을 포함하며,
    상기 출력블록은,
    상기 제1 출력전압에 응답하여 게이팅되어 출력단자와 상기 제2 전압 사이의 전기적 경로를 형성하는 제1 스위치; 및
    상기 제2 출력전압에 응답하여 게이팅되어 상기 제3 전압과 상기 출력단자 사이의 전기적 경로를 형성하는 제2 스위치를 포함하는 인버터.
  8. 제7항에 있어서, 상기 레벨 쉬프터는,
    상기 입력신호에 기초하여 상기 제1 전압 또는 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및
    상기 제1 출력전압의 상기 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 상기 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함하는 인버터.
  9. 제8항에 있어서, 상기 제1 출력 전압발생부는,
    상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 드라이버; 및
    상기 제1 드라이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함하는 인버터.
  10. 제8항에 있어서, 상기 제2 출력 전압발생부는,
    제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및
    상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함하는 인버터.
  11. 삭제
  12. 제7항에 있어서, 출력블록은,
    상기 출력단자와 상기 제2 전압 사이에 접속되는 제4 다이오드; 및
    상기 제3 전압과 상기 출력단자 사이에 접속되는 제5 다이오드를 더 포함하는 인버터.
  13. 제7항에 있어서, 상기 출력블록은,
    상기 제1 스위치와 상기 제2 스위치 사이에 접속되어 상기 제3 전압과 상기 제2 전압과의 상단락을 방지하는 제6 다이오드를 더 포함하는 인버터.
  14. 제13항에 있어서, 상기 제2 스위치의 게이트 단자와 상기 제1 스위치의 제1 단자는 서로 접속되는 인버터.
  15. 삭제
KR1020090026541A 2009-03-27 2009-03-27 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터 KR101066226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090026541A KR101066226B1 (ko) 2009-03-27 2009-03-27 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090026541A KR101066226B1 (ko) 2009-03-27 2009-03-27 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터

Publications (2)

Publication Number Publication Date
KR20100108073A KR20100108073A (ko) 2010-10-06
KR101066226B1 true KR101066226B1 (ko) 2011-09-21

Family

ID=43129701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026541A KR101066226B1 (ko) 2009-03-27 2009-03-27 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터

Country Status (1)

Country Link
KR (1) KR101066226B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217399B2 (en) 2016-08-09 2019-02-26 Silicon Display Technology Level shifter and array apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103629B2 (en) * 2017-02-14 2018-10-16 Nxp B.V. High side driver without dedicated supply in high voltage applications
KR20240043494A (ko) 2022-09-27 2024-04-03 삼성전기주식회사 카메라 모듈 구동 장치 및 카메라 모듈을 포함하는 기기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369346B1 (ko) 1998-10-27 2003-03-17 주식회사 하이닉스반도체 저전력레벨쉬프터
US20080106941A1 (en) * 2006-11-02 2008-05-08 Samsung Electronics Co., Ltd. Decoders and decoding methods for nonvolatile semiconductor memory devices
JP2009017546A (ja) * 2007-07-03 2009-01-22 Toppoly Optoelectronics Corp レベルシフタ、界面駆動回路及び映像表示系統

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369346B1 (ko) 1998-10-27 2003-03-17 주식회사 하이닉스반도체 저전력레벨쉬프터
US20080106941A1 (en) * 2006-11-02 2008-05-08 Samsung Electronics Co., Ltd. Decoders and decoding methods for nonvolatile semiconductor memory devices
JP2009017546A (ja) * 2007-07-03 2009-01-22 Toppoly Optoelectronics Corp レベルシフタ、界面駆動回路及び映像表示系統

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217399B2 (en) 2016-08-09 2019-02-26 Silicon Display Technology Level shifter and array apparatus

Also Published As

Publication number Publication date
KR20100108073A (ko) 2010-10-06

Similar Documents

Publication Publication Date Title
KR101387266B1 (ko) 레벨 쉬프트 디바이스
JP5945629B2 (ja) レベルシフト回路
US9379699B2 (en) Switch driver with a low-cost cross-conduction-preventing circuit
US7724045B2 (en) Output buffer circuit
US8624655B2 (en) Level shifter circuit and gate driver circuit including the same
JP6304966B2 (ja) 半導体駆動装置及び半導体装置
JP2013042632A (ja) ゲート駆動回路および電力変換装置
JP2010004093A (ja) 出力駆動回路
JP6090007B2 (ja) 駆動回路
US9595967B2 (en) Level shift circuit and driver circuit
JP2024014878A (ja) 半導体装置
KR101066226B1 (ko) 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터
JP6303060B1 (ja) ゲート駆動回路
US9312848B2 (en) Glitch suppression in an amplifier
JP2014150654A (ja) ゲート駆動回路
JP2012191408A (ja) ゲート駆動回路、およびパワー半導体モジュール
JP2020025158A (ja) 高耐圧集積回路
JP2018074676A (ja) ゲート駆動回路
JPWO2018203422A1 (ja) 半導体素子の駆動装置および電力変換装置
KR20130108942A (ko) 부트스트랩 스위치 회로 및 그 구동 방법
JP2010045522A (ja) 半導体装置
TWI614991B (zh) 驅動電路、轉換器及驅動方法
JP5689778B2 (ja) 入力回路
KR101046570B1 (ko) 부트스트랩 다이오드 및 래치신호를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터
JP2016096679A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190702

Year of fee payment: 9