KR950002082B1

KR950002082B1 - 전압레벨변환기

Info

Publication number: KR950002082B1
Application number: KR1019920023524A
Authority: KR
Inventors: 김호기
Original assignee: 현대전자산업주식회사; 김주용
Priority date: 1992-12-08
Filing date: 1992-12-08
Publication date: 1995-03-10
Also published as: KR940017175A

Abstract

내용 없음.

Description

전압레벨변환기

제1도는 종래의 전압레벨변환기의 회로도.

제2도는 종래의 또 다른 전압레벨변환기의 회로도.

제3도는 본 발명의 전압레벨변환기의 회로도.

본 발명은 전압레벨변환기에 관한 것으로, 특히 낮은 레벨(Level)의 전압을 입력으로 받아서 높은 레벨의 전압을 출력으로 내보낼 때 소모되는 전력을 줄이고 변환기의 동작속도를 높이도록 설계한 전압레벨변환기(Voltage Level Converter)에 관한 것이다.

본 발명의 전압레벨변환기는 반도체소자의 전분야에 적용가능하며, 그중에서도 기억소자분야의 D램, S램등에 많이 사용된다.

전압레벨변환기는 일반적으로 회로가 동작하는 전압레벨보다 특별히 높은 전압레벨을 요구하는 회로, 예를 들어 D램에 있어서의 데이타출력회로의 드라이브단이나 워드선에 전하를 공급해주는 회로 등에 높은 레벨의 전압을 전달할 때 사용되어진다.

이하, 종래의 전압레벨변환기의 두가지 예를 제1도와 제2도에 도시된 회로도를 참조하여 설명하고자 한다.

제1도와 제2도의 인버터 INV1, 인버터 INV2는 낮은 전압(V_cc)을 전원으로 사용하고, PMOS 트랜지스터인 MP11 내지 MP23는 높은 전압(V_pp)을 전원으로 사용하여 동작한다.

종래기술의 전압레벨변환기의 한 예의 회로도인 제1도에 있어서, 출력노드(Node) C1에 V_pp전압을 전달하는 것은 입력신호가 하이(V_cc)상태에서 로우(V_ss)상태로 전이함으로써 가능하게 된다. 회로의 동작을 상세히 설명하면, 초기 입력신호가 하이상태일 때는 각 노드의 전압레벨은 각각 A1노드 ＂V_ss＂, B1노드 ＂V_pp＂, 출력단인 C1노드는 ＂V_ss＂상태를 유지한다. 입력신호가 하이에서 로우상태로 전이하여 인버터 INV1의 출력이 하이로 바뀌면서 NMOS 트래지스터 MN12가 온(On)되어 B1노드가 V_ss레벨로 방전되고, 전하가 방전된 B1노드의 전압레벨이 낮아지면서 PMOS 트랜지스터 MP11을 온시켜 A1노드를 V_pp레벨로 충전시킨다. 충전된 A1노드는 다시 PMOS 트랜지스터 MP12를 오프시켜 B1노드로의 전류흐름을 끊어주게 되어 A1노드와 B1노드가 각각 V_pp와 V_ss상태로 래치(Latch)되고 V_ss인 B1노드에 의해 C1에 V_pp가 충전되는 과정으로 전압레벨변환기의 동작이 이루어진다.

하지만, 상기의 래치가 되는 과정에서 MN12이 온되어 B1노드를 방전시킬때, A1노드는 일정시간 로우상태를 그대로 유지하고 있기 때문에 MP12도 온되어 V_pp에서 V_ss로의 전류패스가 형성되어 전력(Power)소모가 증가하고, B1노드의 레벨이 V_ss로 전이하는데 많은 시간이 소요되어 동작속도(Speed)의 저하가 있게 된다.

또한, 입력신호가 로우상태에서 하이상태로 바뀔 경우에는 MP11과 MN11이 동시에 온되는 시간이 존재하여 V_pp에서 V_ss로의 전류패스가 형성되므로 상기에서와 같은 문제점이 있게 된다.

종래의 또다른 전압레벨변환기의 회로도인 제2도에 있어서는 기억소자가 고집적화되어 트랜지스터의 크기가 작아짐에 따라 드래인과 소오스간의 높은 전계(Electric Field)에 의해서 생기는 핫 캐리어(Hot Carrier)에 의한 소자의 손실을 방지하기 위하여 제1도의 구조에 게이트입력전압이 V_cc인 NMOS 트랜지스터 MN21, MN22, MN23을 PMOS 트랜지스터 MP21, MP22, MP23와 NMOS 트랜지스터 MN24, MN25, MN26 사이에 포함시킨 구조이다. 게이트전극이 V_cc인 NMOS 트랜지스터를 포함시키게 되면 노드 D, E, F에 V_pp보다 낮은 전압인 최고 V_cc-V_TN(V_TN: NMOS 트랜지스터 MN21, MN22, MN23의 문턱전압) 전압에 걸리게 되어 드레인과 소오스사이의 전계가 약해지므로 핫 캐리어에 의한 소자의 손실을 방지할 수는 있지만, 제1도에서 기술한 바와 같은 원인으로 V_pp에서 V_ss로의 직접적인 전류패스가 형성되어 전력소모증가와 동작속도 저하의 문제는 여전히 존재한다.

특히, 전력소모의 문제는 전하펌핑을 이용하여 칩(Chip) 내부에 고전압발생기를 만들어 사용할 경우에, 직접적인 전류패스로 인해 고전압레벨의 저하가 심하게 되면 회로가 정상적으로 동작하는데 나쁜 영향을 미칠수가 있다.

따라서, 본 발명에서는 상기 문제점을 야기시키는 직접적인 전류패스를 줄이므로 해서 전력소모를 감소시키고 동작속도를 증가시키는 전압레벨변환기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 전압레벨변환기는 입력신호를 반전시켜 반전된 입력신호를 제1노드(L)상에 공급하는 제1인버터(INV3)와, 상기 제1인버터(INV3)의 출력신호를 반전시켜 상기 반전된 신호를 제2노드(M)상에 공급하는 제2인버터(INV4)와, 자신의 게이트쪽으로 인가되는 상기 낮은 레벨의 전압(V_cc)에 의해 구동되어 상기 제1노드(L)상의 신호를 제3노드(I)쪽으로 전송하기 위한 제1NMOS 트랜지스터(N1)와, 자신의 게이트쪽으로 인가되는 상기 낮은 레벨의 전압(V_cc)에 의해 구동되어 상기 제2노드(M)상의 신호를 제4노드(J)쪽으로 전송하기 위한 제2NMOS 트랜지스터(N2)와, 상기 제4노드(J)로부터 자신의 게이트쪽으로 인가되는 신호의 논리상태에 따라 상기 높은 레벨의 전압(V_pp)을 상기 제3노드(I)쪽으로 전송하여 상기 제3노드(I)상의 신호를 상기 높은 레벨의 전압(V_pp)으로 상승시키는 제1PMOS 트랜지스터(P1)와, 상기 제3노드(I)로부터 자신의 게이트쪽으로 인가되는 신호의 논리상태에 따라 상기 높은 레벨의 전압(V_PP) 상기 제4노드(J)쪽으로 전송하여 상기 제4노드(J)의 신호를 상기 높은 레벨의 전압(V_pp)으로 상승시키는 제2PMOS 트랜지스터(P2)와, 상기 제4노드(J)로부터 자신의 게이트쪽으로 인가되는 신호의 논리에 따라 선택적으로 구동되어 상기 높은 레벨의 전압을 출력라인(K)쪽으로 전송하여 상기 출력라인(K)에 전하를 충전하는 제3PMOS 트랜지스터(P3)와, 상기 제4노드(J)로부터 자신의 게이트쪽으로 인가되는 신호의 논리상태에 따라 상기 제3PMOS 트랜지스터(P3)와, 상호 보완적으로 구동되어 상기 출력라인(K)에 충전된 전하를 그라운드(V_SS)쪽으로 방전하기 위한 제3NMOS 트랜지스터(N4)와, 자신의 게이트쪽으로 인가되는 상기 낮은 레벨의 전압(V_cc)에 의하여 구동되어 상기 출력라인(K)에 충전될 전하가 상기 제3 NMOS 트랜지스터(N3)을 경유하여 방전될 때 핫 캐리어에 의하여 상기 제3NMOS 트랜지스터 (N3)가 손상되는 것을 방지하는 제4NMOS 트랜지스터 (N3)를 구비한다.

상기의 목적으로 설계된 본 발명의 전압레벨변환기를 제3도를 참조하여 설명하고자 한다.

제3도의 PMOS 트랜지스터 P1, P2, P3는 V_pp를 전원으로 하여 동작하고, NMOS 트랜지스터 N1, N2, N3는 게이트에 V_cc전압이 연결되어 있으며, 인버터 INV3과 인버터 INV4는 V_cc를 전원으로 사용한다.

게이트전극에 V_cc가 연결된 NMOS 트랜지스터 N1, N2, N3는 제2도에서와 같이 핫 캐리어에 의한 소자의 손실을 방지하기 위해 포함된 것이다.

이하, 제3도의 회로동작을 상세히 설명하면 입력신호가 초기에 하이상태일때 노드 L과 I는 ＂V_ss＂, 노드 J는 ＂V_pp＂, 노드 M은 ＂V_cc＂상태에 있다. 이때 NMOS 트랜지스터 N2는 오프상태이므로 V_pp로 충전된 노드 J에서 인버터 INV4의 PMOS를 통한 V_cc로의 직접적인 전류패스는 끊어져 있다. 입력신호가 하이에서 로우로 변하면서 출력단 K에서 V_pp를 전달하고자 할때 인버터 INV3의 출력노드 L이 V_cc로 되면서 NMOS 트랜지스터 N1을 통하여 노드 I에 전하를 충전하게 된다. 이때, 노드 I의 전하는 V_cc를 전원으로 하므로 V_cc-V_TN까지 충전된다.

V_cc-V_TN으로 충전된 노드 I는 PMOS 트랜지스터 P2의 노드 J와 노드 I간의 전위차 V_SG를 V_pp에서 V_pp-(V_cc-V_TN)으로 낮추게 되어 P2의 전류공급능력을 상당량 약화시킨다. 동시에 인버터 INV4의 출력노드 M이 로우로 되면서 노드 J로의 PMOS 트랜지스터 P2의 전하공급능력과 인버터 INV4의 NMOS 트랜지스터의 방전능력간의 차이에 의해 노드 J를 방전시킨다. 이때 PMOS 트랜지스터 P2의 V_SG는 V_pp-(V_cc-V_TN)으로 작아진 상태이므로 노드 J의 방전은 쉽게 이루어진다.

노드 J가 로우로 방전되면 PMOS 트랜지스터 P1이 온되어 V_cc-V_TN으로 충전된 노드 I를 V_pp로 충전시키고 이로 인해 PMOS 트랜지스터 P2는 완전히 오프되어 노드 J를 V_ss레벨로 떨어뜨리게 된다. V_ss레벨로 방전된 노드 J에 의해 PMOS 트랜지스터 P3가 온되어 출력단 K에 V_pp가 충전되게 된다.

이와 반대로 입력신호가 로우에서 하이로 전이하면서 출력단 K를 V_pp에서 V_ss로 방전시키고자 할때의 동작은 다음과 같다.

인버터 INV3의 출력노드 L이 로우로 바뀌면서 노드 I를 로우로 방전시키면 PMOS 트랜지스터 P2가 온되어 노드 J를 충전시킨다. 동시에 인버터 INV4의 출력노드 M이 하이로 되면서 V_cc를 전원으로 갖는 인버터 INV4의 PMOS 트랜지스터가 노드 J를 충전하는데 기여하게 되어 노드 J는 V_pp와 V_cc전원에 의해 빨리 충전됨으로써 PMOS 트랜지스터 P1도 빨리 오프상태가 되어 PMOS 트랜지스터 P1, NMOS 트랜지스터 N1을 지나는 V_pp와 V_ss로의 직접적인 전류흐름의 양이 줄어들게 되고 노드 I는 V_ss레벨로 방전된다. V_ss로 방전된 노드 I는 PMOS 트랜지스터 P2의 V_SG를 V_pp로 만들고 노드 J를 V_pp로 충전시킴으로써 NMOS 트랜지스터 N4가 온되어 출력단 K가 V_ss로 방전된다.

상기한 종래의 전압레벨변환기와 본 발명의 전압레벨 변환기의 동작과정을 간단히 요약하면, 종래의 기술은 입력신호가 하이에서 로우로 될때, 제2도의 노드 A2가 로우상태를 유지하다가 노드 B2가 방전된 후에 PMOS 트랜지스터 MP21에 의해 V_pp로 충전된다. 따라서 노드 A2가 로우상태에서 MP22와 MN25의 전류공급능력차에 의해 노드 B2를 로우로 방전시키므로 MP22와 MN25가 동시에 온되어 있는 동안데는 V_pp와 V_ss간에 직접적인 전류패스가 형성되어 전력소모와 동작속도의 저하가 생긴다.

반면에, 본 발명에서는 제3도의 인버터 INV3의 PMOS 트랜지스터를 통해 V_cc전원이 노드 I를 V_cc-V_TN까지 충전하여 PMOS 트랜지스터 P2의 전류공급능력을 감소시킨 상태에서 PMOS 트랜지스터 P2와 INV4의 NMOS 트랜지스터간의 전류공급능력에 의해서 노드 J를 로우로 방전하므로, 노드 J의 방전속도가 빨라지고 PMOS 트랜지스터 P2와 인버터 INV4의 NMOS 트랜지스터가 동시에 온되는 시간이 짧아져서 V_pp에서 V_ss로의 전력소모가 줄어들며 전압레벨의 변환속도도 빨라진다.

상기 효과는 입력신호가 로우에서 하이로 전이할때도 똑같은 결과를 얻을 수 있다.

또한, V_pp전압레벨이 안정화됨으로써 칩(Chip) 내부의 회로동작이 안정되게 이루어진다.

이상에서 살펴본 바와 같이, 본 발명의 전압레벨변환기에 따르면 V_pp와 V_ss간의 직접적인 전류패스를 방지함으로써, 상기 전압레벨변환기의 소모전력을 줄이고 동작속도를 높일 수 있는 효과가 있다.

Claims

낮은레벨의 전압(V_cc)의 입력신호를 높은 레벨의 전압(V_pp)의 출력신호로 변화시키는 전압레벨변환기에 있어서, 입력신호를 반전시켜 반전된 입력신호를 제1노드(L)상에 공급하는 제1인버터(INV3)와, 상기 제1인버터(INV3)의 출력신호를 반전시켜 상기 반전된 신호를 제2노드(M)상에 공급하는 제2인버터(INV4)와, 자신의 게이트쪽으로 인가되는 상기 낮은 레벨의 전압(V_cc)에 의해 구동되어 상기 제1노드(L)상의 신호를 제3노드(I)쪽으로 전송하기 위한 제1NMOS 트랜지스터(N1)와, 자신의 게이트쪽으로 인가되는 상기 낮은 레벨의 전압(V_cc)에 의해 구동되어 상기 제2노드(M)상의 신호를 제4노드(J)쪽으로 전송하기 위한 제2NMOS 트랜지스터(N2)와, 상기 제4노드(J)로부터 자신의 게이트쪽으로 인가되는 신호의 논리상태에 따라 상기 높은 레벨의 전압(V_pp)을 상기 제3노드(I)쪽으로 전송하여 상기 제3노드(I)상의 신호를 상기 높은 레벨의 전압(V_pp)으로 상승시키는 제1PMOS 트랜지스터(P1)와, 상기 제3노드(I)로부터 자신의 게이트쪽으로 인가되는 신호의 논리상태에 따라 상기 높은 레벨의 전압(V_pp)을 상기 제4노드(J)쪽으로 전송하여 상기 제4노드(J)의 신호를 상기 높은 레벨의 전압(V_pp)으로 상승시키는 제2PMOS 트랜지스터(P2)와, 상기 제4노드(J)로부터 자신의 게이트쪽으로 인가되는 신호의 논리에 따라 선택적으로 구동되어 상기 높은 레벨의 전압을 출력라인(K)쪽으로 전송하여 상기 출력라인(K)에 전하를 충전하는 제3PMOS 트랜지스터(P3)와, 상기 제4노드(J)로부터 자신의 게이트쪽으로 인가되는 신호의 논리상태에 따라 상기 제3PMOS 트랜지스터(P3)와 상호보완적으로 구동되어 상기 출력라인(K)에 충전된 전하를 그라운드(V_ss)쪽으로 방전하기 위한 제3NMOS 트랜지스터(N4)와, 자신의 게이트쪽으로 인가되는 상기 낮은 레벨의 전압(V_cc)에 의하여 구동되어 상기 출력라인(K)에 충전될 전하가 상기 제3NMOS 트랜지스터(N3)를 경유하여 방전될 때 핫 캐리어에 의하여 상기 제3NMOS 트랜지스터(N3)가 손상되는 것을 방지하는 제4MOS 트랜지스터(N3)로 구성된 것을 특징으로 하는 전압레벨변환기.