CN111522423B - 重置信号产生电路及计算机系统 - Google Patents

Abstract

本发明提供一种计算机系统包含一重置信号产生电路，其包括一反向器、一第一上拉电阻、一第一逻辑单元及一第二逻辑单元。该反向器接收一状态信号以输出一反向状态信号。该第一上拉电阻接收一来自一基板管理控制器的控制信号。该第一逻辑单元接收该反向状态信号及该控制信号以产生一中间信号。该第二逻辑单元接收该中间信号、一第一电源电压、及一第二电源电压以产生一重置信号。藉由将该重置信号输出至一网络收发器，使得受其驱动的多个发光二极管在该计算机系统由G3状态完全转换到该S5状态之间，或已运作在该S0状态时，能够不会错误地显示灯号。

Description

重置信号产生电路及计算机系统

技术领域

本发明是有关于一种重置信号产生电路，特别是指一种产生用于网络收发器的重置信号的重置信号产生电路及包含该产生电路的计算机系统。

背景技术

随着科技的发展，计算机系统的功能也越趋强大，使得计算机系统的电源管理也日益复杂。一般来说，习知的计算机系统所包含的电源供应器会提供多个不同电压准位的电源电压，例如5伏特、3.3伏特、及一待机电源(Standby power)电压。在该计算机系统支援进阶组态与电源界面(Advanced configuration and power interface,ACPI)的工业标准时，该计算机系统运作在一正常工作状态(称G0或S0状态)、一睡眠状态(称G1状态)、一Softoff状态(称G2或S5状态)、及一Mechanical off状态(称G3状态)之间。其中，G1状态又细分为S1状态、S2状态、S3状态、及S4状态。

更详细地说，当该计算机系统的电源供应器的插头未接上一电源插座时，该计算机系统运作在该G3状态。而当电源供应器的插头接上一电源插座之后，该计算机系统运作在该S5状态，且该电源供应器提供该待机电源(Standby power)电压。此时，该计算机系统所包含的一基板管理控制器(Baseboard management controller,BMC)、一芯片组(Chipset)、及一网络收发器(如乙太网络的LAN PHY)接收该待机电源电压作为运作的电力来源，以支援在该S5状态所需要提供的服务与功能。

再者，该网络收发器接受该基板管理控制器的控制，并驱动对应的多个发光二极管(LED)，以显示该网络收发器的运作状态。然而，在该基板管理控制器由该G3状态完全转换到该S5状态之间，或该计算机系统已运作在该S0状态时，因为该基板管理控制器尚未完成初始化或是进行重置时，基板管理控制器无法输出正常的控制信号，导致该网络收发器驱动该等发光二极管显示错误的灯号，而成为一个待解决的问题。

发明内容

本发明要解决的技术问题是在于提供一种产生用于网络收发器的重置信号，以使该网络收发器不会错误地驱动发光二极管显示灯号的重置信号产生电路及计算机系统。

为解决上述技术问题，一种重置信号产生电路，适用于接收一第一电源电压及一第二电源电压，并包含一反向器、一第一上拉(Pull up)电阻、一第一逻辑单元、及一第二逻辑单元。

该反向器包括一输入端及一输出端，该输入端接收一状态信号，并在该输出端输出一反向状态信号，该状态信号指示一芯片组是否运作在一S5状态。该第一上拉电阻包括一第一端及一第二端，该第一端接收该第二电源电压。

该第一逻辑单元包括一第一输入端、一第二输入端、及一输出端，该第一输入端电连接该反向器的该输出端以接收该反向状态信号，该第二输入端电连接该第一上拉电阻的该第二端并接收一来自一基板管理控制器的控制信号，该输出端输出一中间信号。该第二逻辑单元接收该中间信号、该第一电源电压、及该第二电源电压，以产生一重置信号。

当该反向状态信号的逻辑值及该控制信号的逻辑值等于一第一逻辑值时，该中间信号的逻辑值等于一第二逻辑值，否则，该中间信号的逻辑值等于该第一逻辑值。当该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第一逻辑值，且该中间信号的逻辑值不是在一高阻态时，该重置信号的逻辑值等于该中间信号的逻辑值。

优选地，该第一逻辑单元包括一反及闸(NAND gate)，接收该反向状态信号及该控制信号并作NAND运算，以产生该中间信号。

优选地，该第二逻辑单元包括一第二上拉电阻、一第三上拉电阻、一第四上拉电阻、一第一晶体管、及一第二晶体管。

该第二上拉电阻包含一第一端及一第二端，该第一端接收该第二电源电压。该第三上拉电阻包含一第一端及一第二端，该第一端接收该第一电源电压。该第四上拉电阻包含一第一端及一第二端，该第一端接收该第二电源电压。

该第一晶体管包含一控制端、一第一端、及一第二端，该控制端电连接该第二上拉电阻的该第二端，并还电连接该第一逻辑单元的该输出端以接收该中间信号，该第一端电连接该第三上拉电阻的该第二端，该第二端电连接一接地点。

该第二晶体管包含一控制端、一第一端、及一第二端，该控制端电连接该第一晶体管的该第一端，该第一端电连接该第四上拉电阻的该第二端，并还输出该重置信号，该第二端电连接该接地点。

本发明还提供一种计算机系统，包含一网络收发器、一电源供应器、一芯片组、一基板管理控制器、及一重置信号产生电路。

该网络收发器接收一待机电源电压以作为运作的电力，且接收一重置信号，并据以执行重置。该电源供应器先输出该待机电源电压，并再输出一第一电源电压及一第二电源电压。该芯片组接收该待机电源电压以作为运作的电力，并输出一状态信号，该状态信号指示一芯片组是否运作在一S5状态。该基板管理控制器接收该待机电源电压以作为运作的电力，并输出一控制信号。该重置信号产生电路包括一反向器、一第一上拉(Pull up)电阻、一第一逻辑单元、及一第二逻辑单元。

该反向器包括一输入端及一输出端，该输入端电连接该芯片组以接收该状态信号，并在该输出端输出一反向状态信号。该第一上拉(Pull up)电阻包括一第一端及一第二端，该第一端接收该第二电源电压。

该第一逻辑单元包括一第一输入端、一第二输入端、及一输出端，该第一输入端电连接该反向器的该输出端以接收该反向状态信号，该第二输入端电连接该第一上拉电阻的该第二端并接收来自该基板管理控制器的该控制信号，该输出端输出一中间信号。该第二逻辑单元接收该中间信号、该第一电源电压、及该第二电源电压，以产生该重置信号。

其中，当该反向状态信号的逻辑值及该控制信号的逻辑值等于一第一逻辑值时，该中间信号的逻辑值等于一第二逻辑值，否则，该中间信号的逻辑值等于该第一逻辑值。当该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第一逻辑值，且该中间信号的逻辑值不是在一高阻态时，该重置信号的逻辑值等于该中间信号的逻辑值。

优选地，在该第一电源电压及该第二电源电压尚未建立完成时，该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第二逻辑值，使得该重置信号的逻辑值等于该第二逻辑值，进而使得该网络收发器执行重置。

优选地，当该第一电源电压及该第二电源电压建立后，且该芯片组运作在该S5状态，且该基板管理控制器尚未产生该控制信号时，该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第一逻辑值，且该状态信号的逻辑值等于该第二逻辑值，使得该重置信号的逻辑值等于该第二逻辑值，进而使得该网络收发器保持在执行重置。

优选地，当该第一电源电压及该第二电源电压建立后，且该芯片组运作在该S5状态时，该第一电源电压及该第二电源电压的逻辑值等于该第一逻辑值，且该状态信号的逻辑值等于该第二逻辑值，使得该重置信号的逻辑值等于该基板管理控制器所产生的该控制信号的逻辑值的反向，进而使得该网络收发器的重置受到该基板管理控制器的控制。

优选地，当该第一电源电压及该第二电源电压建立后，且该芯片组运作在一S0状态时，该第一电源电压、该第二电源电压、及该状态信号的逻辑值等于该第一逻辑值，使得该重置信号的逻辑值等于该第一逻辑值，进而使得该网络收发器不执行重置，且不受到来自该基板管理控制器的该控制信号的影响。

优选地，该重置信号产生电路的该第一逻辑单元包含一反及闸(NAND gate)，接收该反向状态信号及该控制信号并作NAND运算，以产生该中间信号。

优选地，该重置信号产生电路的该第二逻辑单元包含一第二上拉电阻、一第三上拉电阻、一第四上拉电阻、一第一晶体管、及一第二晶体管。

该第二上拉电阻包含一第一端及一第二端，该第一端接收该第二电源电压。该第三上拉电阻包含一第一端及一第二端，该第一端接收该第一电源电压。该第四上拉电阻包含一第一端及一第二端，该第一端接收该第二电源电压。

该第一晶体管包含一控制端、一第一端、及一第二端，该控制端电连接该第二上拉电阻的该第二端，并还电连接该第一逻辑单元的该输出端以接收该中间信号，该第一端电连接该第三上拉电阻的该第二端，该第二端电连接一接地点。

该第二晶体管包含一控制端、一第一端、及一第二端，该控制端电连接该第一晶体管的该第一端，该第一端电连接该第四上拉电阻的该第二端，并还输出该重置信号，该第二端电连接该接地点。

相较于现有技术，本发明重置信号产生电路及计算机系统，藉由将该重置信号产生电路所产生的该重置信号输出至该网络收发器，使得受其驱动的多个发光二极管在该计算机系统由G3状态完全转换到该S5状态之间，或已运作在该S0状态时，能够不会错误地显示灯号。

附图说明

图1为一方块图，说明本发明计算机系统的一实施例。

具体实施方式

请参阅图1所示，本发明提供一种计算机系统100包含一网络收发器9、一电源供应器1、一芯片组(Chipset)2、一基板管理控制器3、及一重置信号产生电路4。该计算机系统100例如是一服务器，且支援进阶组态与电源界面(ACPI)的工业标准，而运作在一正常工作状态(称G0或S0状态)、一睡眠状态(称G1状态)、一Soft off状态(称G2或S5状态)、及一Mechanical off状态(称G3状态)之间。其中，G1状态又细分为S1状态、S2状态、S3状态、及S4状态。该芯片组2例如是英特尔(Intel)公司生产的平台路径控制器(Platform controllerhub,PCH)，但不在此限。

该电源供应器1的一插头(图未式)接上一电源插座时，该计算机系统100运作在该G3状态。当该电源供应器1的该插头接上该电源插座之后，该计算机系统100运作在该S5状态，此时，该电源供应器1输出一待机电源(Standby power)电压VS，例如是3.3伏特，但不以此限。当该计算机系统100藉由一电源按钮或远端登入被开启而执行一开机程序之后，会运作在该S0状态时，该电源供应器1还输出一第一电源电压V1及一第二电源电压V2，该第一电源电压V1及该第二电源电压V2例如分别等于5伏特及3.3伏特，但不以此为限。换句话说，该电源供应器1会先输出该待机电源电压，再输出该第一电源电压及该第二电源电压。

该网络收发器9例如是一支援乙太网络的LAN PHY之功能的网络芯片，且接收该待机电源电压VS以作为运作的电力，并接收一重置信号reset，且根据该重置信号reset的逻辑值决定是否执行重置。在本实施例中，当该重置信号reset的逻辑值等于一第一逻辑值时，该网络收发器9不执行重置，而当该重置信号reset的逻辑值等于一第二逻辑值时，该网络收发器9执行重置。当该网络收发器9不执行重置时，该网络收发器9还根据其传收网络封包或连线状况等等的不同运作情形，而驱动多个发光二极管(图未示)发光以对应显示不同的灯号，例如闪烁、恒亮、不同色光等等。反之，当该网络收发器9执行重置时，该网络收发器9不驱动该等发光二极管发光。

在本实施例中，该第一逻辑值等于逻辑1，该第二逻辑值等于逻辑0，而在其他实施例中，该第一逻辑值及该第二逻辑值也可以分别等于逻辑0及逻辑1。

该芯片组2接收该待机电源电压VS以作为运作的电力，并输出一状态信号SLP_S5#，该状态信号SLP_S5#指示该芯片组2是否运作在该S5状态。在本实施例中，当该芯片组2运作在该S5状态时，该状态信号SLP_S5#的逻辑值等于该第二逻辑值(即逻辑0)，而当该芯片组2不是运作在该S5状态时，该状态信号SLP_S5#的逻辑值等于该第一逻辑值(即逻辑1)。

该重置信号产生电路4包括一反向器5、一第一上拉(Pull up)电阻6、一第一逻辑单元7、及一第二逻辑单元8。

该反向器5接收该第二电源电压V2以作为运作的电力，并包含一输入端及一输出端，该输入端电连接该芯片组2以接收该状态信号SLP_S5#，并在该输出端输出一反向状态信号SLP_S5。

该第一上拉电阻6包括一第一端及一第二端，该第一端接收该第二电源电压V2。

该第一逻辑单元7接收该第二电源电压V2以作为运作的电力，并包含一第一输入端、一第二输入端、及一输出端，该第一输入端电连接该反向器5的该输出端以接收该反向状态信号SLP_S5，该第二输入端电连接该第一上拉电阻6的该第二端并接收来自该基板管理控制器3所输出的一控制信号L1，该输出端输出一中间信号L2。

在本实施例中，该第一逻辑单元7包括一反及闸(NAND gate)71，以接收该反向状态信号SLP_S5及该控制信号L1并作NAND运算，以产生该中间信号L2。也就是说，当该反向状态信号SLP_S5的逻辑值及该控制信号L1的逻辑值等于该第一逻辑值(即逻辑1)时，该中间信号L2的逻辑值等于该第二逻辑值(即逻辑0)。而当该反向状态信号SLP_S5的逻辑值及该控制信号L1的逻辑值之其中至少一者等于该第二逻辑值(即逻辑0)时，该中间信号L2的逻辑值等于该第一逻辑值(即逻辑1)。

该第二逻辑单元8接收该中间信号L2、该第一电源电压V1、及该第二电源电压V2，以产生该重置信号reset。在本实施例中，该第二逻辑单元8包含一第二上拉电阻81、一第三上拉电阻82、一第四上拉电阻83、一第一晶体管84、及一第二晶体管85。

该第二上拉电阻81包含一第一端及一第二端，该第一端接收该第二电源电压V2。该第三上拉电阻82包含一第一端及一第二端，该第一端接收该第一电源电压V1。该第四上拉电阻83包含一第一端及一第二端，该第一端接收该第二电源电压V2。

该第一晶体管84包含一控制端、一第一端、及一第二端，该控制端电连接该第二上拉电阻81的该第二端，并还电连接该第一逻辑单元7的该输出端以接收该中间信号L2，该第一端电连接该第三上拉电阻82的该第二端且输出另一中间信号L3，该第二端电连接一接地点。

该第二晶体管85包含一控制端、一第一端、及一第二端，该控制端电连接该第一晶体管84的该第一端以接收该中间信号L3，该第一端电连接该第四上拉电阻的该第二端，并还输出该重置信号reset，该第二端电连接该接地点。

当该第一电源电压V1的逻辑值及该第二电源电压V2的逻辑值等于该第一逻辑值(即逻辑1)，且该中间信号L2的逻辑值不是在一高阻态时，该重置信号reset的逻辑值等于该中间信号L2的逻辑值。也就是说，在本实施例中，当该第一电源电压V1的电压值大于2.5伏特且该第二电源电压V2的电压值大于1.65伏特时，若该中间信号L2的逻辑值等于该第一逻辑值，则该重置信号reset的逻辑值等于该第一逻辑值，或者，若该中间信号L2的逻辑值等于该第二逻辑值，则该重置信号reset的逻辑值等于该第二逻辑值。

以下举例说明来自该芯片组2的该状态信号SLP_S5#、来自该基板管理控制器3的该控制信号L1、及来自该电源供应器1的该待机电源电压、该第一电源电压V1、与该第二电源电压之间的时序关系。

首先，在该第一电源电压V1及该第二电源电压V2尚未建立完成时，此时，该待机电源电压VS已建立，该第一电源电压V1的逻辑值及该第二电源电压V2的逻辑值等于该第二逻辑值，在理想的状况下，该芯片组2运作在该S5状态以产生等于该第二逻辑值的该状态信号SLP_S5#，该基板管理控制器3也产生等于该第二逻辑值的该控制信号L1，但实际上不论该状态信号SLP_S5#及该控制信号L1的逻辑值为何，都会使得该重置信号reset的逻辑值等于该第二逻辑值，进而使得该网络收发器9执行重置。

在该第一电源电压V1及该第二电源电压V2建立后，在理想的状况下，该芯片组2运作在该S0状态以产生等于该第一逻辑值的该状态信号SLP_S5#，该第一电源电压V1及该第二电源电压V2的逻辑值也等于该第一逻辑值，使得该重置信号reset的逻辑值等于该第一逻辑值，进而使得该网络收发器9不执行重置，且不受到来自该基板管理控制器3的该控制信号L1的影响。

如果在该第一电源电压V1及该第二电源电压V2建立后，该芯片组2仍然运作在该S5状态，且该基板管理控制器3尚未产生该控制信号L1时，由于该第一电源电压V1的逻辑值及该第二电源电压V2的逻辑值都等于该第一逻辑值，且该状态信号SLP_S5#的逻辑值等于该第二逻辑值，且该第一上拉电阻6使得其第二端的逻辑值等于该第一逻辑值，会使得该重置信号reset的逻辑值等于该第二逻辑值，进而使得该网络收发器9保持在执行重置。

或者，如果在该第一电源电压V1及该第二电源电压V2建立后，该芯片组2仍然运作在该S5状态，且该基板管理控制器3已产生该控制信号L1时，该第一电源电压V1及该第二电源电压V2的逻辑值等于该第一逻辑值，且该状态信号SLP_S5#的逻辑值等于该第二逻辑值，使得该重置信号reset的逻辑值等于该基板管理控制器3所产生的该控制信号L1的逻辑值的反向，进而使得该网络收发器9的重置受到该基板管理控制器3的控制。

在一般正常运作的情况下，当该电源供应器1的该插头接上该电源插座之后，该待机电源电压VS先建立完成，该计算机系统100才运作在该S5状态，此时，在该基板管理控制器3执行完其韧体程序码之后，该基板管理控制器3产生逻辑值等于该第二逻辑值(即逻辑0)的该控制信号L1，也就是在该S5状态之后(包含该S5状态)，该控制信号L1的逻辑值都等于该第二逻辑值(即逻辑0)，且该芯片组2产生等于该第二逻辑值(即逻辑0)的该状态信号SLP_S5#。接着，当该计算机系统100被开启而执行该开机程序之后，会改为运作在该S0状态时，该芯片组2产生等于该第一逻辑值(即逻辑1)的该状态信号SLP_S5#。因此，该重置信号reset能够正确地被产生。

综上所述，在该电源供应器提供该待机电源电压之后，该芯片组、该基板管理控制器、及该网络收发器都需要一段不同或相同的时间执行其韧体程序，以达到各自能够正常运作的状态。此时，当该第一电源电压或该第二电源电压之其中任一者尚未达到其逻辑值等于逻辑1(例如电压值尚未达到预定电压的一半)，则该重置信号的逻辑值等于逻辑0，使得该网络收发器处于执行重置的状态。或者，当该计算机系统运作在该S5状态，且该第一电源电压及该第二电源电压的逻辑值都等于逻辑1时，该状态信号的逻辑值等于逻辑0，且该基板管理控制器尚未输出该控制信号，而该控制信号的逻辑值会因为该第一上拉电阻而等于逻辑1，则该重置信号的逻辑值也是等于逻辑0。或者，当该计算机系统运作在该S5状态时，该状态信号的逻辑值等于逻辑0，则该重置信号的逻辑值等于来自该基板管理控制器所产生的该控制信号的逻辑值的反向，即该网络收发器的重置是受到该基板管理控器的控制。又或者，当该计算机系统运作在不是S5状态(如S0状态)时，该状态信号的逻辑值等于逻辑1，则该重置信号的逻辑值等于逻辑1，即该网络收发器保持在不会执行重置，也就是不会受到该控制信号影响，自然也就不会因为该基板管理控制器在误动作而产生错误的该控制信号的逻辑值时，造成该网络收发器的重置。因此，藉由将该重置信号产生电路产生该重置信号，不论该计算机系统运作在进阶组态与电源界面(ACPI)的哪一个状态，该网络收发器都不会错误地驱动该等发光二极管而错误地显示灯号，故确实能达成本发明的目的。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种重置信号产生电路，适用于接收一第一电源电压及一第二电源电压，其特征在于，包含：

一反向器，包括一输入端及一输出端，该输入端接收一状态信号，并在该输出端输出一反向状态信号，该状态信号指示一芯片组是否运作在一S5状态；

一第一上拉电阻，包括一第一端及一第二端，该第一端接收该第二电源电压；

一第一逻辑单元，包括一第一输入端、一第二输入端、及一输出端，该第一输入端电连接该反向器的该输出端以接收该反向状态信号，该第二输入端电连接该第一上拉电阻的该第二端并接收一来自一基板管理控制器的控制信号，该输出端输出一中间信号；及

一第二逻辑单元，接收该中间信号、该第一电源电压、及该第二电源电压，以产生一重置信号，

当该反向状态信号的逻辑值及该控制信号的逻辑值等于一第一逻辑值时，该中间信号的逻辑值等于一第二逻辑值，否则，该中间信号的逻辑值等于该第一逻辑值，

当该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第一逻辑值，且该中间信号的逻辑值不是在一高阻态时，该重置信号的逻辑值等于该中间信号的逻辑值。

2.根据权利要求1所述的重置信号产生电路，其特征在于，该第一逻辑单元包括一反及闸，接收该反向状态信号及该控制信号并作NAND运算，以产生该中间信号。

3.根据权利要求1所述的重置信号产生电路，其特征在于，该第二逻辑单元包括：

一第二上拉电阻，包含一第一端及一第二端，该第一端接收该第二电源电压；

一第三上拉电阻，包含一第一端及一第二端，该第一端接收该第一电源电压；

一第四上拉电阻，包含一第一端及一第二端，该第一端接收该第二电源电压；

一第一晶体管，包含一控制端、一第一端、及一第二端，该控制端电连接该第二上拉电阻的该第二端，并还电连接该第一逻辑单元的该输出端以接收该中间信号，该第一端电连接该第三上拉电阻的该第二端，该第二端电连接一接地点；及

一第二晶体管，包含一控制端、一第一端、及一第二端，该控制端电连接该第一晶体管的该第一端，该第一端电连接该第四上拉电阻的该第二端，并还输出该重置信号，该第二端电连接该接地点。

4.一种计算机系统，其特征在于，包含：

一网络收发器，接收一待机电源电压以作为运作的电力，且接收一重置信号，并据以执行重置；

一电源供应器，先输出该待机电源电压，并再输出一第一电源电压及一第二电源电压；

一芯片组，接收该待机电源电压以作为运作的电力，并输出一状态信号，该状态信号指示一芯片组是否运作在一S5状态；及

一基板管理控制器，接收该待机电源电压以作为运作的电力，并输出一控制信号；

一重置信号产生电路，包括

一反向器，包括一输入端及一输出端，该输入端电连接该芯片组以接收该状态信号，并在该输出端输出一反向状态信号，

一第一上拉电阻，包括一第一端及一第二端，该第一端接收该第二电源电压，

一第一逻辑单元，包括一第一输入端、一第二输入端、及一输出端，该第一输入端电连接该反向器的该输出端以接收该反向状态信号，该第二输入端电连接该第一上拉电阻的该第二端并接收来自该基板管理控制器的该控制信号，该输出端输出一中间信号，及

一第二逻辑单元，接收该中间信号、该第一电源电压、及该第二电源电压，以产生该重置信号，

其中，当该反向状态信号的逻辑值及该控制信号的逻辑值等于一第一逻辑值时，该中间信号的逻辑值等于一第二逻辑值，否则，该中间信号的逻辑值等于该第一逻辑值，

当该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第一逻辑值，且该中间信号的逻辑值不是在一高阻态时，该重置信号的逻辑值等于该中间信号的逻辑值。

5.根据权利要求4所述的计算机系统，其特征在于，在该第一电源电压及该第二电源电压尚未建立完成时，该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第二逻辑值，使得该重置信号的逻辑值等于该第二逻辑值，进而使得该网络收发器执行重置。

6.根据权利要求4所述的计算机系统，其特征在于，当该第一电源电压及该第二电源电压建立后，且该芯片组运作在该S5状态，且该基板管理控制器尚未产生该控制信号时，该第一电源电压的逻辑值及该第二电源电压的逻辑值等于该第一逻辑值，且该状态信号的逻辑值等于该第二逻辑值，使得该重置信号的逻辑值等于该第二逻辑值，进而使得该网络收发器保持在执行重置。

7.根据权利要求4所述的计算机系统，其特征在于，当该第一电源电压及该第二电源电压建立后，且该芯片组运作在该S5状态时，该第一电源电压及该第二电源电压的逻辑值等于该第一逻辑值，且该状态信号的逻辑值等于该第二逻辑值，使得该重置信号的逻辑值等于该基板管理控制器所产生的该控制信号的逻辑值的反向，进而使得该网络收发器的重置受到该基板管理控制器的控制。

8.根据权利要求4所述的计算机系统，其特征在于，当该第一电源电压及该第二电源电压建立后，且该芯片组运作在一S0状态时，该第一电源电压、该第二电源电压、及该状态信号的逻辑值等于该第一逻辑值，使得该重置信号的逻辑值等于该第一逻辑值，进而使得该网络收发器不执行重置，且不受到来自该基板管理控制器的该控制信号的影响。

9.根据权利要求4所述的计算机系统，其特征在于，该重置信号产生电路的该第一逻辑单元包含一反及闸，接收该反向状态信号及该控制信号并作NAND运算，以产生该中间信号。

10.根据权利要求4所述的计算机系统，其特征在于，该重置信号产生电路的该第二逻辑单元包含：

一第二上拉电阻，包含一第一端及一第二端，该第一端接收该第二电源电压；

一第三上拉电阻，包含一第一端及一第二端，该第一端接收该第一电源电压；

一第四上拉电阻，包含一第一端及一第二端，该第一端接收该第二电源电压；

一第一晶体管，包含一控制端、一第一端、及一第二端，该控制端电连接该第二上拉电阻的该第二端，并还电连接该第一逻辑单元的该输出端以接收该中间信号，该第一端电连接该第三上拉电阻的该第二端，该第二端电连接一接地点；及

一第二晶体管，包含一控制端、一第一端、及一第二端，该控制端电连接该第一晶体管的该第一端，该第一端电连接该第四上拉电阻的该第二端，并还输出该重置信号，该第二端电连接该接地点。