CN108572891B - 显卡连接提示电路 - Google Patents

显卡连接提示电路 Download PDF

Info

Publication number
CN108572891B
CN108572891B CN201710141179.6A CN201710141179A CN108572891B CN 108572891 B CN108572891 B CN 108572891B CN 201710141179 A CN201710141179 A CN 201710141179A CN 108572891 B CN108572891 B CN 108572891B
Authority
CN
China
Prior art keywords
display
signal
electrically connected
module
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710141179.6A
Other languages
English (en)
Other versions
CN108572891A (zh
Inventor
陈俊生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Wuhan Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Wuhan Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Wuhan Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Wuhan Co Ltd
Priority to CN201710141179.6A priority Critical patent/CN108572891B/zh
Priority to US15/666,056 priority patent/US10365984B2/en
Publication of CN108572891A publication Critical patent/CN108572891A/zh
Application granted granted Critical
Publication of CN108572891B publication Critical patent/CN108572891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

一种显卡连接提示电路，包括集成显卡模块、第一连接器、主控模块及提示模块。集成显卡模块用于在与一显示器连接时，输出连接控制信号。第一连接器用于在与一外接显卡插接时，输出插接信号。主控模块用于在未接收到所述插接信号且接收到所述连接控制信号时，控制集成显卡模块转换显示信息以驱动显示器，及在接收到所述插接信号时，选择控制外接显卡转换所述显示信息以驱动显示器。提示模块用于在接收到所述连接控制信号及所述插接信号时，输出警示信息。上述显卡连接提示电路可以在当前主板通过集成显卡与显示器连接时，检测是否有外接显卡接入，当有外接显卡接入时输出警示信息。

Description

显卡连接提示电路
技术领域
本发明涉及电子设备领域，尤其涉及一种显卡连接提示电路。
背景技术
现有的主机主板通常都具有集成显卡，当集成显卡与显示器连接时，集成显卡可以驱动显示器显示，但集成显卡显示性能较低。通用设计是在主板上设置扩展连接器来支持独立显卡的插接，以提高显示性能。然而，当显示器与集成显卡连接且有独立显卡插接至主板，而此时独立显卡未与显示器连接时，主板正常启动后，显示器可能会出现不能正常显示，而错误地认为主板或者显示器出现故障。
发明内容
鉴于以上内容，有必要提供一种显卡连接提示电路，其能检测独立显卡的接入及显卡连接状态，提升使用体验。
本发明一实施方式提供一种显卡连接提示电路，包括集成显卡模块、第一连接器、主控模块及提示模块。所述集成显卡模块用于在与一显示器连接时，输出连接控制信号。所述第一连接器用于在与一外接显卡插接时，输出插接信号。所述主控模块电连接于所述第一连接器及所述集成显卡模块，用于在未接收到所述插接信号且接收到所述连接控制信号时，控制所述集成显卡模块转换显示信息以驱动所述显示器，及在接收到所述插接信号时，选择控制所述外接显卡转换所述显示信息以驱动所述显示器。所述提示模块电连接于所述主控模块，用于在接收到所述连接控制信号及所述插接信号时，输出警示信息。
优选地，所述显示器包括第二连接器，当所述集成显卡模块与所述第二连接器连接且所述主控模块未接收到所述插接信号时，所述集成显卡模块驱动所述显示器正常显示，当所述集成显卡模块与所述第二连接器连接且所述主控模块接收到所述插接信号时，所述集成显卡模块不能驱动所述显示器正常显示。
优选地，当所述主控模块接收到所述插接信号且所述外接显卡与所述第二连接器连接时，所述外接显卡驱动所述显示器正常显示。
优选地，所述提示模块包括：
开关单元，用于在接收到所述连接控制信号及所述插接信号时由截止状态转变为导通状态；
警示单元，电连接于所述开关单元，用于在所述开关单元导通后输出所述警示信息。
优选地，所述开关单元包括：
第一开关管，包括控制端、第一端及第二端，所述控制端电连接于所述主控模块，用于接收所述连接控制信号，所述第二端接地；
第一电阻，一端电连接于第一电源，另一端电连接于所述第一开关管的第一端；
第二开关管，包括控制端、第一端及第二端，所述控制端电连接于所述第一开关管的第一端，所述第二端电连接于所述第一电源；
第三开关管，包括控制端、第一端及第二端，所述控制端电连接于所述主控模块，用于接收所述插接信号，所述第一端接地，所述第二端电连接于所述第二开关管的第一端。
优选地，所述警示单元包括：
第二电阻，一端电连接于所述第一电源；
发光二极管，正极电连接于所述第二电阻的另一端，负极电连接于所述第二开关管的第二端。
优选地，所述第一开关管为N沟道场效应晶体管，所述第二开关管及所述第三开关管为P沟道场效应晶体管；所述第一开关管的控制端为N沟道场效应晶体管的栅极，所述第一开关管的第一端为N沟道场效应晶体管的漏极，所述第一开关管的第二端为N沟道场效应晶体管的源极；所述第二开关管与所述第三开关管的控制端为P沟道场效应晶体管的栅极，所述第二开关管与所述第三开关管的第一端为P沟道场效应晶体管的漏极，所述第二开关管与所述第三开关管的第二端为P沟道场效应晶体管的源极
优选地，所述主控模块包括第一数据引脚及第二数据引脚，所述第一数据引脚电连接于第三电阻的一端及所述第一连接器，所述第三电阻的另一端电连接于第二电源，当所述外接显卡插接至所述第一连接器时，所述第一数据引脚由高电平信号转变为低电平信号，所述第二数据引脚用于输出所述连接控制信号。
优选地，所述连接控制信号为高电平信号，所述插接信号为低电平信号。
与现有技术相比，上述显卡连接提示电路可以在当前主板通过集成显卡与显示器连接时，检测是否有外接显卡接入，当有外接显卡接入时输出警示信息，以避免出现显示器无法正常显示。
附图说明
图1是本发明显卡连接提示电路的一较佳实施方式的一运用环境图。
图2是本发明显卡连接提示电路的一较佳实施方式的一功能模块图。
图3是本发明显卡连接提示电路的一较佳实施方式的一电路图。
主要元件符号说明
Figure BDA0001242860550000031
Figure BDA0001242860550000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1-图2，本发明实施方式提供一显卡连接提示电路100。
显卡连接提示电路100可以设置在电子设备的主板(图未示)上，主板与一显示器200连接，电子设备可以是电脑、电视、服务器等等。
显卡连接提示电路100包括集成显卡模块10、第一连接器20、主控模块30及提示模块40。集成显卡模块10用于在与显示器200连接时，输出连接控制信号。第一连接器20用于在与一外接显卡300插接时，输出插接信号。主控模块30电连接于第一连接器20及集成显卡模块10，主控模块30用于在未接收到该插接信号且接收到该连接控制信号时，控制集成显卡模块10接收并转换显示信息以驱动显示器200显示。主控模块30还用于在接收到该插接信号时，选择控制外接显卡300接收并转换显示信息以驱动显示器200显示。显示信息可以是由主板上的CPU(图未示)产生并输出。
提示模块40电连接于主控模块30，提示模块40用于在接收到集成显卡模块10输出的连接控制信号及第一连接器20输出的插接信号时，输出警示信息，进而可以提醒使用者当前主板内的显卡插接状态。
需要说明的是，外接显卡300的性能优于集成显卡模块10的性能。显示器200具有第二连接器50。当第一连接器20没有接入外接显卡300，集成显卡模块10与显示器200的第二连接器50连接时，集成显卡模块10可以接收并转换显示信息来驱动显示器200显示。当第一连接器20有接入外接显卡300，集成显卡模块10与显示器200的第二连接器50连接时，主板将会选择性能更优越的外接显卡300来接收并转换显示信息，然而外接显卡300并没有通过第二连接器50与显示器200连接，此时，集成显卡模块10将不能驱动显示器200显示。当第一连接器20接入外接显卡300，外接显卡300与显示器200的第二连接器50连接时，外接显卡300接收并转换显示信息来驱动显示器200显示。
在本发明一实施方式中，集成显卡模块10包括支持DP(display port)接口的第一信号接口1、支持eDP(embedded display port)接口的第二信号接口2及支持HDMI(highdefinition multimedia interface)接口的第三信号接口3。
第一连接器20可以是PCI-E X16(peripheral component interface expressX16)插槽，外接显卡300可以直接插入PCI-E X16插槽内。
在本发明一实施方式中，第一控制信号为高电平信号，插接信号为低电平信号。
请同时参阅图3，在本发明一实施方式中，主控模块30优选为平台控制器(platform controller hub、PCH)芯片，主控模块30包括第一信号引脚GPIO、第二信号引脚DDPB、第三信号引脚DDPC及第四信号引脚DDPD。第一信号引脚GPIO电连接与第一连接器20。第一连接器20与第一信号引脚GPIO之间还连接有第一电阻R1及第一电源DC1。第一电阻R1的一端电连接于第一连接器20与第一信号引脚GPIO的公共端，第一电阻R1的另一端电连接于第一电源DC1。当有外接显卡300插接至第一连接器20时，第一信号引脚GPIO由高电平信号转变为低电平信号。
集成显卡模块10包括第一开关管Q1、第二开关管Q2、第三关管Q3、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第一信号接口1、第二信号接口2及第三信号接口3。第一开关管Q1包括控制端、第一端及第二端。第一开关管Q1的控制端电连接于第二电源DC2，第一开关管Q1的第一端电连接于第一信号接口1，第一开关管Q1的第二端电连接于第二信号引脚DDPB。第二电阻R2的一端电连接于第一开关管Q1的第一端，第二电阻R2的另一端接地。第二开关管Q2包括控制端、第一端及第二端。第二开关管Q2的控制端电连接于第二电源DC2，第二开关管Q2的第一端电连接于第二信号接口2，第二开关管Q2的第二端电连接于第三信号引脚DDPC。第三电阻R3的一端电连接于第二开关管Q2的第一端，第三电阻R3的另一端接地。第三开关管Q3包括控制端、第一端及第二端。第三开关管Q3的控制端电连接于第一电源DC1，第三开关管Q3的第一端电连接于第三信号接口3，第三开关管Q3的第二端电连接于第四信号引脚DDPD。第四电阻R4的一端电连接于第三开关管Q3的第一端，第四电阻R4的另一端接地。第一电容C1与第四电阻R4并联连接。
当第一信号接口1与显示器200的第二连接器50连接时，第一开关管Q1由截止状态转变为导通状态，进而第二信号引脚DDPB由低电平信号转变为高电平信号。当第二信号接口2与显示器200的第二连接器50连接时，第二开关管Q2由截止状态转变为导通状态，进而第三信号引脚DDPC由低电平信号转变为高电平信号。当第三信号接口3与显示器200的第二连接器50连接时，第三开关管Q3由截止状态转变为导通状态，进而第四信号引脚DDPD由低电平信号转变为高电平信号。
提示模块40包括开关单元41及警示单元42。开关单元41包括第四至第八开关管Q4-Q8、第五至第七电阻R5-R7。警示单元42包括第八电阻R8及发光二极管D1。第四开关管Q4包括控制端、第一端及第二端。第四开关管Q4的控制端电连接于第二信号引脚DDPB，第四开关管Q4的第一端电连接于第五电阻R5的一端，第四开关管Q4的第二端接地。第五电阻R5的另一端电连接于第二电源DC2。第五开关管Q5包括控制端、第一端及第二端。第五开关管Q5的控制端电连接于第三信号引脚DDPC，第五开关管Q5的第一端电连接于第六电阻R6的一端，第五开关管Q5的第二端接地。第六电阻R6的另一端电连接于第二电源DC2。第六开关管Q6包括控制端、第一端及第二端。第六开关管Q6的控制端电连接于第四信号引脚DDPD，第六开关管Q6的第一端电连接于第七电阻R7的一端，第六开关管Q6的第二端接地。第七电阻R7的另一端电连接于第二电源DC2。
第七开关管Q7包括控制端、第一端及第二端。第七开关管Q7的控制端电连接于第四开关管Q4的第一端、第五开关管Q5的第一端及第六开关管Q6的第一端，第七开关管Q7的第二端电连接于发光二极管D1的负极。发光二极管D1的正极电连接于第八电阻R8的一端，第八电阻R8的另一端电连接于第二电源DC2。第八开关管Q8包括控制端、第一端及第二端。第八开关管Q8的控制端电连接于第一信号引脚GPIO，第八开关管Q8的第一端接地，第八开关管Q8的第二端电连接于第七开关管Q7的第一端。
当第一信号引脚GPIO为低电平且第二信号引脚DDPB为高电平时，第四开关管Q4、第七开关管Q7及第八开关管Q8导通，发光二极管D1被点亮输出警示信息。同样地，当第一信号引脚GPIO为低电平且第三信号引脚DDPC为高电平时，第五开关管Q5、第七开关管Q7及第八开关管Q8导通，发光二极管D1被点亮输出警示信息；当第一信号引脚GPIO为低电平且第四信号引脚DDPD为高电平时，第六开关管Q6、第七开关管Q7及第八开关管Q8导通，发光二极管D1被点亮输出警示信息。
在本发明一实施方式中，第一电源DC1优选为+3.3V直流电源，第二电源DC2优选为+5V直流电源。
在本发明一实施方式中，第一至第六开关管Q1-Q6优选为N沟道场效应晶体管。第七开关管Q7及第八开关管Q8优选为P沟道场效应晶体管。第一至第六开关管Q1-Q6的控制端为N沟道场效应晶体管的栅极，第一至第六开关管Q1-Q6的第一端为N沟道场效应晶体管的漏极，第一至第六开关管Q1-Q6的第二端为N沟道场效应晶体管的源极。第七开关管Q7与第八开关管Q8的控制端为P沟道场效应晶体管的栅极，第七开关管Q7与第八开关管Q8的第一端为P沟道场效应晶体管的漏极，第七开关管Q7与第八开关管Q8的第二端为P沟道场效应晶体管的源极。
上述显卡连接提示电路可以在当前主板通过集成显卡与显示器连接时，检测是否有外接显卡接入，当有外接显卡接入时输出警示信息，以避免出现显示器无法正常显示。
对本领域的技术人员来说，可以根据本发明的发明方案和发明构思结合生产的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明所公开的范围。

Claims (9)

1.一种显卡连接提示电路，包括第一连接器及集成显卡模块，所述第一连接器用于在与一外接显卡插接时，输出插接信号，所述集成显卡模块用于在与一显示器连接时，输出连接控制信号，其特征在于，所述显卡连接提示电路还包括：
主控模块，电连接于所述第一连接器及所述集成显卡模块，用于在未接收到所述插接信号且接收到所述连接控制信号时，控制所述集成显卡模块转换显示信息以驱动所述显示器，及在接收到所述插接信号时，选择控制所述外接显卡转换所述显示信息以驱动所述显示器；及
提示模块，电连接于所述主控模块，用于在接收到所述连接控制信号及所述插接信号时，输出警示信息。
2.如权利要求1所述的显卡连接提示电路，其特征在于，所述显示器包括第二连接器，当所述集成显卡模块与所述第二连接器连接且所述主控模块未接收到所述插接信号时，所述集成显卡模块驱动所述显示器正常显示，当所述集成显卡模块与所述第二连接器连接且所述主控模块接收到所述插接信号时，所述集成显卡模块不能驱动所述显示器正常显示。
3.如权利要求2所述的显卡连接提示电路，其特征在于，当所述主控模块接收到所述插接信号且所述外接显卡与所述第二连接器连接时，所述外接显卡驱动所述显示器正常显示。
4.如权利要求1所述的显卡连接提示电路，其特征在于，所述提示模块包括：
开关单元，用于在接收到所述连接控制信号及所述插接信号时由截止状态转变为导通状态；
警示单元，电连接于所述开关单元，用于在所述开关单元导通后输出所述警示信息。
5.如权利要求4所述的显卡连接提示电路，其特征在于，所述开关单元包括：
第一开关管，包括控制端、第一端及第二端，所述控制端电连接于所述主控模块，用于接收所述连接控制信号，所述第二端接地；
第一电阻，一端电连接于第一电源，另一端电连接于所述第一开关管的第一端；
第二开关管，包括控制端、第一端及第二端，所述控制端电连接于所述第一开关管的第一端，所述第二端电连接于所述第一电源；
第三开关管，包括控制端、第一端及第二端，所述控制端电连接于所述主控模块，用于接收所述插接信号，所述第一端接地，所述第二端电连接于所述第二开关管的第一端。
6.如权利要求5所述的显卡连接提示电路，其特征在于，所述警示单元包括：
第二电阻，一端电连接于所述第一电源；
发光二极管，正极电连接于所述第二电阻的另一端，负极电连接于所述第二开关管的第二端。
7.如权利要求5所述的显卡连接提示电路，其特征在于，所述第一开关管为N沟道场效应晶体管，所述第二开关管及所述第三开关管为P沟道场效应晶体管；所述第一开关管的控制端为N沟道场效应晶体管的栅极，所述第一开关管的第一端为N沟道场效应晶体管的漏极，所述第一开关管的第二端为N沟道场效应晶体管的源极；所述第二开关管与所述第三开关管的控制端为P沟道场效应晶体管的栅极，所述第二开关管与所述第三开关管的第一端为P沟道场效应晶体管的漏极，所述第二开关管与所述第三开关管的第二端为P沟道场效应晶体管的源极。
8.如权利要求1所述的显卡连接提示电路，其特征在于，所述主控模块包括第一数据引脚及第二数据引脚，所述第一数据引脚电连接于第三电阻的一端及所述第一连接器，所述第三电阻的另一端电连接于第二电源，当所述外接显卡插接至所述第一连接器时，所述第一数据引脚由高电平信号转变为低电平信号，所述第二数据引脚用于输出所述连接控制信号。
9.如权利要求8所述的显卡连接提示电路，其特征在于，所述连接控制信号为高电平信号，所述插接信号为低电平信号。
CN201710141179.6A 2017-03-10 2017-03-10 显卡连接提示电路 Active CN108572891B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710141179.6A CN108572891B (zh) 2017-03-10 2017-03-10 显卡连接提示电路
US15/666,056 US10365984B2 (en) 2017-03-10 2017-08-01 Graphics card warning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710141179.6A CN108572891B (zh) 2017-03-10 2017-03-10 显卡连接提示电路

Publications (2)

Publication Number Publication Date
CN108572891A CN108572891A (zh) 2018-09-25
CN108572891B true CN108572891B (zh) 2022-06-17

Family

ID=63444642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710141179.6A Active CN108572891B (zh) 2017-03-10 2017-03-10 显卡连接提示电路

Country Status (2)

Country Link
US (1) US10365984B2 (zh)
CN (1) CN108572891B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111813364B (zh) * 2020-07-20 2023-11-03 深圳宝新创科技股份有限公司 显卡信号传输电路及主板
CN117112335B (zh) * 2023-10-24 2024-01-23 北京比格凯特科技有限公司 一种用于显卡连接的提示电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467359A (zh) * 2010-11-10 2012-05-23 上海信颐信息技术有限公司 双显卡显示输出装置及安装了该装置的计算机
US8325193B1 (en) * 2009-08-28 2012-12-04 Nvidia Corporation System and method for determining optimal GPU initialization order in a multiple-GPU system
US8373707B1 (en) * 2008-03-21 2013-02-12 Nvidia Corporation System and method for selecting the boot VGA adapter in a multi-graphics processing unit computing system
TW201439751A (zh) * 2013-01-10 2014-10-16 Hon Hai Prec Ind Co Ltd 顯卡測試系統及顯卡測試方法
US8941669B1 (en) * 2005-10-18 2015-01-27 Nvidia Corporation Split push buffer rendering for scalability
US9064322B1 (en) * 2008-04-16 2015-06-23 Nvidia Corporation Method and system for steering access to display configuration information in a multi-GPU system
CN105607692A (zh) * 2014-11-24 2016-05-25 鸿富锦精密工业(武汉)有限公司 显示模块切换电路、应用该电路的主板及计算机

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7698579B2 (en) * 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8681159B2 (en) * 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US8300056B2 (en) * 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US9075559B2 (en) * 2009-02-27 2015-07-07 Nvidia Corporation Multiple graphics processing unit system and method
JP4585598B1 (ja) * 2009-06-30 2010-11-24 株式会社東芝 情報処理装置
US8736618B2 (en) * 2010-04-29 2014-05-27 Apple Inc. Systems and methods for hot plug GPU power control
JP2012078931A (ja) * 2010-09-30 2012-04-19 Sony Corp 表示制御装置、情報処理装置及び表示方法
EP2573671A2 (en) * 2011-09-26 2013-03-27 Samsung Electronics Co., Ltd Colour calibration method and apparatus
US9971708B2 (en) * 2015-12-02 2018-05-15 Advanced Micro Devices, Inc. System and method for application migration between docking station and dockable device
US10224003B1 (en) * 2017-09-29 2019-03-05 Intel Corporation Switchable hybrid graphics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941669B1 (en) * 2005-10-18 2015-01-27 Nvidia Corporation Split push buffer rendering for scalability
US8373707B1 (en) * 2008-03-21 2013-02-12 Nvidia Corporation System and method for selecting the boot VGA adapter in a multi-graphics processing unit computing system
US9064322B1 (en) * 2008-04-16 2015-06-23 Nvidia Corporation Method and system for steering access to display configuration information in a multi-GPU system
US8325193B1 (en) * 2009-08-28 2012-12-04 Nvidia Corporation System and method for determining optimal GPU initialization order in a multiple-GPU system
CN102467359A (zh) * 2010-11-10 2012-05-23 上海信颐信息技术有限公司 双显卡显示输出装置及安装了该装置的计算机
TW201439751A (zh) * 2013-01-10 2014-10-16 Hon Hai Prec Ind Co Ltd 顯卡測試系統及顯卡測試方法
CN105607692A (zh) * 2014-11-24 2016-05-25 鸿富锦精密工业(武汉)有限公司 显示模块切换电路、应用该电路的主板及计算机

Also Published As

Publication number Publication date
US20180260293A1 (en) 2018-09-13
US10365984B2 (en) 2019-07-30
CN108572891A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN108710593B (zh) 一种基于Type-C连接器的供电方法及装置
US20150143138A1 (en) System for detecting universal serial bus (usb) device and method thereof
US7849234B2 (en) System for detecting a peripheral device
US8757985B2 (en) Fan control circuit
US20170115996A1 (en) Reboot system and method for baseboard management controller
CN103902432A (zh) 电子设备及其usb接口连接状况指示电路
CN108572891B (zh) 显卡连接提示电路
US20120217823A1 (en) Display device and power-supply necessity determination method of branch device connected to display device
US7839090B2 (en) Drive circuit for driving indicators in computer system
US20100283791A1 (en) Display card and display card operating method
US20160328350A1 (en) Restart system and motherboard thereof
CN110703892A (zh) 基于usb c型接口的ec复位电路以及电子设备
CN110275852B (zh) 电子装置和热插保护电路
TW201342034A (zh) 顯示裝置
US6880095B2 (en) Switching power planes of external device interfaces in a computing system in response to connection status
JP6746958B2 (ja) レベル変換回路及び投影装置
CN116543666A (zh) 外接显示装置的侦测电路及侦测方法
US20120092044A1 (en) Circuit for swapping a memory card in an electronic device
TWM628362U (zh) 訊號轉換電路、電子裝置及電子系統
KR101237424B1 (ko) 전류제한이 없는 유에스비 커넥터가 장착된 컴퓨터
CN108572936B (zh) Usb接口控制电路
CN109871111B (zh) 显示器及应用该显示器的电子装置
CN110690883A (zh) 基于复合信号的ec复位电路以及电子设备
CN105098406A (zh) 线端连接器
CN211979174U (zh) 一种线缆插入检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant