CN211979174U - 一种线缆插入检测电路 - Google Patents
一种线缆插入检测电路 Download PDFInfo
- Publication number
- CN211979174U CN211979174U CN201921809105.6U CN201921809105U CN211979174U CN 211979174 U CN211979174 U CN 211979174U CN 201921809105 U CN201921809105 U CN 201921809105U CN 211979174 U CN211979174 U CN 211979174U
- Authority
- CN
- China
- Prior art keywords
- terminal
- resistor
- circuit
- connector
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 73
- 238000003780 insertion Methods 0.000 title claims abstract description 18
- 230000037431 insertion Effects 0.000 title claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本发明实施例公开了一种线缆插入检测电路,包括第一连接器、第二连接器、线缆、第一端子、第二端子、第三端子和第四端子,所述第一连接器设置于板卡上,所述第二连接器和所述线缆连接,所述第一端子和第二端子设置于第一连接器上,所述第三端子和第四端子设置于第二连接器上,所述电路还包括分压电路和隔离电路,所述第一端子和第二端子用导线短接,所述分压电路连接第三端子和第四端子,所述隔离电路连接所述分压电路;所述分压电路用于控制所述隔离电路导通,所述隔离电路用于输出在位检测信号IF_DENT给后端检测芯片。本实用新型电路解决了现有技术中线缆插入检测电路成本高的问题,和电路无有效的隔离防护措施导致的安全隐患问题。
Description
技术领域
本实用新型涉及电子技术领域,具体涉及一种线缆插入检测电路。
背景技术
在服务器设计领域,由于服务器体积限制,并不是所有板卡或设备都是直插到主板上的,许多板卡或设备(如硬盘背板、风扇板等)是通过线缆进行信号或供电连接。
由于识别管理的需要,就有许多需要线缆插入检测的场景,如PCIE卡热插拔检测的需求。PCIE卡(如网卡、GPU卡)本身在低功耗模式可以通过金手指供电,不通过线缆供电,但当开启高性能模式时,金手指供电不能满足要求(金手指支持最大功耗为75W),此时需要外接线缆供电,此时就需要对线缆进行插入检测来适配板卡功耗模式。
现有的线缆插入检测方案有三种。
方案一,采用定制线缆的方式,在线缆内预置电阻,通过预置电阻在线缆插入时引起的检测端电平的变化来识别线缆插入。如图1所示,线缆内预置电阻为R2,板卡上连接器对应的第三端子通过电阻R1上拉到电源电压VCC,板卡上连接器对应的第四端子接到GND。当线缆未插入时,在位检测信号IF_DENT电平为高电平VCC,后端检测芯片判断IF_DENT信号为高;当线缆插入时,在位检测信号IF_DENT电平为R2/(R1+R2)*VCC,后端检测芯片判断IF_DENT信号为低。调节电阻R1和电阻R2的阻值比,使得电阻R1和电阻R2串联时,电阻R2的分压处于后端检测芯片判断为低电平的范围内。后端检测芯片通过判断在位检测信号IF_DENT的高低电平,确定线缆是否插入。
方案二,采用专用热插拔检测芯片来检测线缆是否插入。
方案三,采用定制连接器,电气方面设计和方案一类似,机械方面采用专门设计的结构,如搭扣式、触片式结构,更方便两侧连接器的接触。
无论是采用方案一专门定制线缆、方案二热插拔检测芯片,还是方案三定制连接器,都存在成本高的问题;此外方案一的电路在板卡后端检测端芯片输入口与线缆之间是直接连接的,无有效的隔离及防护措施,存在安全隐患,如线缆插错时将电源引入第三端子,则有可能烧坏后端检测芯片。
实用新型内容
本实用新型实施例中提供了一种线缆插入检测电路,以解决现有技术中线缆插入检测电路成本高的问题,和电路无有效的隔离防护措施导致的安全隐患问题。
本实用新型实施例公开了如下技术方案:
本实用新型提供了一种线缆插入检测电路,包括第一连接器、第二连接器、线缆、第一端子、第二端子、第三端子和第四端子,所述第一连接器设置于板卡上,所述第二连接器和所述线缆连接,所述第一端子和第二端子设置于第一连接器上,所述第三端子和第四端子设置于第二连接器上,所述第一连接器和第二连接器对插时,第一端子和第三端子电性连接,第二端子和第四端子电性连接,所述电路还包括分压电路和隔离电路,所述第一端子和第二端子用导线短接,所述分压电路连接第三端子和第四端子,所述隔离电路连接所述分压电路;所述分压电路用于控制所述隔离电路导通,所述隔离电路用于输出在位检测信号IF_DENT给后端检测芯片。
进一步地,所述分压电路包括电阻R1、电阻R2、电阻R3、二极管D1和电容C1,所述第三端子连接电阻R1的一端,电阻R1的另一端连接二极管D1的负端,二极管D1的正端连接电源VCC,所述第四端子连接电阻R2的一端、电阻R3的一端和电容C1的一端,电阻R2的另一端和电容C1的另一端接GND,电阻R3的另一端连接所述隔离电路。
进一步地,所述隔离电路包括NMOS管Q1、电阻R4和电阻R5,NMOS管Q1的栅极G极连接电阻R3的另一端,NMOS管Q1的源极S极连接GND,NMOS管Q1的漏极D极连接电阻R4的一端和电阻R5的一端,电阻R4的另一端连接电源VCC,电阻R5的另一端连接后端检测芯片的在位检测信号IF_DENT。
进一步地,所述隔离电路包括PMOS管Q2、电阻R6和电阻R7,PMOS管Q2的栅极G极连接电阻R3的另一端,PMOS管Q2的源极S极连接电源VCC,PMOS管Q2的漏极D极连接电阻R6的一端和电阻R7的一端,电阻R6的另一端连接GND,电阻R7的另一端连接后端检测芯片的在位检测信号IF_DENT。
进一步地,所述NMOS管Q1的型号为NX7002BKS,PMOS管Q2的型号为NX3008PBK,二极管D1的型号为LN4007。
进一步地,所述后端检测芯片为BMC或CPLD。
实用新型内容中提供的效果仅仅是实施例的效果,而不是实用新型所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
1)本实用新型提供的电路,在分压电路输出端与后端检测芯片输入口之间增加MOS管隔离电路,在第三端子处增加了二极管防反接,防止线缆插错时烧坏板卡及后端检测芯片,提升了电路的安全性;
2)本实用新型提供的电路,可以使用连接器的任意两个端子用于线缆插入检测,并且不需要定制连接器,成本更低;
3)本实用新型提供的电路,电容C1并联在电阻R2两端,由于电容的延时作用,有效消除了线缆插入时的信号抖动。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型所述电路结构框图;
图2为本实用新型所述现有线缆插入检测方案一的电路原理图;
图3为本实用新型实施例所述电路的一种原理图;
图4为本实用新型实施例所述电路的另一种原理图;
其中,1-第一端子,2-第二端子,3-第三端子,4-第四端子。
具体实施方式
为了能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开,下文中对特定例子的部件和设置进行描述。此外,本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。
如图1所示,为本实用新型实施例电路的结构框图,包括第一连接器、第二连接器、线缆、第一端子、第二端子、第三端子和第四端子,第一连接器设置于板卡上,第二连接器和线缆连接,第一端子和第二端子设置于第一连接器上,第三端子和第四端子设置于第二连接器上,电路还包括分压电路和隔离电路,第一端子和第二端子用导线短接,分压电路连接第三端子和第四端子,隔离电路连接分压电路;分压电路用于控制隔离电路导通,隔离电路用于输出在位检测信号IF_DENT给后端检测芯片。
第一连接器用来固定线缆,为普通应用场景下使用的连接器,外观及结构没有因线缆插入检测的需要而进行专门定制,第一连接器内部的第一端子和第二端子用导线短接。第二连接器是与第一连接器配套的连接器,固定在板卡上。第一连接器和第二连接器对插时,第一端子和第三端子电性连接,第二端子和第四端子电性连接。
第一连接器可以使用任意两个端子作为第一端子和第二端子短接来实现线缆插入检测,不需要定制连接器,成本更低。
如图3所示,为本实用新型实施例电路的一种原理图。分压电路包括电阻R1、电阻R2、电阻R3、二极管D1(二极管D1的型号为LN4007)和电容C1,第三端子连接电阻R1的一端,电阻R1的另一端连接二极管D1的负端,二极管D1的正端连接电源VCC,第四端子连接电阻R2的一端、电阻R3的一端和电容C1的一端,电阻R2的另一端和电容C1的另一端接GND,电阻R3的另一端连接隔离电路。
如图3所示,隔离电路包括NMOS管Q1(型号为NX7002BKS)、电阻R4和电阻R5,NMOS管Q1的栅极G极连接电阻R3的另一端,NMOS管Q1的源极S极连接GND,NMOS管Q1的漏极D极连接电阻R4的一端和电阻R5的一端,电阻R4的另一端连接电源VCC,电阻R5的另一端连接后端检测芯片的在位检测信号IF_DENT。
图3所示电路的工作原理是:
当线缆未插入板卡,即第一连接器未和第二连接器对插时,第二连接器内的第三端子和第四端子之间是断开的,此时,电阻R2下拉到GND,NMOS管Q1的S极也下拉到GND,Vgs≈0,NMOS管Q1的Vgs小于开启门限电压Vgs(th),NMOS管Q1不导通,后端检测芯片检测到在位检测信号IF_DENT为高电平;
当线缆插入板卡,即第一连接器和第二连接器对插时,第二连接器内的第三端子和第四端子短接在一起,此时,NMOS管Q1的G极电压为电阻R2的电压R2/(R1+R2)*(VCC-VD1)(VD1为二极管的降压),因为NMOS管Q1的S极下拉到GND,Vgs=R2/(R1+R2)*(VCC-VD1),调整R1、R2的阻值比,使得Vgs≥Vgs(th),NMOS管Q1导通,后端检测芯片检测到在位检测信号IF_DENT为低电平;
因此,后端检测芯片通过在位检测信号IF_DENT的电平状态即可确定线缆是否插入,当线缆未插入时,IF_DENT信号为高电平;当线缆插入时,IF_DENT信号为低电平。
电阻R3和R5为限流电阻,电阻R3用于限制电源VCC到NMOS管Q1 G极的电流,电阻R5用于限制NMOS管Q1 D极输入到后端检测芯片的电流。
为了防止线缆插错将电源引入第三端子,在电源VCC与上拉电阻R1之间增加二极管D1,因为二极管D1是单向导电的,即使插错将电源引入第三端子,外接电源也不会对板卡电源VCC造成影响。
电容C1并联在电阻R2两端,由于电容的延时作用,可以有效消除线缆插入时的信号抖动。
如图4所示,为本实用新型实施例电路的另一种原理图,隔离电路包括PMOS管Q2(型号为NX3008PBK)、电阻R6和电阻R7,PMOS管Q2的栅极G极连接电阻R3的另一端,PMOS管Q2的源极S极连接电源VCC,PMOS管Q2的漏极D极连接电阻R6的一端和电阻R7的一端,电阻R6的另一端连接GND,电阻R7的另一端连接后端检测芯片的在位检测信号IF_DENT。
图4所示电路的工作原理是:
当线缆未插入板卡,即第一连接器未和第二连接器对插时,第二连接器内的第三端子和第四端子之间是断开的,此时,电阻R1接到二极管D1然后上拉到VCC的,PMOS管Q2的S极也是上拉到VCC的,PMOS管Q2的Vgs小于开启门限电压Vgs(th)(此Vgs为负,小于零),PMOS管Q2不导通,电阻R6下拉到GND,后端检测芯片检测到在位检测信号IF_DENT为低电平;
当线缆插入板卡,即第一连接器和第二连接器对插时,第二连接器内的第三端子和第四端子短接在一起,此时,PMOS管Q2的G极电压为R1与R2的分压R2/(R1+R2)*(VCC-VD1),因为PMOS管Q2的S极是上拉到VCC的,Vgs=R2/(R1+R2)*((VCC-VD1)-VCC),调整R1、R2的阻值比,使得Vgs≥Vgs(th)(此Vgs为负,小于零),PMOS管Q2导通,后端检测芯片检测到在位检测信号IF_DENT为高电平;
因此,后端检测芯片通过在位检测信号IF_DENT的电平状态即可确定线缆是否插入,当线缆未插入时,IF_DENT信号为低电平;当线缆插入时,IF_DENT信号为高电平。
图3和图4所示的隔离电路都可以实现后端检测芯片检测线缆插入与否,选择其中一种隔离电路使用即可。
后端检测芯片为BMC(Baseboard Managemnet Controller,基板管理控制器)或CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)。
本实用新型所述电路中使用PMOS或NMOS作为隔离方案,其它采用三极管作为隔离方案的电路也可实现线缆插入检测,相关行业的专业人员通过简单的替代就可以实现。
以上所述只是本实用新型的优选实施方式,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也被视为本实用新型的保护范围。
Claims (8)
1.一种线缆插入检测电路,包括第一连接器、第二连接器、线缆、第一端子、第二端子、第三端子和第四端子,所述第一连接器设置于板卡上,所述第二连接器和所述线缆连接,所述第一端子和第二端子设置于第一连接器上,所述第三端子和第四端子设置于第二连接器上,所述第一连接器和第二连接器对插时,第一端子和第三端子电性连接,第二端子和第四端子电性连接,其特征在于,所述电路还包括分压电路和隔离电路,所述第一端子和第二端子用导线短接,所述分压电路连接第三端子和第四端子,所述隔离电路连接所述分压电路;所述分压电路用于控制所述隔离电路导通,所述隔离电路用于输出在位检测信号IF_DENT给后端检测芯片。
2.根据权利要求1所述的一种线缆插入检测电路,其特征在于,所述分压电路包括电阻R1、电阻R2、电阻R3、二极管D1和电容C1,所述第三端子连接电阻R1的一端,电阻R1的另一端连接二极管D1的负端,二极管D1的正端连接电源VCC,所述第四端子连接电阻R2的一端、电阻R3的一端和电容C1的一端,电阻R2的另一端和电容C1的另一端接GND,电阻R3的另一端连接所述隔离电路。
3.根据权利要求1所述的一种线缆插入检测电路,其特征在于,所述隔离电路包括NMOS管Q1、电阻R4和电阻R5,NMOS管Q1的栅极G极连接电阻R3的另一端,NMOS管Q1的源极S极连接GND,NMOS管Q1的漏极D极连接电阻R4的一端和电阻R5的一端,电阻R4的另一端连接电源VCC,电阻R5的另一端连接后端检测芯片的在位检测信号IF_DENT。
4.根据权利要求1所述的一种线缆插入检测电路,其特征在于,所述隔离电路包括PMOS管Q2、电阻R6和电阻R7,PMOS管Q2的栅极G极连接电阻R3 的另一端,PMOS管Q2的源极S极连接电源VCC,PMOS管Q2的漏极D极连接电阻R6的一端和电阻R7的一端,电阻R6的另一端连接GND,电阻R7的另一端连接后端检测芯片的在位检测信号IF_DENT。
5.根据权利要求2所述的一种线缆插入检测电路,其特征在于,所述二极管D1的型号为LN4007。
6.根据权利要求3所述的一种线缆插入检测电路,其特征在于,所述NMOS管Q1的型号为NX7002BKS。
7.根据权利要求4所述的一种线缆插入检测电路,其特征在于,所述PMOS管Q2的型号为NX3008PBK。
8.根据权利要求1所述的一种线缆插入检测电路,其特征在于,所述后端检测芯片为BMC或CPLD。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921809105.6U CN211979174U (zh) | 2019-10-25 | 2019-10-25 | 一种线缆插入检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921809105.6U CN211979174U (zh) | 2019-10-25 | 2019-10-25 | 一种线缆插入检测电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211979174U true CN211979174U (zh) | 2020-11-20 |
Family
ID=73353262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921809105.6U Active CN211979174U (zh) | 2019-10-25 | 2019-10-25 | 一种线缆插入检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211979174U (zh) |
-
2019
- 2019-10-25 CN CN201921809105.6U patent/CN211979174U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9904642B2 (en) | Detection circuit of universal serial bus | |
WO2016078433A1 (zh) | Usb信号切换电路、usb数据线、usb信号切换方法和存储介质 | |
CN108628787B (zh) | 接口控制电路 | |
CN103902432A (zh) | 电子设备及其usb接口连接状况指示电路 | |
WO2018107858A1 (zh) | 可插拔模块识别系统 | |
JP2017033461A (ja) | リバーシブルケーブルの検出回路、検出方法およびそれを用いたホスト・デバイスのデュアルロールデバイス | |
CN110275852B (zh) | 电子装置和热插保护电路 | |
CN109478174B (zh) | 用于可逆接口的开关 | |
CN211979174U (zh) | 一种线缆插入检测电路 | |
CN209821822U (zh) | 一种pcie设备热插拔的控制电路及计算机 | |
CN103970190A (zh) | 具有两个显示接口的主板 | |
CN108572891B (zh) | 显卡连接提示电路 | |
CN106059553B (zh) | 一种USB Type-C EMCA线缆中Ra电阻的实现装置 | |
US8850097B2 (en) | USB apparatus and embedded system incorporating same | |
CN115166604A (zh) | Type-C插入方向的检测电路、线路板和电子设备 | |
CN203760209U (zh) | 一种mhl线缆及mhl线缆热插拔检测系统 | |
CN108572935B (zh) | Usb接口控制电路 | |
CN108572936B (zh) | Usb接口控制电路 | |
CN203338238U (zh) | 多功能引脚电路装置 | |
CN202649858U (zh) | 过压容限电平检测电路及系统 | |
CN104076891A (zh) | 多功能引脚电路装置 | |
CN105988962B (zh) | 过电流侦测系统及侦测电路 | |
CN103700444B (zh) | 一种mhl线缆、mhl线缆热插拔检测系统及检测方法 | |
CN110875614A (zh) | 一种充电接口的保护方法及充电装置 | |
CN106326153A (zh) | 接口侦测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |