CN110275852B - 电子装置和热插保护电路 - Google Patents
电子装置和热插保护电路 Download PDFInfo
- Publication number
- CN110275852B CN110275852B CN201810461457.0A CN201810461457A CN110275852B CN 110275852 B CN110275852 B CN 110275852B CN 201810461457 A CN201810461457 A CN 201810461457A CN 110275852 B CN110275852 B CN 110275852B
- Authority
- CN
- China
- Prior art keywords
- potential
- voltage source
- coupled
- connector
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/62—Means for facilitating engagement or disengagement of coupling parts or for holding them in engagement
- H01R13/629—Additional means for facilitating engagement or disengagement of coupling parts, e.g. aligning or guiding means, levers, gas pressure electrical locking indicators, manufacturing tolerances
- H01R13/631—Additional means for facilitating engagement or disengagement of coupling parts, e.g. aligning or guiding means, levers, gas pressure electrical locking indicators, manufacturing tolerances for engagement only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
一种电子装置,可与一外接装置进行沟通,并包括一连接器、一控制器、一第一切换器、一第二切换器、一第一电压源、一第二电压源、一第三电压源,以及一第四电压源。当外接装置耦接至连接器时,连接器由外接装置处接收一装置存在电位。控制器是根据装置存在电位来产生一第一控制信号和一第二控制信号。第一切换器是根据第一控制信号来将第一电压源或第二电压源耦接至连接器。第二切换器是根据第二控制信号来将第三电压源或第四电压源耦接至一输出节点。
Description
技术领域
本发明涉及一种电子装置(Electronic Device),特别涉及一种可与外接装置(External Device)进行沟通的电子装置。
背景技术
现今的电子装置(Electronic Device)可与各种各式的外接装置(ExternalDevice)进行耦接。然而,由于这些外接装置往往具有不同规格(Standard),它们有可能无法全部皆与电子装置相容,造成了许多使用上的限制。有鉴于此,必须提出一种全新的解决方案,以克服现有技术所面临的问题。
发明内容
在优选实施例中,本发明提供一种电子装置,与一外接装置进行沟通,并包括:一连接器,其中当该外接装置耦接至该连接器时,该连接器由该外接装置处接收一装置存在电位;一控制器,根据该装置存在电位来产生一第一控制信号和一第二控制信号;一第一电压源,提供一第一电位;一第二电压源,提供一第二电位;一第一切换器,根据该第一控制信号来将该第一电压源或该第二电压源耦接至该连接器,使得该第一电位或该第二电位作为该外接装置的一供应电位;一第三电压源,提供一第三电位;一第四电压源,提供一第四电位;以及一第二切换器,根据该第二控制信号来将该第三电压源或该第四电压源耦接至一输出节点,使得该第三电位或该第四电位作为该输出节点处的一可调输出电位。
在一些实施例中,该外接装置支援一M.2规格或是一NGSFF(Next GenerationSmall Form Factor)规格。
在一些实施例中,若该外接装置支援该M.2规格,则该装置存在电位将为高逻辑电平,而若该外接装置支援该NGSFF规格,则该装置存在电位将为低逻辑电平。
在一些实施例中,该外接装置为一固态硬盘(Solid State Disk,SSD)。
在一些实施例中,该第二电位是高于该第一电位。
在一些实施例中,若该装置存在电位为高逻辑电平,则该第一切换器将该第一电压源耦接至该连接器,而若该装置存在电位为低逻辑电平,则该第一切换器将该第二电压源耦接至该连接器。
在一些实施例中,该第四电位是高于该第三电位。
在一些实施例中,若该装置存在电位为高逻辑电平,则该第二切换器将该第三电压源耦接至该输出节点,而若该装置存在电位为低逻辑电平,则该第二切换器将该第四电压源耦接至该输出节点。
在一些实施例中,该电子装置还包括:一周边元件,耦接至该输出节点,并接收该可调输出电位。
在一些实施例中,该周边元件为一扩展器(Expander)或一电平移位器(LevelShifter)。
在一些实施例中,该第一电压源和该第四电压源两者是整合为单一电压源。
在另一优选实施例中,本发明提供一种电子装置,与一外接装置进行沟通,并包括:一连接器,其中当该外接装置耦接至该连接器时,该连接器由该外接装置处接收一装置存在电位;一控制器,根据该装置存在电位来产生一第一控制信号和一第二控制信号;一第一电压源,提供一第一电位;一第二电压源,提供一第二电位;一第一切换器,根据该第一控制信号来将该第一电压源或该第二电压源耦接至该连接器,使得该第一电位或该第二电位作为该外接装置的一供应电位;一第三电压源,提供一第三电位;一第四电压源,提供一第四电位;一第二切换器,根据该第二控制信号来将该第三电压源或该第四电压源耦接至一输出节点,使得该第三电位或该第四电位作为该输出节点处的一可调输出电位;以及一热插保护电路,耦接于该第一切换器和该连接器之间,其中当该外接装置耦接至该连接器时,该热插保护电路即致能该供应电位,而当该外接装置未耦接至该连接器时,该热插保护电路即禁能该供应电位。
在一些实施例中,该热插保护电路是根据来自该连接器的一装置通知电位来选择性地致能或禁能该供应电位。
在一些实施例中,当该外接装置耦接至该连接器时,该装置通知电位为低逻辑电平,而当该外接装置未耦接至该连接器时,该装置通知电位为高逻辑电平。
在一些实施例中,该热插保护电路包括:一第一电阻器,具有一第一端和一第二端,其中该第一电阻器的该第一端是耦接至该供应电位,该第一电阻器的该第二端是耦接至一控制节点,而该控制节点的电位是根据该装置通知电位而决定;一第二电阻器,具有一第一端和一第二端,其中该第二电阻器的该第一端是耦接至该控制节点,而该第二电阻器的该第二端是耦接至一切换节点;一二极管,具有一阳极和一阴极,其中该二极管的该阳极是耦接至该控制节点,而该二极管的该阴极是耦接至该切换节点;一第三电阻器,具有一第一端和一第二端,其中该第三电阻器的该第一端是耦接至该切换节点,而该第三电阻器的该第二端是耦接至该供应电位;一电容器,具有一第一端和一第二端,其中该电容器的该第一端是耦接至该切换节点,而该电容器的该第二端是耦接至该供应电位;以及一第一晶体管,具有一控制端、一第一端,以及一第二端,其中该第一晶体管的该控制端是耦接至该切换节点,该第一晶体管的该第一端是耦接至该供应电位,而该第一晶体管的该第二端是耦接至一电位输出节点,而其中该电位输出节点用于选择性地输出该供应电位至该连接器。
在另一优选实施例中,本发明提供一种热插保护电路,包括:一第一电阻器,具有一第一端和一第二端,其中该第一电阻器的该第一端是耦接至一供应电位,该第一电阻器的该第二端是耦接至一控制节点;一第二电阻器,具有一第一端和一第二端,其中该第二电阻器的该第一端是耦接至该控制节点,该第二电阻器的该第二端是耦接至一切换节点;一二极管,具有一阳极和一阴极,其中该二极管的该阳极是耦接至该控制节点,而该二极管的该阴极是耦接至该切换节点;一第三电阻器,具有一第一端和一第二端,其中该第三电阻器的该第一端是耦接至该切换节点,该第三电阻器的该第二端是耦接至该供应电位;一电容器,具有一第一端和一第二端,其中该电容器的该第一端是耦接至该切换节点,该电容器的该第二端是耦接至该供应电位;以及一第一晶体管,具有一控制端、一第一端,以及一第二端,其中该第一晶体管的该控制端是耦接至该切换节点,该第一晶体管的该第一端是耦接至该供应电位,而该第一晶体管的该第二端是耦接至一电位输出节点。
在一些实施例中,该第一晶体管为一P型金属氧化物半导体场效晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor,PMOS Transistor)。
在一些实施例中,该控制节点用于接收一装置通知电位。
在一些实施例中,该热插保护电路还包括:一第二晶体管,具有一控制端、一第一端,以及一第二端,其中该第二晶体管的该控制端用于接收一电源致能电位,该第二晶体管的该第一端用于接收一装置通知电位,而该第二晶体管的该第二端是耦接至该控制节点。
在一些实施例中,该热插保护电路还包括:一第二晶体管,具有一控制端、一第一端,以及一第二端,其中该第二晶体管的该控制端是耦接至一第一节点,该第二晶体管的该第一端是耦接至一接地电位,而该第二晶体管的该第二端是耦接至该控制节点;一及闸,具有一第一输入端、一第二输入端,以及一输出端,其中该及闸的该第一输入端是耦接至一第二节点以接收一电源致能电位,该及闸的该第二输入端是耦接至一第三节点,而该及闸的该输出端是耦接至该第一节点;一第四电阻器,具有一第一端和一第二端,其中该第四电阻器的该第一端是耦接至一固定电位,而该第四电阻器的该第二端是耦接至该第二节点;一第五电阻器,具有一第一端和一第二端,其中该第五电阻器的该第一端是耦接至该固定电位,而该第五电阻器的该第二端是耦接至该第三节点;以及一第三晶体管,具有一控制端、一第一端,以及一第二端,其中该第三晶体管的该控制端用于接收一装置通知电位,该第三晶体管的该第一端是耦接至该接地电位,而该第三晶体管的该第二端是耦接至该第三节点。
附图说明
图1是显示根据本发明一实施例所述的电子装置和外接装置的示意图。
图2A是显示根据本发明一实施例所述的第一切换器的示意图。
图2B是显示根据本发明一实施例所述的第二切换器的示意图。
图3A是显示根据本发明一实施例所述的电子装置的检测机制的示意图。
图3B是显示根据本发明另一实施例所述的电子装置的检测机制的示意图。
图4是显示根据本发明另一实施例所述的电子装置和外接装置的示意图。
图5是显示根据本发明另一实施例所述的电子装置和外接装置的示意图。
图6是显示根据本发明一实施例所述的控制方法的流程图。
图7是显示根据本发明另一实施例所述的电子装置和多个外接装置的示意图。
图8是显示根据本发明另一实施例所述的存储系统的示意图。
图9是显示根据本发明另一实施例所述的电子装置和外接装置的示意图。
图10是显示根据本发明一实施例所述的热插保护电路的示意图。
图11是显示根据本发明另一实施例所述的热插保护电路的示意图。
图12是显示根据本发明另一实施例所述的热插保护电路的示意图。
附图标记说明:
100、400、500、700、900~电子装置;
110、711、712、713、714~连接器;
120、720~控制器;
130、230~第一切换器;
141~第一电压源;
142~第二电压源;
143~第三电压源;
144~第四电压源;
150、250~第二切换器;
190、791、792、793、794~外接装置;
231~第一子切换器;
232~第二子切换器;
251~第三子切换器;
252~第四子切换器;
360~检测元件;
362~电压检测器;
470~周边元件;
780~逻辑电路;
800~存储系统;
811~基板管理控制器;
812~主扩展器;
821、822、823、824~转接卡;
830、840、850、860~载板;
831、832、833、834~存储装置;
835~扩展器;
910、920、930、940~热插保护电路;941~及闸;
C1~电容器;
D1~二极管;
M1~第一晶体管;
M2~第二晶体管;
M3~第三晶体管;
N1~第一节点;
N2~第二节点;
N3~第三节点;
NC~控制节点;
NCM~共同节点;
NOUT~输出节点;
NVO~电位输出节点;
NW~切换节点;
PA1~第一电流路径;
PA2~第二电流路径;
PIN6~第一引脚;
PIN67~第二引脚;
R1~第一电阻器(电阻器);
R2~第二电阻器;
R3~第三电阻器;
R4~第四电阻器;
R5~第五电阻器;
S610、S620、S630、S640~步骤;
SC 1~第一控制信号;
SC2~第二控制信号;
V1~第一电位;
V2~第二电位;
V3~第三电位;
V4~第四电位;
VDD~供应电位;
VSS~接地电位;
VE、VE1、VE2、VE3、VE4~装置存在电位;
VEC~指示存在电位;
VF~固定电位;
VK~装置通知电位;
VL~电源致能电位;
VOUT~可调输出电位;
VT~测试供应电位;
VSS~接地电位。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂,下文特举出本发明的具体实施例,并配合说明书附图,作详细说明如下。
在说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”一词为开放式的用语,故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,达到所述基本的技术效果。此外,“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此,若文中描述一第一装置耦接至一第二装置,则代表该第一装置可直接电性连接至该第二装置,或经由其它装置或连接手段而间接地电性连接至该第二装置。
图1是显示根据本发明一实施例所述的电子装置(Electronic Device)100和外接装置(External Device)190的示意图,其中外接装置190是独立于电子装置100之外。当外接装置190耦接至电子装置100时,电子装置100可与外接装置190进行沟通,从而可取得关于外接装置190的规格信息。如图1所示,电子装置100包括:一连接器(Connector)110、一控制器(Controller)120、一第一切换器(Switch Element)130、一第一电压源(VoltageSource)141、一第二电压源142、一第三电压源143、一第四电压源144,以及一第二切换器150。举例而言,电子装置100可为一服务器(Server)、一机架服务器(Rack Server)、一运算装置(Computing Device)、一背板(Backplane)、一电路载板(Circuit Carrier Board),或是一主机装置(Host Device),但亦不仅限于此。必须理解的是,虽然未显示于图1中,但电子装置100还可包括其他元件,例如:一外壳(Housing)、一中央处理器(CentralProcessing Unit,CPU),GPIO扩展器(GPIO Expander),I2C扩展器(I2C Expander),或(且)一供电模块(Power Supply Module)。
外接装置190可支援一M.2规格或是一NGSFF(Next Generation Small FormFactor)规格,其中M.2规格的前身即属于NGFF(Next Generation Form Factor)规格。在一些实施例中,外接装置190为一固态硬盘(Solid State Disk,SSD)。然而,本发明并不仅限于此。在其他实施例中,外接装置190可为支援M.2规格或是NGSFF规格的任何种类的装置。
当外接装置190耦接至电子装置100的连接器110时,连接器110即由外接装置190处接收一装置存在电位VE(或称“PRSNT信号”)。在一些实施例中,控制器120可为独立于中央处理器或电子装置100之外的一硬件电路,其可耦接至连接器110以接收装置存在电位VE。控制器120是根据装置存在电位VE来产生一第一控制信号SC1和一第二控制信号SC2。例如,若外接装置190支援M.2规格,则装置存在电位VE可为高逻辑电平(High Logic Level,亦即“Logic 1”)。反之,若外接装置190支援NGSFF规格,则装置存在电位VE可为低逻辑电平(Low Logic Level,亦即“Logic 0”)。通过分析装置存在电位VE的电平,控制器120可简单地判断出外接装置190的规格和种类。
第一电压源141可提供一第一电位V1,而第二电压源142可提供一第二电位V2,其中第二电位V2可高于第一电位V1。在一些实施例中,第一电位V1是等于3.3V,而第二电位V2是等于12V,但亦不仅限于此。例如,第一切换器130可为一单刀双掷(Single-Pole Double-Throw,SPDT)开关。第一切换器130是根据第一控制信号SC1来将第一电压源141或第二电压源142两者择一耦接至连接器110,使得第一电压源141的第一电位V1或第二电压源142的第二电位V2两者择一作为外接装置190的一供应电位(Supply Voltage)VDD。例如,若装置存在电位VE为高逻辑电平(或外接装置190支援M.2规格),则第一切换器130可将第一电压源141耦接至连接器110,使得供应电位VDD可等于第一电位V1。反之,若装置存在电位VE为低逻辑电平(或外接装置190支援NGSFF规格),则第一切换器130可将第二电压源142耦接至连接器110,使得供应电位VDD可等于第二电位V2。
第三电压源143可提供一第三电位V3,而第四电压源144可提供一第四电位V4,其中第四电位V4可高于第三电位V3。在一些实施例中,第三电位V3是等于1.8V,而第四电位V4是等于3.3V,但亦不仅限于此。例如,第二切换器150可为另一单刀双掷开关。第二切换器150是根据第二控制信号SC2来将第三电压源143或第四电压源144两者择一耦接至电子装置100的一输出节点NOUT,使得第三电压源143的第三电位V3或第四电压源144的第四电位V4两者择一作为输出节点NOUT处的一可调输出电位VOUT。例如,若装置存在电位VE为高逻辑电平(或外接装置190支援M.2规格),则第二切换器150可将第三电压源143耦接至输出节点NOUT,使得可调输出电位VOUT可等于第三电位V3。反之,若装置存在电位VE为低逻辑电平(或外接装置190支援NGSFF规格),则第二切换器150可将第四电压源144耦接至输出节点NOUT,使得可调输出电位VOUT可等于第四电位V4。
在本发明的设计下,电子装置100可自动识别出外接装置190的规格和种类,再据以提供对应的供应电位VDD和可调输出电位VOUT。因此,本发明至少可实现降低系统设计成本和提高系统自由度的双重优势。当使用者操作电子装置100时,无论外接装置190的规格为何,皆可不必替换电子装置100的任何零件,此将大幅提高本发明的使用便利性。
图2A是显示根据本发明一实施例所述的第一切换器230的示意图。在图2A的实施例中,第一切换器230包括一第一子切换器(Sub-switch Element)231和一第二子切换器232,其中第一子切换器231是耦接于第一电压源141和一共同节点NCM之间,而第二子切换器232是耦接于第二电压源142和共同节点NCM之间。共同节点NCM可用于输出供应电位VDD至连接器110。第一控制信号SC1可导通(Close)第一子切换器231和第二子切换器232的一者,并可断开(Open)第一子切换器231和第二子切换器232的另一者。因此,供应电位VDD将等于第一电位V1或第二电位V2两者择一。例如,若装置存在电位VE为高逻辑电平(或外接装置190支援M.2规格),则第一子切换器231可导通且第二子切换器232可断开,使得供应电位VDD可等于第一电位V1。反之,若装置存在电位VE为低逻辑电平(或外接装置190支援NGSFF规格),则第一子切换器231可断开且第二子切换器232可导通,使得供应电位VDD可等于第二电位V2。图2A的其余特征皆与图1的电子装置100类似,故此二实施例均可实现相似的操作效果。
图2B是显示根据本发明一实施例所述的第二切换器250的示意图。在图2B的实施例中,第二切换器250包括一第三子切换器251和一第四子切换器252,其中第三子切换器251是耦接于第三电压源143和输出节点NOUT之间,而第四子切换器252是耦接于第四电压源144和输出节点NOUT之间。输出节点NOUT可用于输出可调输出电位VOUT。第二控制信号SC2可导通第三子切换器251和第四子切换器252的一者,并可断开第三子切换器251和第四子切换器252的另一者。因此,可调输出电位VOUT将等于第三电位V3或第四电位V4两者择一。例如,若装置存在电位VE为高逻辑电平(或外接装置190支援M.2规格),则第三子切换器251可导通且第四子切换器252可断开,使得可调输出电位VOUT可等于第三电位V3。反之,若装置存在电位VE为低逻辑电平(或外接装置190支援NGSFF规格),则第三子切换器251可断开且第四子切换器252可导通,使得可调输出电位VOUT可等于第四电位V4。图2B的其余特征皆与图1的电子装置100类似,故此二实施例均可实现相似的操作效果。
图3A是显示根据本发明一实施例所述的电子装置100的检测机制的示意图。在图3A的实施例中,控制器120还包括一检测元件(Detection Element)360,其中检测元件360包括一电压检测器(Voltage Detector)362、一第一电流路径(Current Path)PA1、一第二电流路径PA2,以及一电阻器(Resistor)R1。电压检测器362可用一伏特计来实施,而第一电流路径PA1和第二电流路径PA2可各自用一金属导线来实施。电阻器R1可为一固定电阻器(Fixed Resistor)或是一可变电阻器(Variable Resistor)。详细而言,连接器110具有一第一引脚PIN6和一第二引脚PIN67。当支援M.2规格的外接装置190耦接至连接器110时,第一引脚PIN6和第二引脚PIN67之间将形成一开路(Open-Circuited)路径。控制器120可使用检测元件360来取得第一引脚PIN6处的装置存在电位VE。举例而言,第一引脚PIN6可通过第一电流路径PA1和电阻器R1耦接至一测试供应电位VT(例如:可等于供应电位VDD),而第二引脚PIN67可通过第二电流路径PA2耦接至一接地电位VSS(例如:可等于0V)。由于第一引脚PIN6和第二引脚PIN67是彼此电性隔离(Electrically Isolated),故电压检测器362将判断第一引脚PIN6处的装置存在电位VE具有高逻辑电平(亦即,测试供应电位VT)。图3A的其余特征皆与图1的电子装置100类似,故此二实施例均可实现相似的操作效果。
图3B是显示根据本发明另一实施例所述的电子装置100的检测机制的示意图。图3B和图3A相似。在图3B的实施例中,当支援NGSFF规格的外接装置190耦接至连接器110时,第一引脚PIN6和第二引脚PIN67之间将形成一短路(Short-Circuited)路径。由于第一引脚PIN6和第二引脚PIN67是彼此电性相连(Electrically Connected),故电压检测器362将判断第一引脚PIN6处的装置存在电位VE具有低逻辑电平(亦即,接地电位VSS)。图3B的其余特征皆与图1的电子装置100类似,故此二实施例均可实现相似的操作效果。
图4是显示根据本发明另一实施例所述的电子装置400和外接装置190的示意图。在图4的实施例中,电子装置400还包括一周边元件(Peripheral Element)470,其中周边元件470是耦接至输出节点NOUT以接收可调输出电位VOUT。例如,周边元件470可为一扩展器(Expander)或一电平移位器(Level Shifter),但亦不仅限于此。图4的电子装置400的其余特征皆与图1的电子装置100类似,故此二实施例均可实现相似的操作效果。
图5是显示根据本发明另一实施例所述的电子装置500和外接装置190的示意图。在图5的实施例中,电子装置500的第一电压源141和第四电压源144两者是整合为单一电压源。例如,电子装置500可仅包括第一电压源141、第二电压源142,以及第三电压源143,而第四电压源144可省略掉以降低整体制造成本。因此,前述的第四电位V4可等于第一电位V1,而第一电压源141可同时提供第一电位V1给第一切换器130和第二切换器150(亦即,前述的第四电位V4可由第一电位V1所取代)。图5的电子装置500的其余特征皆与图1的电子装置100类似,故此二实施例均可实现相似的操作效果。
图6是显示根据本发明一实施例所述的控制方法的流程图。此控制方法包括下列步骤。在步骤S610,当一外接装置耦接至一连接器时,通过连接器,由外接装置处接收一装置存在电位。在步骤S620,通过一控制器,根据装置存在电位来产生一第一控制信号和一第二控制信号。在步骤S630,通过一第一切换器,根据第一控制信号来将一第一电压源或一第二电压源耦接至连接器,使得第一电压源的一第一电位或第二电压源的一第二电位作为外接装置的一供应电位。在步骤S640,通过一第二切换器,根据第二控制信号来将一第三电压源或一第四电压源耦接至一输出节点,使得第三电压源的一第三电位或第四电压源的一第四电位作为输出节点处的一可调输出电位。必须注意的是,以上步骤无须依次序执行,且图1-图5的电子装置的任一特征均可套用至图6的控制方法当中。
图7是显示根据本发明另一实施例所述的电子装置700和多个外接装置791、792、793、794的示意图。图7和图1相似。在图7的实施例中,电子装置700包括:多个连接器711、712、713、714、一控制器720、一第一切换器130、一第一电压源141、一第二电压源142、一第三电压源143、一第四电压源144、一第二切换器150,以及一逻辑电路(Logic Circuit)780。所述外接装置791、792、793、794的一个或多个者可支援M.2规格或是NGSFF规格。当所述外接装置791、792、793、794分别耦接至电子装置700的所述连接器711、712、713、714时,所述连接器711、712、713、714即分别由所述外接装置791、792、793、794处接收多个装置存在电位VE1、VE2、VE3、VE4。例如,若外接装置791支援M.2规格,则装置存在电位VE1可为高逻辑电平。又例如,若外接装置792支援NGSFF规格,则装置存在电位VE2可为低逻辑电平。另一方面,若所述连接器711、712、713、714的一个或多个者未连接至任何外接装置,则装置存在电位VE1、VE2、VE3、VE4的对应一个或多个者将被省略。换言之,因应所述外接装置791、792、793、794的各种种类,所述装置存在电位VE1、VE2、VE3、VE4可具有相同或不同的逻辑电平。逻辑电路780用于处理所述装置存在电位VE1、VE2、VE3、VE4,并根据所述装置存在电位VE1、VE2、VE3、VE4来产生一指示存在电位VEC。指示存在电位VEC可代表所述装置存在电位VE1、VE2、VE3、VE4的一逻辑运算结果。例如,逻辑电路780可针对所述装置存在电位VE1、VE2、VE3、VE4进行一或逻辑运算(OR Logic Operation)抑或一且逻辑运算(AND LogicOperation),但亦不仅限于此。控制器720再根据指示存在电位VEC来产生一第一控制信号SC1和一第二控制信号SC2,以分别控制第一切换器130和第二切换器150。第一切换器130、第二切换器150、第一电压源141、第二电压源142、第三电压源143,以及第四电压源144的操作原理皆如的前实施例所述。必须注意的是,虽然图7仅显示四个外接装置791、792、793、794和四个连接器711、712、713、714,但在其他实施例中,考量散热能力及电流承载能力等设计因素,电子装置700可包括更多或更少个连接器以对应于更多或更少个外接装置。
在一些实施例中,M.2规格被设定为一优先规格(优先于NGSFF规格)。详细而言,若所述装置存在电位VE1、VE2、VE3、VE4的任一者为高逻辑电平(或耦接至所述连接器711、712、713、714的所述外接装置791、792、793、794的任一者支援M.2规格),则电子装置700即提供M.2规格的电力供应。例如,第一切换器130可切换至第一电压源141,而第二切换器150可切换至第三电压源143,使得供应电位VDD可等于第一电位V1,而可调输出电位VOUT可等于第三电位V3。反之,若所述装置存在电位VE1、VE2、VE3、VE4皆不为高逻辑电平(或耦接至所述连接器711、712、713、714的所述外接装置791、792、793、794的皆不支援M.2规格),则电子装置700即提供NGSFF规格的电力供应。例如,第一切换器130可切换至第二电压源142,而第二切换器150可切换至第四电压源144,使得供应电位VDD可等于第二电位V2,而可调输出电位VOUT可等于第四电位V4。
例如,若所述连接器711、712、713、714分别耦接至支援M.2规格的所述外接装置791、792、793、794,则第一切换器130将切换至第一电压源141且第二切换器150将切换至第三电压源143。又例如,若所述连接器711、712、713、714分别耦接至支援NGSFF规格的所述外接装置791、792、793、794,则第一切换器130将切换至第二电压源142且第二切换器150将切换至第四电压源144。又例如,若连接器711耦接至支援M.2规格的外接装置791且连接器712、713、714分别耦接至支援NGSFF规格的外接装置792、793、794,则第一切换器130将切换至第一电压源141且第二切换器150将切换至第三电压源143;另外,逻辑电路780还可切断连接器712、713、714的电力供应(亦即,供应电位VDD将仅传送至连接器711,但不会传送至连接器712、713、714)。又例如,若连接器711、712耦接至支援M.2规格的外接装置791、792且连接器713、714分别耦接至支援NGSFF规格的外接装置793、794,则第一切换器130将切换至第一电压源141且第二切换器150将切换至第三电压源143;另外,逻辑电路780还可同时维持所述连接器711、712、713、714的电力供应(亦即,供应电位VDD将传送至所有所述连接器711、712、713、714)。又例如,若连接器711、712分别耦接至支援M.2规格的外接装置791、792且连接器713、714分别耦接至支援NGSFF规格的外接装置793、794,则第一切换器130将切换至第一电压源141且第二切换器150将切换至第三电压源143;另外,逻辑电路780还可切断连接器713、714的电力供应(亦即,供应电位VDD将仅传送至连接器711、712,但不会传送至连接器713、714)。又例如,若连接器711耦接至支援M.2规格的外接装置791,连接器712耦接至支援NGSFF规格的外接装置792,且连接器713、714皆未耦接至任何外接装置(亦即,外接装置793、794皆被移除),则第一切换器130将切换至第一电压源141且第二切换器150将切换至第三电压源143;另外,逻辑电路780还可切断连接器712、713、714的电力供应(亦即,供应电位VDD将仅传送至连接器711,但不会传送至连接器712、713、714)。又例如,若连接器711、712分别耦接至支援NGSFF规格的外接装置791、792且连接器713、714皆未耦接至任何外接装置(亦即,外接装置793、794被移除),则第一切换器130将切换至第二电压源142且第二切换器150将切换至第四电压源144;另外,逻辑电路780还可切断连接器713、714的电力供应(亦即,供应电位VDD将仅传送至连接器711、712,但不会传送至连接器713、714)。又例如,若连接器711、712耦接至支援M.2规格的外接装置791、792且连接器713、714皆未耦接至任何外接装置(亦即,外接装置793、794被移除),则第一切换器130将切换至第一电压源141且第二切换器150将切换至第三电压源143;另外,逻辑电路780还可同时维持所述连接器711、712、713、714的电力供应(亦即,供应电位VDD将传送至所有所述连接器711、712、713、714)。图7的电子装置700的其余特征皆与图1的电子装置100类似,故此二实施例均可实现相似的操作效果。
图8是显示根据本发明另一实施例所述的存储系统800的示意图。存储系统(Storage System)800可为一热存储装置(Hot Storage Device),其中此热存储装置可属于一机架服务器(Rack Server)的一部分,并可包括前述实施例的各种电子装置的应用。在图8的实施例中,存储系统800至少包括一主板(Mainboard)810与耦接至主板810的一个或多个载板(Carrier Board)830、840、850、860。存储系统800还可包括一个或多个张转接卡(Riser Card)821、822、823、824,其中每一所述转接卡821、822、823、824是分别耦接于主板810和所述载板830、840、850、860的对应一者之间。详细而言,主板810包括一基板管理控制器(Base Board Manager Controller,BMC)811和一主扩展器(Main Expander)(例如:I2CExpander)812,而每一所述载板830、840、850、860包括一个或多个存储装置831、832、833、834和一扩展器(Expander)835(例如:I2C Expander)。图8是以载板830为例作说明,但其余载板840、850、860的结构皆可与载板830的结构相同。必须理解的是,图8的每一“载板”可等同于前述的“电子装置”,而每一“存储装置”可等同于前述的“外接装置”,其内部元件和相关功能皆可如图1-图7的实施例所述。在图8的实施例中,外接装置(例如:存储装置831)是与电子装置(例如:载板830)互相整合,并成为电子装置的一部分。详细而言,载板830的扩展器835可取得关于所述存储装置831、832、833、834的规格信息(例如:M.2规格或NGSFF规格),而此规格信息可经由转接卡821传送至主板810的主扩展器812,使得主板810的基板管理控制器811可通过读取主扩展器812来接收关于所述存储装置831、832、833、834的规格信息。必须注意的是,虽然图8仅显示四个转接卡821、822、823、824、四个载板830、840、850、860,以及四个存储装置831、832、833、834,但在其他实施例中,存储系统800可包括更多或更少个转接卡、载板,以及存储装置。例如,若载板830仅包括两个存储装置,则主板810的主扩展器812亦可和载板830的扩展器835沟通并取得存储装置的数量。图8的存储系统800的其余特征皆与图1-图7的电子装置100-700类似,故这些实施例均可实现相似的操作效果。
图9是显示根据本发明另一实施例所述的电子装置900和外接装置190的示意图。图9和图1相似。在图9的实施例中,电子装置900还包括一热插保护电路(Hot-plugProtection Circuit)910。热插保护电路910是耦接于第一切换器130和连接器110之间,其作为一可切换开关并操作于导通状态(Closed State)或是断开状态(Open State)。当外接装置190耦接至连接器110时,热插保护电路910即致能(Enable,使能)供应电位VDD。亦即,供应电位VDD可由第一切换器130处通过热插保护电路910传送至连接器110。反之,当外接装置190未耦接至连接器110时,热插保护电路910即禁能(Disable)供应电位VDD。亦即,热插保护电路910可阻挡供应电位VDD,以避免连接器110接收到供应电位VDD。在一些实施例中,热插保护电路910是根据来自连接器110的一装置通知电位VK来选择性地致能或禁能供应电位VDD。例如,当外接装置190耦接至连接器110时,装置通知电位VK可为低逻辑电平,而当外接装置190未耦接至连接器110时,装置通知电位VK可为高逻辑电平。必须注意的是,装置通知电位VK和前述的装置存在电位VE不同。只要有任何外接装置190耦接至连接器110,其皆会将连接器110的装置通知电位VK下拉至低逻辑电平,不论此外接装置190是支援M.2规格或是NGSFF规格皆然。在图9的实施例中,连接器110在外接装置190被移除的情况下将不会由供应电位VDD进行供电。这种设计不但可降低整体功率消耗、避免发生短路损坏风险,更能省略传统所需的预充电电路(Pre-charge Circuit)以降低整体制造成本。图9的电子装置900的其余特征皆与图1-图7的电子装置100-700类似,故这些实施例均可实现相似的操作效果。
以下实施例将介绍热插保护电路910的各种电路组态。必须理解的是,这些附图和叙述仅为举例说明,而非用于限制本发明。
图10是显示根据本发明一实施例所述的热插保护电路920的示意图。在图10的实施例中,热插保护电路920包括一第一电阻器R1、一第二电阻器R2、一第三电阻器R3、一二极管(Diode)D1、一电容器(Capacitor)C1,以及一第一晶体管(Transistor)M1。第一晶体管M1可以是一P型金属氧化物半导体场效晶体管(P-channel Metal-Oxide-SemiconductorField-Effect Transistor,PMOS Transistor)。第一电阻器R1具有一第一端和一第二端,其中第一电阻器R1的第一端是耦接至供应电位VDD,而第一电阻器R1的第二端是耦接至一控制节点NC。如前所述,供应电位VDD可来自第一切换器130,其中供应电位VDD可等于第一电位V1或第二电位V2两者择一。控制节点NC的电位是根据装置通知电位VK而决定。例如,控制节点NC可直接或间接接收装置通知电位VK,而其并不仅限于此。第二电阻器R2具有一第一端和一第二端,其中第二电阻器R2的第一端是耦接至控制节点NC,而第二电阻器R2的第二端是耦接至一切换节点NW。二极管D1具有一阳极(Anode)和一阴极(Cathode),其中二极管D1的阳极是耦接至控制节点NC,而二极管D1的阴极是耦接至切换节点NW。第三电阻器R3具有一第一端和一第二端,其中第三电阻器R3的第一端是耦接至切换节点NW,而第三电阻器R3的第二端是耦接至供应电位VDD。电容器C1具有一第一端和一第二端,其中电容器C1的第一端是耦接至切换节点NW,而电容器C1的第二端是耦接至供应电位VDD。第一晶体管M1具有一控制端、一第一端,以及一第二端,其中第一晶体管M1的控制端是耦接至切换节点NW,第一晶体管M1的第一端是耦接至供应电位VDD,而第一晶体管M1的第二端是耦接至一电位输出节点NVO。电位输出节点NVO还可耦接至连接器110,并用于选择性地输出供应电位VDD至连接器110。
热插保护电路920的操作原理可如下列所述。当装置通知电位VK为低逻辑电平时,切换节点NW的电位将被拉低且第一晶体管M1将被启动,使得电位输出节点NVO能输出供应电位VDD至连接器110。反之,当装置通知电位VK为高逻辑电平时,切换节点NW的电位将被拉高且第一晶体管M1将被关闭,使得电位输出节点NVO无法输出供应电位VDD至连接器110。另一方面,第二电阻器R2、二极管D1、第三电阻器R3,以及电容器C1的一组合可作为一软启动电路(Soft-Start Circuit),此软启动电路用于缓慢启动并快速关闭第一晶体管M1,以抑制初始时的侵入电流(Inrush Current)且提升整体电路的可靠度(Reliability)。在一些实施例中,第二电阻器R2和第三电阻器R3的电阻比值是介于1/2至1之间,像是2/3。例如,第二电阻器R2的电阻值可约为200kΩ,第三电阻器R3的电阻值可约为300kΩ,而电容器C1的电容值可约为0.1μF。根据实际测量结果,以上电阻值和电容值的范围可提供足够大的RC时间常数(Time Constant),以强化软启动电路的技术效果。
图11是显示根据本发明另一实施例所述的热插保护电路930的示意图。图11和图10相似。在图11的实施例中,热插保护电路930还包括一第二晶体管M2。第二晶体管M2可以是一N型金属氧化物半导体场效晶体管(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor,NMOS Transistor)。第二晶体管M2具有一控制端、一第一端,以及一第二端,其中第二晶体管M2的控制端用于接收一电源致能电位VL,第二晶体管M2的第一端用于接收装置通知电位VK,而第二晶体管M2的第二端是耦接至控制节点NC。电源致能电位VL可由一处理器(未显示)根据一软件程序而产生。电源致能电位VL可用于辅助控制热插保护电路930是否要输出供应电位VDD至连接器110。详细而言,只有当电源致能电位VL为高逻辑电平且装置通知电位VK为低逻辑电平时,控制节点NC的电位才会被下拉至低逻辑电平,使得热插保护电路930的电位输出节点NVO可以输出供应电位VDD;否则,热插保护电路930的电位输出节点NVO将无法输出供应电位VDD。图11的热插保护电路930的其余特征皆与图10的热插保护电路920类似,故这些实施例均可实现相似的操作效果。
图12是显示根据本发明另一实施例所述的热插保护电路940的示意图。图12和图10相似。在图12的实施例中,热插保护电路940还包括一第二晶体管M2、一第三晶体管M3、一及闸(AND Gate)941、一第四电阻器R4,以及一第五电阻器R5。第二晶体管M2和第三晶体管M3的每一者皆可以是一N型金属氧化物半导体场效晶体管。第二晶体管M2具有一控制端、一第一端,以及一第二端,其中第二晶体管M2的控制端是耦接至一第一节点N1,第二晶体管M2的第一端是耦接至一接地电位(Ground Voltage)VSS(例如:0V),而第二晶体管M2的第二端是耦接至控制节点NC。及闸941具有一第一输入端、一第二输入端,以及一输出端,其中及闸941的第一输入端是耦接至一第二节点N2以接收一电源致能电位VL,及闸941的第二输入端是耦接至一第三节点N3,而及闸941的输出端是耦接至第一节点N1。第四电阻器R4具有一第一端和一第二端,其中第四电阻器R4的第一端是耦接至一固定电位VF(例如:3V),而第四电阻器R4的第二端是耦接至第二节点N2。第五电阻器R5具有一第一端和一第二端,其中第五电阻器R5的第一端是耦接至固定电位VF,而第五电阻器R5的第二端是耦接至第三节点N3。第三晶体管M3具有一控制端、一第一端,以及一第二端,其中第三晶体管M3的控制端用于接收装置通知电位VK,第三晶体管M3的第一端是耦接至接地电位VSS,而第三晶体管M3的第二端是耦接至第三节点N3。电源致能电位VL可由一处理器(未显示)根据一软件程序而产生。电源致能电位VL可用于辅助控制热插保护电路940是否要输出供应电位VDD至连接器110。详细而言,只有当电源致能电位VL为高逻辑电平且装置通知电位VK为低逻辑电平时,控制节点NC的电位才会被下拉至低逻辑电平,使得热插保护电路940的电位输出节点NVO可以输出供应电位VDD;否则,热插保护电路940的电位输出节点NVO将无法输出供应电位VDD。图12的热插保护电路940的其余特征皆与图10的热插保护电路920类似,故这些实施例均可实现相似的操作效果。
本发明的方法,或特定形态或其部分,可以以程序码的形态存在。程序码可以包含于实体媒体,如软碟、光盘片、硬盘、或是任何其他机器可读取(如电脑可读取)存储媒体,亦或不限于外在形式的电脑程序产品,其中,当程序码被机器,如电脑载入且执行时,此机器变成用以参与本发明的装置。程序码也可以通过一些传送媒体,如电线或电缆、光纤、或是任何传输形态进行传送,其中,当程序码被机器,如电脑接收、载入且执行时,此机器变成用以参与本发明的装置。当在一般用途处理单元实作时,程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
值得注意的是,以上所述的元件参数皆非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的电子装置和热插保护电路并不仅限于图1-图12所图示的状态。本发明可以仅包括图1-图12的任何一个或多个实施例的任何一个或多个项特征。换言之,并非所有图示的特征均须同时实施于本发明的电子装置和热插保护电路当中。
在本说明书以及权利要求中的序数,例如“第一”、“第二”、“第三”等等,彼此之间并没有顺序上的先后关系,其仅用于标示区分两个具有相同名字的不同元件。
本发明虽以优选实施例公开如上,然其并非用以限定本发明的范围,任何熟习此项技艺者,在不脱离本发明的构思和范围内,当可做些许的变动与润饰,因此本发明的保护范围当视权利要求所界定者为准。
Claims (15)
1.一种电子装置,与一外接装置进行沟通,并包括:
一连接器,其中当该外接装置耦接至该连接器时,该连接器由该外接装置处接收一装置存在电位;
一控制器,根据该装置存在电位来产生一第一控制信号和一第二控制信号;
一第一电压源,提供一第一电位;
一第二电压源,提供一第二电位;
一第一切换器,根据该第一控制信号来将该第一电压源或该第二电压源耦接至该连接器,使得该第一电位或该第二电位作为该外接装置的一供应电位;
一第三电压源,提供一第三电位;
一第四电压源,提供一第四电位;以及
一第二切换器,根据该第二控制信号来将该第三电压源或该第四电压源耦接至一输出节点,使得该第三电位或该第四电位作为该输出节点处的一可调输出电位。
2.如权利要求1所述的电子装置,其中该外接装置支援一M.2规格或是一NGSFF(NextGeneration SmallForm Factor)规格。
3.如权利要求2所述的电子装置,其中若该外接装置支援该M.2规格,则该装置存在电位将为高逻辑电平,而若该外接装置支援该NGSFF规格,则该装置存在电位将为低逻辑电平。
4.如权利要求1所述的电子装置,其中该外接装置为一固态硬盘(Solid State Disk,SSD)。
5.如权利要求1所述的电子装置,其中该第二电位是高于该第一电位。
6.如权利要求1所述的电子装置,其中若该装置存在电位为高逻辑电平,则该第一切换器将该第一电压源耦接至该连接器,而若该装置存在电位为低逻辑电平,则该第一切换器将该第二电压源耦接至该连接器。
7.如权利要求1所述的电子装置,其中该第四电位是高于该第三电位。
8.如权利要求1所述的电子装置,其中若该装置存在电位为高逻辑电平,则该第二切换器将该第三电压源耦接至该输出节点,而若该装置存在电位为低逻辑电平,则该第二切换器将该第四电压源耦接至该输出节点。
9.如权利要求1所述的电子装置,还包括:
一周边元件,耦接至该输出节点,并接收该可调输出电位。
10.如权利要求9所述的电子装置,其中该周边元件为一扩展器(Expander)或一电平移位器(Level Shifter)。
11.如权利要求1所述的电子装置,其中该第一电压源和该第四电压源两者是整合为单一电压源。
12.一种电子装置,与一外接装置进行沟通,并包括:
一连接器,其中当该外接装置耦接至该连接器时,该连接器由该外接装置处接收一装置存在电位;
一控制器,根据该装置存在电位来产生一第一控制信号和一第二控制信号;
一第一电压源,提供一第一电位;
一第二电压源,提供一第二电位;
一第一切换器,根据该第一控制信号来将该第一电压源或该第二电压源耦接至该连接器,使得该第一电位或该第二电位作为该外接装置的一供应电位;
一第三电压源,提供一第三电位;
一第四电压源,提供一第四电位;
一第二切换器,根据该第二控制信号来将该第三电压源或该第四电压源耦接至一输出节点,使得该第三电位或该第四电位作为该输出节点处的一可调输出电位;以及
一热插保护电路,耦接于该第一切换器和该连接器之间,其中当该外接装置耦接至该连接器时,该热插保护电路即致能该供应电位,而当该外接装置未耦接至该连接器时,该热插保护电路即禁能该供应电位。
13.如权利要求12所述的电子装置,其中该热插保护电路是根据来自该连接器的一装置通知电位来选择性地致能或禁能该供应电位。
14.如权利要求13所述的电子装置,其中当该外接装置耦接至该连接器时,该装置通知电位为低逻辑电平,而当该外接装置未耦接至该连接器时,该装置通知电位为高逻辑电平。
15.如权利要求13所述的电子装置,其中该热插保护电路包括:
一第一电阻器,具有一第一端和一第二端,其中该第一电阻器的该第一端是耦接至该供应电位,该第一电阻器的该第二端是耦接至一控制节点,而该控制节点的电位是根据该装置通知电位而决定;
一第二电阻器,具有一第一端和一第二端,其中该第二电阻器的该第一端是耦接至该控制节点,而该第二电阻器的该第二端是耦接至一切换节点;
一二极管,具有一阳极和一阴极,其中该二极管的该阳极是耦接至该控制节点,而该二极管的该阴极是耦接至该切换节点;
一第三电阻器,具有一第一端和一第二端,其中该第三电阻器的该第一端是耦接至该切换节点,而该第三电阻器的该第二端是耦接至该供应电位;
一电容器,具有一第一端和一第二端,其中该电容器的该第一端是耦接至该切换节点,而该电容器的该第二端是耦接至该供应电位;以及
一第一晶体管,具有一控制端、一第一端,以及一第二端,其中该第一晶体管的该控制端是耦接至该切换节点,该第一晶体管的该第一端是耦接至该供应电位,而该第一晶体管的该第二端是耦接至一电位输出节点,而其中该电位输出节点用于选择性地输出该供应电位至该连接器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107109048 | 2018-03-16 | ||
TW107109048 | 2018-03-16 | ||
TW107114861 | 2018-05-02 | ||
TW107114861A TWI647913B (zh) | 2018-03-16 | 2018-05-02 | 電子裝置和熱插保護電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110275852A CN110275852A (zh) | 2019-09-24 |
CN110275852B true CN110275852B (zh) | 2023-06-16 |
Family
ID=65804252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810461457.0A Active CN110275852B (zh) | 2018-03-16 | 2018-05-15 | 电子装置和热插保护电路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10394298B1 (zh) |
CN (1) | CN110275852B (zh) |
TW (1) | TWI647913B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112531674A (zh) * | 2020-12-08 | 2021-03-19 | 浪潮商用机器有限公司 | 一种直流电源并联供电系统和电子产品 |
US11971758B2 (en) * | 2020-12-16 | 2024-04-30 | Samsung Electronics Co., Ltd. | Insertable electronic device and method for the same |
DE102023114483B3 (de) | 2023-06-01 | 2024-05-08 | aoloa-Engineering GmbH | Datenverarbeitungsvorrichtung und Spannungsversorgungseinrichtung |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02280621A (ja) * | 1989-03-16 | 1990-11-16 | Siemens Ag | トランジスタ回路 |
US5376831A (en) * | 1993-09-24 | 1994-12-27 | International Business Machines Corporation | Power switch circuit providing linear voltage rise |
US5870617A (en) * | 1994-12-22 | 1999-02-09 | Texas Instruments Incorporated | Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits |
US5930496A (en) * | 1997-09-26 | 1999-07-27 | Compaq Computer Corporation | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card |
US6157974A (en) * | 1997-12-23 | 2000-12-05 | Lsi Logic Corporation | Hot plugging system which precharging data signal pins to the reference voltage that was generated from voltage detected on the operating mode signal conductor in the bus |
US6166455A (en) * | 1999-01-14 | 2000-12-26 | Micro Linear Corporation | Load current sharing and cascaded power supply modules |
US7170315B2 (en) * | 2003-07-31 | 2007-01-30 | Actel Corporation | Programmable system on a chip |
TWI243230B (en) * | 2004-07-16 | 2005-11-11 | Delta Electronics Inc | Hot-swap circuit system for fan tray |
US7884495B2 (en) * | 2006-05-16 | 2011-02-08 | Honeywell International Inc. | Method and apparatus for hot swap of line replaceable modules for AC and DC electric power systems |
US8547161B1 (en) * | 2008-05-08 | 2013-10-01 | Google Inc. | Transistor having asymmetric gate-voltage control |
US10255215B2 (en) * | 2016-01-29 | 2019-04-09 | Liqid Inc. | Enhanced PCIe storage device form factors |
TWM537760U (zh) * | 2016-09-21 | 2017-03-01 | 華碩電腦股份有限公司 | 電子裝置 |
-
2018
- 2018-05-02 TW TW107114861A patent/TWI647913B/zh active
- 2018-05-15 CN CN201810461457.0A patent/CN110275852B/zh active Active
- 2018-06-01 US US15/995,359 patent/US10394298B1/en active Active
-
2019
- 2019-07-10 US US16/507,729 patent/US10534416B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10394298B1 (en) | 2019-08-27 |
TWI647913B (zh) | 2019-01-11 |
US20190332151A1 (en) | 2019-10-31 |
US20190286603A1 (en) | 2019-09-19 |
TW201939895A (zh) | 2019-10-01 |
US10534416B2 (en) | 2020-01-14 |
CN110275852A (zh) | 2019-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204068B2 (en) | Serial bus electrical termination control | |
EP0861468B1 (en) | Automatic voltage detection in multiple voltage applications | |
US7849244B2 (en) | Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system | |
CN112074996A (zh) | 用于通用串行总线c型(usb-c)连接器系统的过电压保护 | |
CN110275852B (zh) | 电子装置和热插保护电路 | |
US8255728B2 (en) | System comprising a plurality of power supply circuits each with a different turn-on delay for providing a plurality of voltages to a respective peripheral device interface | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
US20130166809A1 (en) | Drive circuit for peripheral component interconnect-express (pcie) slots | |
US7615946B2 (en) | Fan speed control device | |
TW201328111A (zh) | 充電控制電路 | |
US11128121B2 (en) | Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry | |
US7996175B2 (en) | PCI load card | |
US7359995B2 (en) | Peripheral device connection current compensation circuit | |
US9419618B1 (en) | Interface circuit and electronic system using the same | |
US8325052B2 (en) | Over-current protection apparatus | |
US20130166929A1 (en) | Power supply system for memory modules | |
US20130227311A1 (en) | Power supply device for computer systems | |
US20120254529A1 (en) | Motherboard with ddr memory devices | |
US20190339759A1 (en) | Connectors, power supply control devices, and host interface devices including connector and power supply control device | |
US7990157B2 (en) | Card for simulating peripheral component interconnect loads | |
US7944239B2 (en) | System and method for providing live insertion | |
CN111179800B (zh) | 显示装置驱动系统及电子设备 | |
CN109739158B (zh) | 一种m.2连接器供电控制电路 | |
US9804663B2 (en) | Electronic device and voltage adjustment circuit for storage device thereof | |
TW201619748A (zh) | 電子設備及其主機板與保護電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |