JP2012078931A - 表示制御装置、情報処理装置及び表示方法 - Google Patents

表示制御装置、情報処理装置及び表示方法 Download PDF

Info

Publication number
JP2012078931A
JP2012078931A JP2010221509A JP2010221509A JP2012078931A JP 2012078931 A JP2012078931 A JP 2012078931A JP 2010221509 A JP2010221509 A JP 2010221509A JP 2010221509 A JP2010221509 A JP 2010221509A JP 2012078931 A JP2012078931 A JP 2012078931A
Authority
JP
Japan
Prior art keywords
unit
content
display
display control
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010221509A
Other languages
English (en)
Inventor
Fukukyo Sudo
福強 周東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010221509A priority Critical patent/JP2012078931A/ja
Priority to EP11176672A priority patent/EP2442297A1/en
Priority to US13/235,565 priority patent/US8810586B2/en
Priority to CN2011102995241A priority patent/CN102566736A/zh
Publication of JP2012078931A publication Critical patent/JP2012078931A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/06Use of more than one graphics processor to process data before displaying to one or more screens
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】 ディスプレイ表示時の消費電力を低減しつつ、統合型GPU及び専用GPUの両方の性能を最大限引き出した画像表示処理が可能になる表示制御装置を提供する。
【解決手段】 表示制御装置3は、第1表示制御部8と、第2表示制御部9と、信号線20と、出力選択部10と、モード選択制御部4とを備える構成とする。そして、モード選択制御部4は、第2の画像生成部21及び第2の画像出力部23を介して出力する第1表示モード、並びに、入力コンテンツを第2画像生成部21、信号線20及び第1画像出力部13を介して出力する第2表示モードの一方を選択する。
【選択図】 図1

Description

本発明は、表示制御装置、情報処理装置及び表示方法に関し、より詳細には、例えば用途等に応じてGPU(Graphics Processing Unit)の切り替えを行う機能を有する表示制御装置及びそれを備える情報処理装置、並びに、表示方法に関する。
従来、例えばパーソナルコンピュータ等の情報処理装置では、CPU(Central Processing Unit)やチップセットにGPU(以下、統合型GPUという)を内蔵した製品が開発されている。また、そのような情報処理装置では、例えば解像度の高い外部モニタ等の外部装置にも対応するため、外部装置に接続されるGPU(以下、専用GPUという)を別途備えるものも開発されている。
統合型GPUと専用GPUとを比べると、一般に、処理性能の点では専用GPUの方が優れているが、消費電力の点では統合型GPUの方が優れている。そこで、従来、統合型GPU及び専用GPUを備える情報処理装置では、上記特徴を考慮して両者を切り替える技術が種々提案されている(例えば、特許文献1参照)。
特許文献1には、統合型GPUと専用GPUとをユーザの操作で切り替える技術が提案されている。
特開2007−179225号公報
統合型GPU及び専用GPUを備える情報処理装置において、統合型GPU及び専用GPU間のディスプレイ出力を切り替える最も単純な手法は、マルチプレクサーという切替回路を用いて両者の一方のディスプレイ出力を選択する手法である。以下では、このマルチプレクサーを用いた切替方式を「MUXed方式」と称す。
図6に、MUXed方式を用いた表示制御装置の概略構成を示す。MUXed方式の表示制御装置200では、統合型GPU201(iGPU:integrated GPU)の出力端子及び専用GPU202(dGPU:discrete GPU)の出力端子がマルチプレクサー10の入力端子に接続される。
MUXed方式では、統合型GPU201に入力されたコンテンツは、統合型GPU201の画像生成部11、フレームバッファ12及び画像出力部13を介してマルチプレクサー10に入力される。一方、専用GPU202に入力されたコンテンツは、専用GPU202の画像生成部21、フレームバッファ22及び画像出力部23を介してマルチプレクサー10に入力される。そして、統合型GPU201の出力及び専用GPU202の出力の一方が、マルチプレクサー10で選択され、マルチプレクサー10から出力される。例えば、MUXed方式において、Blu−ray(登録商標)ディスクのコンテンツをHDMI(High-Definition Multimedia Interface) TVで表示する場合には、コンテンツは専用GPU202を介してディスプレイ出力される。
ただし、このMUXed方式では、切り替えたいディスプレイ出力の系統毎にマルチプレクサー10を設ける必要がある。さらに、この表示方式では、ディスプレイ出力の切り替え時に、表示画面が黒くなる(表示映像が途切れる)等の症状が発生する。
また、統合型GPU及び専用GPUを備える情報処理装置において、従来、統合型GPU及び専用GPUの一方のディスプレイ出力を必ず使用する表示方式も存在する。以下、この表示方式を「MUXless方式」と称す。
MUXless方式では、マルチプレクサーを設ける必要がなく、消費電力の低減を図ることができる。例えば、消費電力の低減やバッテリー駆動時間の増大を重視するノート型のパーソナルコンピュータでは、入力されたコンテンツは、必ず統合型GPUを介して出力される。この場合には、専用GPUより消費電力の低い統合型GPUを用いるので、消費電力をさらに低減することができる。
図7に、統合型GPUを必ず使用してコンテンツを出力するMUXless方式を採用した表示制御装置の概略構成を示す。なお、図7に示すMUXless方式の表示制御装置300において、図6に示すMUXed方式の表示制御装置200と同様の構成には、同じ符号を付して示す。
MUXless方式の表示制御装置300では、統合型GPU301に入力されたコンテンツは、統合型GPU301の画像生成部11、フレームバッファ12及び画像出力部13を介してディスプレイ出力される。
一方、専用GPU302に入力されたコンテンツは、まず、専用GPU302の画像生成部21でデコード処理を施される。その後、デコードされたコンテンツは、PCIe(Peripheral Component Interconnect Express)というバス信号線20(以下、PCIeバスという)を介して、統合型GPU301のフレームバッファ12に送られる。その後、フレームバッファ12に入力されたコンテンツは、画像出力部13を介してディスプレイ出力される。このように専用GPU302から統合型GPU301を介して出力するコンテンツとしては、例えば、ゲーム等のコンテンツが挙げられる。
MUXless方式では、上述のように消費電力を低減することができるだけでなく、マルチプレクサーを用いないので、ディスプレイ出力の切り替え時に表示画面が黒くなる等の症状が発生しない。すなわち、MUXless方式では、MUXed方式の上記問題を解消することができる。しかしながら、MUXless方式には、次のような問題がある。
一般に、統合型GPU及び専用GPU間の機能及び/又は性能が同等でない場合が多々ある。例えば、必ず統合型GPU301からディスプレイ出力を行うMUXless方式において専用GPU302が統合型GPU301より高性能である場合、専用GPU302の性能を最大限引き出したコンテンツの画像表示処理ができないという問題が生じる。それゆえ、この場合、用途によっては、専用GPU302から直接、コンテンツを出力したい場合も生じる。
本発明は上記状況を鑑みなされたものである。本発明の目的は、ディスプレイ表示時の消費電力を低減しつつ、統合型GPU及び専用GPUの両方の性能を最大限引き出した画像表示処理が可能になる表示制御装置及びそれを備える情報処理装置、並びに、表示方法を提供することである。
上記課題を解決するため、本発明の表示制御装置は、第1表示制御部と、第2表示制御部と、信号線と、出力選択部と、モード選択制御部とを備える構成とし、各部の構成及び機能は次のようにする。第1表示制御部は、コンテンツをデコードする第1画像生成部、及び、デコードされたコンテンツを出力する第1画像出力部を有する。第2表示制御部は、コンテンツをデコードする第2画像生成部、及び、デコードされたコンテンツを出力する第2画像出力部を有する。信号線は、第1画像生成部でデコードされたコンテンツを第2画像出力部に送る。出力選択部は、第1画像出力部の出力、及び、第2画像出力部の出力の一方を選択する。そして、モード選択制御部は、第1表示制御部を内蔵し、第1表示制御部及び第2表示制御部の機能情報に基づいて、第1表示モード及び第2表示モードの一方を選択する。なお、第1表示モードは、第2表示制御部に入力されたコンテンツを第2画像生成部及び第2画像出力部を介して出力する表示モードである。また、第2表示モードは、第2表示制御部に入力されたコンテンツを第2画像生成部、信号線及び第1画像出力部を介して出力する表示モードである。
なお、本明細書でいう「コンテンツ」は、映像(画像)情報、音声情報、文字情報、及び、それらを組み合わせた情報を含み意味である。また、映像情報には、静止画及び動画が含まれる。
本発明の情報処理装置は、上記本発明の表示制御装置と、出力選択部から出力されたコンテンツを表示する表示部とを備える構成とする。
また、本発明の表示方法は、上記本発明の表示制御装置におけるコンテンツの表示方法であり、次の手順で行う。まず、モード選択制御部が、第1表示制御部及び第2表示制御部の機能情報を取得する。次いで、モード選択制御部が、取得した第1表示制御部及び第2表示制御部の機能情報に基づいて、第1表示モード及び第2表示モードの一方を選択する。
本発明では、第1表示制御部及び第2表示制御部の機能情報に基づいてコンテンツの表示モードを第1表示モード(MUXed方式の表示モード)及び第2表示モード(MUXless方式の表示モード)間で切り替える。それゆえ、本発明によれば、コンテンツ表示時の消費電力を低減しつつ、統合型GPU及び専用GPUの両方の性能を最大限引き出した画像表示処理が可能になる。
本発明の一実施形態に係る情報処理装置の概略ブロック構成図である。 統合型GPUの機能リストの一例を示す図である。 専用GPUの機能リストの一例を示す図である。 本発明の一実施形態に係るコンテンツの表示手法のフローチャートである。 本発明の一実施形態に係るコンテンツの表示手法のフローチャートである。 MUXed方式を用いた表示制御装置の概略ブロック構成図である。 MUXless方式を用いた表示制御装置の概略ブロック構成図である。
以下に、本発明の一実施形態に係る表示制御装置及びそれを備える情報処理装置、並びに、コンテンツの表示方法の一例を、図面を参照しながら下記の順で説明する。ただし、本発明は下記の例に限定されない。
1.情報処理装置及び表示制御装置の構成例
2.コンテンツの表示処理例
<1.情報処理装置及び表示制御装置の構成例>
[情報処理装置の構成]
まず、本発明の一実施形態に係る表示制御装置(表示制御部)を備える情報処理装置の構成を説明する。図1に、本実施形態の情報処理装置の概略ブロック構成を示す。なお、図1には、コンテンツの表示処理に関与する要部のみを示す。
本実施形態の情報処理装置100は、アプリケーション入力部1と、オペレーティングシステム部2と、表示制御部3(表示制御装置)と、CPU4(モード選択制御部)と、表示部5と、外部接続インターフェース6とを備える。なお、表示制御部3の構成は、後で詳述する。
アプリケーション入力部1は、外部から所定のコンテンツを取得する。なお、コンテンツが例えば光ディスク等の記録媒体から提供される場合には、それらの記録媒体を駆動するためのドライバがアプリケーション入力部1に設けられる。また、コンテンツが例えば地上デジタルテレビ放送等の外部配給元から通信網を介して配信される場合には、外部の通信網と通信可能な通信デバイス等からなる通信インターフェースがアプリケーション入力部1に設けられる。なお、アプリケーション入力部1は、記録媒体のドライバ及び通信インターフェースの両方を備えていてもよい。
そして、アプリケーション入力部1は、該取得したコンテンツを、情報処理装置100のオペレーティングシステム部2を介して表示制御部3の後述するグラフィックスドライバ7に出力する。なお、オペレーティングシステム部2は、アプリケーション入力部1及びグラフィックスドライバ7間において、コンテンツデータの互換性を確保するための各種処理を行う。
CPU4は、情報処理装置100の動作全般を制御する制御装置及び演算処理装置である。また、本実施形態では、CPU4は、後述する統合型GPU8を内蔵する。さらに、CPU4は、後述するように、コンテンツの表示モードをMUXed方式の表示モード(以下、MUXedモードという)及びMUXless方式の表示モード(以下、MUXlessモードという)間で切り替える際の動作も制御する。
表示部5は、例えばLCD(Liquid Crystal Display)等の表示ディスプレイで構成され、表示制御部3から出力されたコンテンツを表示する。
外部接続インターフェース6は、例えば、外部ディスプレイの接続端子等で構成される。例えば、情報処理装置100がHDMI TVに接続可能な機能を有する場合、外部接続インターフェース6には、HDMI端子が設けられる。
[表示制御部の構成]
表示制御部3は、グラフィックスドライバ7(入力選択部)と、統合型GPU8(第1表示制御部)と、専用GPU9(第2表示制御部)と、マルチプレクサー10(出力選択部)とを備える。さらに、本実施形態では、統合型GPU8と専用GPU9とを接続するPCIeバス20(信号線)を有する。
なお、図1に示す例では、説明を簡略化するため、マルチプレクサー10を1系統のみ示すが、実際には、2系統のマルチプレクサー10が並列に設けられる。その一方の系統のマルチプレクサー10が、表示部5にコンテンツを出力する際に用いられ、他方の系統のマルチプレクサー10が、外部接続インターフェース6(外部ディスプレイ)にコンテンツを出力する際に用いられる。
グラフィックスドライバ7は、入力されたコンテンツに対応するGPUを選択して、該選択したGPUにコンテンツを出力する。このグラフィックスドライバ7のGPUの選択動作は、アプリケーション入力部1で使用しているデバイス(例えば、DVDドライバ、通信デバイス等)に応じて行う。なお、本発明はこれに限定されず、グラフィックスドライバ7が、入力コンテンツの例えば、フォーマット、作成日付、著作権保護規格等の情報を含む管理情報に基づいてGPUの選択動作を行うようにしてもよい。
統合型GPU8は、情報処理装置100のCPU4に内蔵され、CPU4と共通の電源で駆動される。それゆえ、統合型GPU8での消費電力は低くなる。また、統合型GPU8は、画像生成部11(第1画像生成部)、フレームバッファ12、及び、画像出力部13(第1画像出力部)を有する。そして、画像生成部11、フレームバッファ12、及び、画像出力部13は、コンテンツの入力側から、この順で電気的に接続される。
画像生成部11は、入力されたコンテンツのデータに対して所定の画像処理を施し、画像データを生成する。すなわち、画像生成部11は、入力されたコンテンツに対してデコード処理を施す。
フレームバッファ12は、画像生成部11で生成された画像データをフレーム毎に一時的に保持する。そして、フレームバッファ12は、一時的に保持したフレーム毎の画像データを順次、画像出力部13に出力する。
画像出力部13は、入力されたフレーム毎の画像データに対して、表示ディスプレイに適合させるための各種画像調整を行う。そして、画像出力部13は、画像調整された画像データを、マルチプレクサー10を介して対応する表示ディスプレイ(表示部5又は外部の表示ディスプレイ)に出力する。
専用GPU9は、例えば解像度の高い外部モニタ等の外部表示機器にコンテンツを表示する際に用いるGPUである。それゆえ、専用GPU9は、統合型GPU8に比べて処理能力は高くなるが、消費電力は高くなる。
また、専用GPU9は、画像生成部21(第2画像生成部)、フレームバッファ22、及び、画像出力部23(第2画像出力部)を有する。そして、画像生成部21、フレームバッファ22、及び、画像出力部23は、コンテンツの入力側から、この順で電気的に接続される。なお、画像生成部21、フレームバッファ22、及び、画像出力部23の入力コンテンツに対する処理機能は、それぞれ、統合型GPU8の画像生成部11、フレームバッファ12、及び、画像出力部13の入力コンテンツに対する処理機能と同様である。
マルチプレクサー10は、統合型GPU8及び専用GPU9の出力端子に接続され、統合型GPU8の出力と専用GPU9の出力とを切り替えてディスプレイ出力する。これにより、本実施形態の表示制御部3では、MUXed方式(MUXedモード)でコンテンツを表示することが可能になる。
なお、本実施形態では、統合型GPU8及び専用GPU9の出力の選択(切替)手段としてマルチプレクサー10を用いる例を説明したが、本発明はこれに限定されず、任意の選択手段を用いることができる。
PCIeバス20は、統合型GPU8のフレームバッファ12と専用GPU9の画像生成部21とを接続する。これにより、本実施形態の表示制御部3では、MUXless方式(MUXlessモード)でコンテンツを表示することが可能になる。
なお、MUXlessモードでは、専用GPU9に入力されたコンテンツは、専用GPU9の画像生成部21、統合型GPU8のフレームバッファ12及び画像出力部13を介して出力される。また、表示モードがMUXlessモードの場合には、CPU4により、マルチプレクサー10が常に統合型GPU8の出力を選択するように制御される。
上述のように、本実施形態の表示制御部3では、MUXedモード(第1表示モード)及びMUXlessモード(第2表示モード)の両方でコンテンツを表示することができる。すなわち、本実施形態の表示制御部3では、必要に応じて、コンテンツの表示モードをMUXedモード及びMUXlessモード間で適宜切り換えることができる。
それゆえ、本実施形態では、消費電力をできる限り低減することが可能になるとともに、統合型GPU8及び専用GPU9の両方の性能を最大限引き出した画像表示処理も可能になる。なお、本実施形態における表示モードの切替動作は、各GPUの対応機能に基づいて行われ、この切り替え動作は、統合型GPU8を内蔵するCPU4で制御される。
[各GPUの機能リスト例]
本実施形態では、後述するように、例えば、各GPUの対応機能と外部ディスプレイの対応機能とを照合し、その照合結果に基づいて表示モードの切り替えを行う。この照合処理を行うため、統合型GPU8及び専用GPU9は、それぞれ、対応可能な機能がまとめられた機能リストを有する。なお、各機能リストは、それぞれ対応するGPU内の記憶部(不図示)や、CPU4内に設けられた記憶部(不図示)等に格納される。
ここで、図2及び3に、それぞれ、統合型GPU8及び専用GPU9の機能リストの一例を示す。図2及び3に示す各機能リストでは、仕様(ビデオ及びオーディオ)毎に対応機能名がまとめられる。
なお、各機能リスト中の右欄の「値」は、各対応機能の有無等のパラメータを示す。例えば、「Y」及び「N」は、それぞれ対応機能の「有り」及び「無し」を示す。また、例えば、対応機能名「Source_PCM_Channels」の値「8ch」は、GPUでサポートされているL−PCM(Linear Pulse Code Modulation)のチャンネル数の最大値である。さらに、例えば、図2の機能リスト中の対応機能名「Source_Max_Fs_2ch」の値「48kHz」は、2チャンネルオーディオに対するL−PCMの最大周波数である。なお、対応機能名「Source_NonPCM_Max_Fs」の値「48kHz」は、非PCMフォーマットに対するACR(Allowed Cell Rate)の最大値である。
図2及び3の機能リストから明らかなように、本実施形態では、ビデオ仕様において、統合型GPU8では対応機能名「Source_HDMI_YCbCr」の機能に対応できないが、専用GPU9ではその機能に対応可能である。また、オーディオ仕様において、統合型GPU8では対応機能名「Source_Max_Fs_2ch」及び「Source_Max_Fs_Multi−ch」の最大周波数が48kHzであるのに対して、専用GPU9のそれは192kHzである。さらに、オーディオ仕様において、統合型GPU8ではAAC(Advanced Audio Coding)に対応できないが、専用GPU9ではAACに対応可能である。上記以外の機能項目は、両機能リストとも同じである。
上述した統合型GPU8及び専用GPU9の機能リストの差異からも、本実施形態では、専用GPU9が、統合型GPU8より高機能でかつ高性能であることが分かる。
<2.コンテンツの表示処理例>
次に、表示制御部3(表示制御装置)におけるコンテンツの表示処理について説明する。上述のように、本実施形態の表示制御部3では、MUXedモード及びMUXlessモードでコンテンツを表示することができる。そして、本実施形態では、各GPU、ディスプレイ及びコンテンツの各種情報に基づいて、コンテンツの表示モードをMUXedモード及びMUXlessモード間で適宜切り替える。
具体的には、本実施形態では、(1)情報処理装置100に接続される外部ディスプレイの情報に基づいて、コンテンツの表示モードを切り替える手法と、(2)入力コンテンツの情報に基づいてコンテンツの表示モードを切り替える手法とを用いる。そして、本実施形態では、両切り替え手法を併用して、コンテンツを表示する。以下に、各表示手法の処理例を、図面を参照しながら詳細に説明する。
(1)外部ディスプレイの情報に基づくコンテンツの表示手法
この手法では、接続した外部ディスプレイの対応機能群(機能リスト)に応じて表示モード(ディスプレイ出力モード)の切り替えを行う。なお、外部ディスプレイの対応機能群には、例えば、アナログRGB、DVI(Digital Visual Interface)、HDMI、DisplayPort等の各種インターフェースにおける表示可能な画面モードリストが含まれる。さらに、外部ディスプレイの対応機能群には、例えばHDMI、DisplayPort等の各種インターフェースにおけるオーディオフォーマットの情報も含まれる。
ここでは、外部ディスプレイの情報に基づくコンテンツの表示手法を、図4を参照しながら説明する。なお、図4は、情報処理装置100に接続される外部ディスプレイの情報に基づくコンテンツの表示手法の処理手順を示すフローチャートである。
まず、表示制御部3(具体的には統合型GPU8を内蔵するCPU4)は、外部ディスプレイの接続状態を監視する(ステップS11)。次いで、CPU4は、外部ディスプレイが接続されたか否かを判定する(ステップS12)。
ステップS12において、外部ディスプレイの接続が検出されない場合には、ステップS12はNO判定となる。この場合、CPU4は、ステップS11に戻り、外部ディスプレイの接続状態の監視を継続する。
一方、ステップS12において、外部ディスプレイの接続が検出された場合には、ステップS12はYES判定となる。この場合、CPU4は、接続された外部ディスプレイの固有情報を取得する。例えば、接続された外部ディスプレイがHDMI TVである場合には、CPU4は、そのEDID(Extended Display Identification Data)を取得する(ステップS13)。なお、EDIDには、例えばディスプレイの機種名、各種設定値、対応機能等の情報が含まれる。
次いで、CPU4は、取得したコンテンツの固有情報(例えばEDID)に含まれる外部ディスプレイ側の機能リストを列挙する(ステップS14)。
次いで、CPU4は、統合型GPU8及び専用GPU9の機能リストを取得し、それらの機能リストを外部ディスプレイ側の機能リストと照合する(ステップS15)。
次いで、CPU4は、統合型GPU8の機能リストと、接続された外部ディスプレイの機能リストとが全て対応するか否かを判定する(ステップS16)。
ステップS16において、統合型GPU8の機能リストと外部ディスプレイの機能リストとが全て対応する場合には、ステップS16はYES判定となる。この場合、統合型GPU8の性能及び機能で、外部ディスプレイの性能を十分に引き出すことが可能である。それゆえ、ステップS16がYES判定である場合には、CPU4は、コンテンツの表示モードをMUXlessモードに設定する(ステップS17)。そして、その後、CPU4は、MUXlessモードに従って、コンテンツを外部ディスプレイに表示する(ステップS20)。
一方、ステップS16において、統合型GPU8の機能リストが外部ディスプレイの機能リストに全て対応しない場合には、ステップS16はNO判定となる。この場合、統合型GPU8の性能及び機能で、外部ディスプレイの性能を十分に引き出すことができない。それゆえ、ステップS16がNO判定である場合には、CPU4は、外部ディスプレイに対して、統合型GPU8より専用GPU9の方が好適であるか否かは判定する。具体的には、CPU4は、専用GPU9と外部ディスプレイとの対応機能数が、統合型GPU8と外部ディスプレイとの対応機能数より多いか否かを判定する(ステップS18)。
ステップS18において、専用GPU9と外部ディスプレイとの対応機能数が、統合型GPU8のそれより少ない場合、ステップS18はNO判定となる。この場合、統合型GPU8の方が、専用GPU9より外部ディスプレイへの対応性が高くなる。それゆえ、ステップS18がNO判定である場合には、CPU4は、コンテンツの表示モードをMUXlessモードに設定する(ステップS17)。そして、その後、CPU4は、MUXlessモードに従って、コンテンツを外部ディスプレイに表示する(ステップS20)。
一方、ステップS18において、専用GPU9と外部ディスプレイとの対応機能数が、専用GPU9のそれより多い場合、ステップS18はYES判定となる。この場合、専用GPU9の方が、統合型GPU8より外部ディスプレイへの対応性が高くなる。それゆえ、ステップS18がYES判定である場合には、CPU4は、コンテンツの表示モードをMUXedモードに設定する(ステップS19)。そして、その後、CPU4は、MUXedモードに従って、コンテンツを外部ディスプレイに表示する(ステップS20)。
本実施形態では、このようにして、外部ディスプレイの情報に基づき、コンテンツの表示モードを切り替えて、コンテンツを表示する。
上述のように、本実施形態では、専用GPU9及び外部ディスプレイ間の対応機能数が、統合型GPU8及び外部ディスプレイ間の対応機能数より多い場合にのみ、MUXedモードでコンテンツを表示する。すなわち、外部ディスプレイの機能及び性能を統合型GPU8で十分に引き出せないときには、MUXedモードでコンテンツを表示し、外部ディスプレイの性能を最大限引き出す。そして、それ以外の場合には、機能上は統合型GPU8で十分対応可能であるので、MUXlessモードでコンテンツを表示する。
このように、各GPUの機能と外部ディスプレイの機能との対応性に応じて表示モードを適宜切り替えることにより、消費電力を低減しつつ、統合型GPU及び専用GPUの両方の性能を最大限引き出したコンテンツの表示処理が可能になる。
(2)入力コンテンツの情報に基づくコンテンツの表示手法
次に、入力コンテンツの情報に基づいてコンテンツの表示モードの切り替え、コンテンツを表示する手法について説明する。しかし、その前に、入力コンテンツの情報に基づいてコンテンツの表示モードを切り替える理由を説明する。
入力コンテンツが、例えば、DVD(Digital Versatile Disc)、Blu−ray(登録商標)、地上デジタルテレビ放等から供給される著作権で保護されたコンテンツ(以下、著作権保護コンテンツという)である場合、次のような問題がある。
本実施形態のように統合型GPU8及び専用GPU9を備え、MUXless方式でコンテンツを表示することができる表示制御部3では、上述のように、統合型GPU8及び専用GPU9間がPCIeバス20で接続される。そして、MUXlessモードでは、専用GPU9に入力されたコンテンツデータはPCIeバス20を介して統合型GPU8に送られ、最終的には統合型GPU8から出力される。
このような構成の表示制御部3の専用GPU9に入力されるコンテンツが、著作権保護コンテンツである場合、圧縮された状態から所定の処理を介してディスプレイに表示されるまでの過程において、そのコンテンツのデータが盗まれないようにする必要がある。しかしながら、PCIeバス20はデータの保護機能を備えていないので、理論上(物理的には)、PCIeバス20からコンテンツデータを読み取ることが可能である。それゆえ、MUXlessモード時に、専用GPU9で著作権保護コンテンツをデコードした後、そのデータを暗号化せずに、PCIeバス20を介して統合型GPU8に送ると、PCIeバス20上でデータが盗まれる危険性がある。
そこで、本実施形態では、上記問題を防止するため、入力コンテンツが著作権保護コンテンツである場合にはコンテンツをMUXedモードで表示し、PCIeバス20にコンテンツのデータが流れないようにする。これにより、著作権保護コンテンツをデータが盗まれる可能性のある状況に置くことなく、表示することができる。
次に、入力コンテンツの情報に基づくコンテンツの表示手法を、図5を参照しながら具体的に説明する。なお、図5は、入力コンテンツの情報に基づくコンテンツの表示手法の処理手順を示すフローチャートである。
まず、CPU4は、コンテンツの入力状況を監視する(ステップS21)。次いで、CPU4は、コンテンツが入力されたか否かを判定する(ステップS22)。
ステップS22において、コンテンツの入力が検出されない場合には、ステップS22はNO判定となる。この場合、CPU4は、ステップS21に戻り、コンテンツの入力状況の監視を継続する。
一方、ステップS22において、コンテンツの入力が検出された場合には、ステップS22はYES判定となる。この場合、CPU4は、入力されたコンテンツに書き込まれている著作権保護規格の情報を読み出す(ステップS23)。
次いで、CPU4は、ステップS23において読み出された著作権保護規格の情報に基づいて、入力コンテンツが著作権保護コンテンツであるか否かを判定する(ステップS24)。
ステップS24において、入力コンテンツが著作権保護コンテンツであると判定された場合には、ステップS24はYES判定となる。この場合、CPU4は、コンテンツの表示モードをMUXedモードに設定する(ステップS25)。
そして、ステップS25の後、CPU4は、入力された著作権保護コンテンツに対してMUXedモードに従って画像処理を施し、コンテンツを再生する(ステップS26)。
具体的には、著作権保護コンテンツが専用GPU9に入力された際には、そのコンテンツは専用GPU9で画像処理が施され、専用GPU9からディスプレイ出力され再生される。なお、例えば、CSS(Content Scrambling System)、CPRM(Content Protection for Recordable Media)、AACS(Advanced Access Content System)等の規格で保護された著作権保護コンテンツは専用GPU9で画像処理される。また、例えば、地上デジタルテレビ放送や衛星デジタル放送を視聴する場合も、その著作権保護コンテンツは専用GPU9で画像処理される。
なお、統合型GPU8に著作権保護コンテンツが入力された場合には、そのコンテンツは統合型GPU8で画像処理が施され、統合型GPU8からディスプレイ出力され再生される。
一方、ステップS24において、入力コンテンツが著作権保護コンテンツでないと判定された場合には、ステップS24はNO判定となる。この場合、CPU4は、表示出力モードをMUXlessモードに設定する(ステップS27)。
そして、ステップS27の後、CPU4は、入力コンテンツに対してMUXlessモードに従って画像処理を施し、コンテンツを再生する(ステップS28)。
具体的には、コンテンツが専用GPU9で入力された場合には、まず、そのコンテンツは専用GPU9の画像生成部21でデコードされる。次いで、そのデコードされたコンテンツのデータは、PCIeバス20及び統合型GPU8を介してディスプレイ出力され再生される。一方、コンテンツが統合型GPU8に入力された場合には、そのコンテンツは統合型GPU8で画像処理が施され、統合型GPU8からディスプレイ出力され再生される。
本実施形態では、このようにして、入力コンテンツの情報に基づき、コンテンツの表示モードを切り替えて、コンテンツを表示する。なお、本実施形態では、外部ディスプレイの情報に基づくコンテンツの表示処理と、入力コンテンツの情報に基づくコンテンツの表示処理とを併用するが、入力コンテンツが著作権保護コンテンツである場合には、後者の表示処理を優先して行う。
上述のように、本実施形態では、上記2つのコンテンツの表示手法を併用する。これにより、本実施形態では、消費電力を低減しつつ、統合型GPU8及び専用GPU9の両方の性能を最大限引き出したコンテンツの表示処理が可能になり、且つ、著作権保護コンテンツの盗難という問題を防止することができる。
なお、上記実施形態の構成は、統合型GPU及び専用GPUの両方を備え、コンテンツの表示モードの切替処理を必要とする用途であれば、任意の情報処理装置(画像処理装置)に適用可能であり、同様の効果が得られる。
また、上記実施形態では、専用GPU9が統合型GPU8より高性能及び高機能である例を説明したが、本発明はこれに限定されない。本発明は、専用GPU9が統合型GPU8より高性能又は高機能である場合、並びに、統合型GPU8が専用GPUより高性能及び/又は高機能である場合にも適用可能であり、同様の効果が得られる。
さらに、上記実施形態では、各GPUへの入力コンテンツの振り分けを、グラフィックスドライバ7を用いて行う例を説明したが、本発明はこれに限定されない。例えば、各GPUへの入力コンテンツの振り分けをユーザの操作により行うような構成にしてもよい。
1…アプリケーション入力部、2…オペレーティングシステム部、3…表示制御部、4…CPU、5…表示部、6…外部接続インターフェース、7…グラフィックスドライバ、8…統合型GPU、9…専用GPU、10…マルチプレクサー、11,21…画像生成部、12,22…フレームバッファ、13,23…画像出力部、20…PCIeバス、100…情報処理装置

Claims (7)

  1. コンテンツをデコードする第1画像生成部、及び、デコードされたコンテンツを出力する第1画像出力部を有する第1表示制御部と、
    コンテンツをデコードする第2画像生成部、及び、デコードされたコンテンツを出力する第2画像出力部を有する第2表示制御部と、
    前記第1画像生成部でデコードされたコンテンツを前記第2画像出力部に送る信号線と、
    前記第1画像出力部の出力、及び、前記第2画像出力部の出力の一方を選択する出力選択部と、
    前記第1表示制御部を内蔵し、前記第1表示制御部及び前記第2表示制御部の機能情報に基づいて、前記第2表示制御部に入力されたコンテンツを前記第2画像生成部及び前記第2画像出力部を介して出力する第1表示モード、並びに、前記第2表示制御部に入力されたコンテンツを前記第2画像生成部、前記信号線及び前記第1画像出力部を介して出力する第2表示モードの一方を選択するモード選択制御部と
    を備える表示制御装置。
  2. さらに、外部の表示機器を接続する接続部を備え、
    前記モード選択制御部は、前記接続部に接続された前記外部の表示機器の機能情報を取得し、前記外部の表示機器の機能情報と、前記第1表示制御部及び前記第2表示制御部の機能情報とを照合し、該照合結果に基づいて、前記第1表示モード及び前記第2表示モードの一方を選択する
    請求項1に記載の表示制御装置。
  3. 前記モード選択制御部は、入力されたコンテンツが著作権保護コンテンツか否かを判定し、該入力されたコンテンツが著作権保護コンテンツである場合には、前記第1表示モードを選択する
    請求項1に記載の表示制御装置。
  4. さらに、前記第1画像生成部及び前記第2画像生成部の一方を選択し、該選択した画像生成部にコンテンツを入力する入力選択部を備える
    請求項1に記載の表示制御装置。
  5. 前記第2表示制御部が、前記第1表示制御部より、性能及び/又は機能が高い
    請求項1に記載の表示制御装置。
  6. コンテンツをデコードする第1画像生成部、及び、デコードされたコンテンツを出力する第1画像出力部を有する第1表示制御部と、
    コンテンツをデコードする第2画像生成部、及び、デコードされたコンテンツを出力する第2画像出力部を有する第2表示制御部と、
    前記第1画像生成部でデコードされたコンテンツを前記第2画像出力部に送る信号線と、
    前記第1画像出力部の出力、及び、前記第2画像出力部の出力の一方を選択する出力選択部と、
    前記第1表示制御部を内蔵し、前記第1表示制御部及び前記第2表示制御部の機能情報に基づいて、前記第2表示制御部に入力されたコンテンツを前記第2画像生成部及び前記第2画像出力部を介して出力する第1表示モード、並びに、前記第2表示制御部に入力されたコンテンツを前記第2画像生成部、前記信号線及び前記第1画像出力部を介して出力する第2表示モードの一方を選択するモード選択制御部と、
    前記出力選択部から出力されたコンテンツを表示する表示部と
    を備える情報処理装置。
  7. コンテンツをデコードする第1画像生成部、及び、デコードされたコンテンツを出力する第1画像出力部を有する第1表示制御部と、コンテンツをデコードする第2画像生成部、及び、デコードされたコンテンツを出力する第2画像出力部を有する第2表示制御部と、該第1画像生成部でデコードされたコンテンツを該第2画像出力部に送る信号線と、該第1画像出力部の出力、及び、該第2画像出力部の出力の一方を選択する出力選択部と、該第1表示制御部を内蔵するモード選択制御部とを備える表示制御装置の該モード選択制御部が、該第1表示制御部及び該第2表示制御部の機能情報を取得するステップと、
    前記モード選択制御部が、前記取得した前記第1表示制御部及び前記第2表示制御部の機能情報に基づいて、前記第2表示制御部に入力されたコンテンツを前記第2画像生成部及び前記第2画像出力部を介して出力する第1表示モード、並びに、前記第2表示制御部に入力されたコンテンツを前記第2画像生成部、前記信号線及び前記第1画像出力部を介して出力する第2表示モードの一方を選択するステップと、
    を含む表示方法。
JP2010221509A 2010-09-30 2010-09-30 表示制御装置、情報処理装置及び表示方法 Pending JP2012078931A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010221509A JP2012078931A (ja) 2010-09-30 2010-09-30 表示制御装置、情報処理装置及び表示方法
EP11176672A EP2442297A1 (en) 2010-09-30 2011-08-05 Display controller with two display control sections, information processing device and display method
US13/235,565 US8810586B2 (en) 2010-09-30 2011-09-19 Display controller and method for switching display between two GPU driven data paths depending on external display capability
CN2011102995241A CN102566736A (zh) 2010-09-30 2011-09-30 显示控制器、信息处理设备和显示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010221509A JP2012078931A (ja) 2010-09-30 2010-09-30 表示制御装置、情報処理装置及び表示方法

Publications (1)

Publication Number Publication Date
JP2012078931A true JP2012078931A (ja) 2012-04-19

Family

ID=44508885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010221509A Pending JP2012078931A (ja) 2010-09-30 2010-09-30 表示制御装置、情報処理装置及び表示方法

Country Status (4)

Country Link
US (1) US8810586B2 (ja)
EP (1) EP2442297A1 (ja)
JP (1) JP2012078931A (ja)
CN (1) CN102566736A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259119B1 (en) * 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
WO2013100350A1 (en) * 2011-12-28 2013-07-04 Samsung Electronics Co., Ltd. Image processing apparatus, upgrade apparatus, display system including the same, and control method thereof
KR20140013652A (ko) * 2012-07-26 2014-02-05 삼성전자주식회사 시스템 온 칩 및 이를 포함하는 전자 기기
KR20140108843A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 디스플레이 구동 회로
CN103218987B (zh) * 2013-04-23 2015-07-08 深圳市凌启电子有限公司 视频信号显示处理方法及设备
SG2013083977A (en) * 2013-11-12 2015-06-29 Rockwell Automation Asia Pacific Business Ctr Pte Ltd System and method for an input-driven, switching-enabled, display device for an automation controller
JP6421920B2 (ja) * 2014-09-03 2018-11-14 カシオ計算機株式会社 表示装置及びその表示制御方法、制御プログラム
US10416949B2 (en) * 2015-09-24 2019-09-17 Qualcomm Incorporated Switching a wireless display mode and refreshing a graphics processing unit in an unstable state
US9971708B2 (en) 2015-12-02 2018-05-15 Advanced Micro Devices, Inc. System and method for application migration between docking station and dockable device
WO2017109961A1 (ja) * 2015-12-25 2017-06-29 日立マクセル株式会社 映像表示装置
CN108572891B (zh) * 2017-03-10 2022-06-17 鸿富锦精密工业(武汉)有限公司 显卡连接提示电路
US10224003B1 (en) * 2017-09-29 2019-03-05 Intel Corporation Switchable hybrid graphics
US10949330B2 (en) * 2019-03-08 2021-03-16 Intel Corporation Binary instrumentation to trace graphics processor code
WO2021167591A1 (en) 2020-02-18 2021-08-26 Hewlett-Packard Development Company, L.P. Graphics processor switching based on coupled display devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202053A (ja) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd 表示装置及び情報携帯端末
JP2003078671A (ja) * 2001-08-31 2003-03-14 Canon Inc サーバ装置および画像処理装置およびサーバ装置の制御方法および画像処理装置の制御方法および記憶媒体
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7613346B2 (en) * 2005-05-27 2009-11-03 Ati Technologies, Inc. Compositing in multiple video processing unit (VPU) systems
JP5076317B2 (ja) 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US7616206B1 (en) * 2006-06-16 2009-11-10 Nvidia Corporation Efficient multi-chip GPU
US20090079746A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
JP2009288430A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 情報処理装置
JP2010221509A (ja) 2009-03-23 2010-10-07 Mitsubishi Paper Mills Ltd インクジェット記録材料の製造方法
US8767820B2 (en) * 2009-11-11 2014-07-01 Dell Products, Lp Adaptive display compression for wireless transmission of rendered pixel data

Also Published As

Publication number Publication date
CN102566736A (zh) 2012-07-11
US20120081374A1 (en) 2012-04-05
US8810586B2 (en) 2014-08-19
EP2442297A1 (en) 2012-04-18

Similar Documents

Publication Publication Date Title
JP2012078931A (ja) 表示制御装置、情報処理装置及び表示方法
US9325929B2 (en) Power management in multi-stream audio/video devices
EP1596581B1 (en) A display device with data reading means
JP3828498B2 (ja) 電子機器及び表示装置設定方法
CN101364169A (zh) 信息处理设备以及输出控制方法
US6370318B1 (en) PC analog output signal control for copy protect
US20090300499A1 (en) Information processing apparatus
JP2007274296A (ja) 信号再生装置
CN100403437C (zh) 用于显示报警消息的系统和方法
JP2007158903A (ja) Hdmi出力時の解像度切換え手段
JP2010206273A (ja) 情報処理装置
JP5010666B2 (ja) 情報処理装置
JP2008301208A (ja) 映像記録装置
KR100541732B1 (ko) 컴퓨터 시스템
JP2009009321A (ja) 情報処理装置
KR101046586B1 (ko) 디스플레이장치와 이를 이용한 디스플레이 시스템
JP2014191047A (ja) メディアプレーヤー及び表示装置
JP2001016538A (ja) コンピュータシステム及びビデオデータ再生出力制御方法
JP4599441B2 (ja) 再生装置および再生装置の制御方法
CN101252655B (zh) 再现具有子屏幕画面数据的运动画面数据的方法和设备
JP4945654B2 (ja) 再生装置および再生装置の制御方法
US20050089311A1 (en) Computer system having direct media access mode
KR200404446Y1 (ko) 영상 재생 디코더를 포함하는 일체형 광고 모니터
JP2009043352A (ja) 記録再生装置及び記録再生装置の記録モード設定方法
JP4203830B2 (ja) ディスク再生装置