KR20140108843A - 디스플레이 구동 회로 - Google Patents

디스플레이 구동 회로 Download PDF

Info

Publication number
KR20140108843A
KR20140108843A KR1020130022598A KR20130022598A KR20140108843A KR 20140108843 A KR20140108843 A KR 20140108843A KR 1020130022598 A KR1020130022598 A KR 1020130022598A KR 20130022598 A KR20130022598 A KR 20130022598A KR 20140108843 A KR20140108843 A KR 20140108843A
Authority
KR
South Korea
Prior art keywords
image processing
data
image
image data
path
Prior art date
Application number
KR1020130022598A
Other languages
English (en)
Inventor
조경상
심우현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130022598A priority Critical patent/KR20140108843A/ko
Priority to TW102142259A priority patent/TWI606434B/zh
Priority to US14/186,140 priority patent/US9460685B2/en
Priority to CN201410076813.9A priority patent/CN104036711A/zh
Publication of KR20140108843A publication Critical patent/KR20140108843A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 구동 회로는 메모리부, 이미지 처리 체인부, 데이터 드라이버 및 경로 선택부를 포함한다. 메모리부는 외부의 호스트로부터 수신된 영상 데이터를 저장한다. 이미지 처리 체인부는 영상 데이터에 대한 이미지 처리를 수행한다. 데이터 드라이버는 영상 데이터에 기초하여 디스플레이 패널의 데이터 라인들을 제어한다. 경로 선택부는 동작 모드에 따라서, 외부의 호스트, 메모리부, 이미지 처리 체인부 및 데이터 드라이버를 순차적으로 연결하는 제1 데이터 경로 또는 외부의 호스트, 이미지 처리 체인부, 메모리부 및 데이터 드라이버를 순차적으로 연결하는 제2 데이터 경로를 선택적으로 활성화한다.

Description

디스플레이 구동 회로{DISPLAY DRIVER INTEGRATED CIRCUIT}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 디스플레이 패널을 구동하기 위한 디스플레이 구동 회로에 관한 것이다.
디스플레이 장치는 이미지를 표시하는 디스플레이 패널 및 상기 디스플레이 패널을 구동하는 디스플레이 구동 회로를 포함한다. 상기 디스플레이 구동 회로는 외부의 호스트로부터 영상 데이터를 수신하고, 수신된 영상 데이터에 대하여 이미지 처리를 수행하며, 이미지 처리가 수행된 영상 데이터에 기초하여 디스플레이 패널의 데이터 라인에 전압 신호를 인가함으로써 상기 디스플레이 패널을 구동할 수 있다. 최근에는 디스플레이 패널의 크기가 증가함에 따라, 디스플레이 구동 회로의 전력 소모를 감소시킬 수 있는 다양한 기술들이 연구되고 있다.
본 발명의 일 목적은 동작 모드에 따라서 내부의 데이터 경로를 효율적으로 변경할 수 있는 디스플레이 구동 회로를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 디스플레이 구동 회로는 메모리부, 이미지 처리 체인부, 데이터 드라이버 및 경로 선택부를 포함한다. 상기 메모리부는 외부의 호스트로부터 수신된 영상 데이터를 저장한다. 상기 이미지 처리 체인부는 상기 영상 데이터에 대한 이미지 처리를 수행한다. 상기 데이터 드라이버는 상기 영상 데이터에 기초하여 디스플레이 패널의 데이터 라인들을 제어한다. 상기 경로 선택부는 동작 모드에 따라서, 상기 외부의 호스트, 상기 메모리부, 상기 이미지 처리 체인부 및 상기 데이터 드라이버를 순차적으로 연결하는 제1 데이터 경로 또는 상기 외부의 호스트, 상기 이미지 처리 체인부, 상기 메모리부 및 상기 데이터 드라이버를 순차적으로 연결하는 제2 데이터 경로를 선택적으로 활성화한다.
일 실시예에서, 제1 동작 모드에서 상기 제1 데이터 경로가 활성화되고, 제2 동작 모드에서 상기 제2 데이터 경로가 활성화될 수 있다.
상기 메모리부는 상기 제1 동작 모드에서 상기 외부의 호스트로부터 수신된 상기 영상 데이터를 저장 영상 데이터로서 저장하고, 상기 이미지 처리 체인부는 상기 제1 동작 모드에서 상기 메모리부로부터 수신된 상기 저장 영상 데이터에 대한 이미지 처리를 수행하여 이미지 처리 영상 데이터를 발생하며, 상기 데이터 드라이버는 상기 제1 동작 모드에서 상기 이미지 처리 체인부로부터 수신된 상기 이미지 처리 영상 데이터에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
상기 이미지 처리 체인부는 상기 제2 동작 모드에서 상기 외부의 호스트로부터 수신된 상기 영상 데이터에 대한 이미지 처리를 수행하여 이미지 처리 영상 데이터를 발생하고, 상기 메모리부는 상기 제2 동작 모드에서 상기 이미지 처리 체인부로부터 수신된 상기 이미지 처리 영상 데이터를 저장 영상 데이터로서 저장하며, 상기 데이터 드라이버는 상기 제2 동작 모드에서 상기 메모리부로부터 수신된 상기 저장 영상 데이터에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
일 실시예에서, 상기 디스플레이 구동 회로는 패널 셀프 리프레시 모드 신호를 더 수신할 수 있다. 상기 제2 동작 모드에서 상기 패널 셀프 리프레시 모드 신호가 활성화된 경우에, 상기 디스플레이 구동 회로는 상기 외부의 호스트로부터 상기 영상 데이터를 수신하지 않으며 상기 메모리부는 상기 저장 영상 데이터를 지속적으로 출력하고 상기 데이터 드라이버는 상기 저장 영상 데이터에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
일 실시예에서, 상기 경로 선택부는 제1 멀티플렉서, 제2 멀티플렉서 및 제3 멀티플렉서를 포함할 수 있다. 상기 제1 멀티플렉서는 모드 선택 신호에 기초하여 상기 외부의 호스트로부터 수신된 상기 영상 데이터 또는 상기 이미지 처리 체인부에서 출력된 이미지 처리 영상 데이터를 선택적으로 상기 메모리부에 제공할 수 있다. 상기 제2 멀티플렉서는 상기 모드 선택 신호에 기초하여 상기 외부의 호스트로부터 수신된 상기 영상 데이터 또는 상기 메모리부에서 출력된 저장 영상 데이터를 선택적으로 상기 이미지 처리 체인부에 제공할 수 있다. 상기 제3 멀티플렉서는 상기 모드 선택 신호에 기초하여 상기 이미지 처리 영상 데이터 또는 상기 저장 영상 데이터를 선택적으로 상기 데이터 드라이버에 제공할 수 있다.
상기 모드 선택 신호가 제1 논리 레벨을 가지는 경우에, 상기 제1 멀티플렉서는 상기 영상 데이터를 상기 메모리부에 제공하고, 상기 제2 멀티플렉서는 상기 저장 영상 데이터를 상기 이미지 처리 체인부에 제공하며, 상기 제3 멀티플렉서는 상기 이미지 처리 영상 데이터를 상기 데이터 드라이버에 제공할 수 있다.
상기 모드 선택 신호가 제2 논리 레벨을 가지는 경우에, 상기 제2 멀티플렉서는 상기 영상 데이터를 상기 이미지 처리 체인부에 제공하고, 상기 제1 멀티플렉서는 상기 이미지 처리 영상 데이터를 상기 메모리부에 제공하며, 상기 제3 멀티플렉서는 상기 저장 영상 데이터를 상기 데이터 드라이버에 제공할 수 있다.
일 실시예에서, 상기 메모리부는 GRAM(Graphic Random Access Memory)을 포함할 수 있다.
상기 GRAM은 풀 프레임(full frame) 영상 데이터를 저장하기 위한 저장 용량을 가지거나, 압축 프레임(compressed frame) 영상 데이터를 저장하기 위한 저장 용량을 가질 수 있다.
일 실시예에서, 상기 이미지 처리 체인부는 캐스케이드(cascade) 형태로 연결되는 복수의 이미지 처리 블록들을 포함할 수 있다.
상기 복수의 이미지 처리 블록들 각각은 컨텐츠 기반 자동 밝기 제어(Contents-based Automatic Brightness Control; CABC), 채도 개선(Saturation Enhancement), 선예도 개선(Sharpness Enhancement), 이미지 보간(Image Interpolation), 색 보정(Color Correction), 화이트 밸런스(White Balance), 감마 보정(Gamma Correction) 및 색 변환(Color Conversion) 중에서 적어도 하나를 수행할 수 있다.
상기 디스플레이 구동 회로는 상기 디스플레이 패널의 게이트 라인들을 제어하는 게이트 드라이버를 더 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 디스플레이 구동 회로는 제1 이미지 처리 블록, 제2 이미지 처리 블록, 데이터 드라이버 및 경로 선택부를 포함한다. 상기 제1 이미지 처리 블록은 외부의 호스트로부터 수신된 영상 데이터에 대한 제1 이미지 처리를 수행한다. 상기 제2 이미지 처리 블록은 상기 영상 데이터에 대한 제2 이미지 처리를 수행한다. 상기 데이터 드라이버는 상기 영상 데이터에 기초하여 디스플레이 패널의 데이터 라인들을 제어한다. 상기 경로 선택부는 동작 모드에 따라서, 상기 외부의 호스트, 상기 제1 이미지 처리 블록, 상기 제2 이미지 처리 블록 및 상기 데이터 드라이버를 순차적으로 연결하는 제1 데이터 경로 또는 상기 외부의 호스트, 상기 제2 이미지 처리 블록, 상기 제1 이미지 처리 블록 및 상기 데이터 드라이버를 순차적으로 연결하는 제2 데이터 경로를 선택적으로 활성화한다.
일 실시예에서, 상기 디스플레이 구동 회로는 상기 영상 데이터에 대한 제3 이미지 처리를 수행하는 제3 이미지 처리 블록을 더 포함할 수 있다. 상기 경로 선택부가 상기 제1 데이터 경로를 활성화하는 경우에 상기 제3 이미지 처리 블록은 상기 제2 이미지 처리 블록과 상기 데이터 드라이버 사이에 연결되며, 상기 경로 선택부가 상기 제2 데이터 경로를 활성화하는 경우에 상기 제3 이미지 처리 블록은 상기 외부의 호스트와 상기 제2 이미지 처리 블록 사이에 연결될 수 있다.
상기와 같은 본 발명의 실시예들에 따른 디스플레이 구동 회로는 경로 선택부를 포함함으로써, 모드 선택 신호에 기초하여 내부의 데이터 전송 경로들 중 하나를 선택적으로 활성화할 수 있다. 따라서, 안정적인 동작이 요구되는 경우 및 저전력 동작이 요구되는 경우 모두에 적합한 디스플레이 구동 회로를 상대적으로 적은 비용으로 제조할 수 있으며, 다양한 이미지 처리 방식들 중에서 최적의 이미지 처리 방식을 용이하게 도출할 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 2a, 2b 및 2c는 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 도면들이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 5a 및 5b는 도 4의 디스플레이 구동 회로의 동작을 설명하기 위한 도면들이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 7은 본 발명의 실시예들에 따른 신호 처리 회로를 나타내는 블록도이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 구동 회로(Display Driver Integrated circuit; DDI)(100)는 메모리부(110), 이미지 처리 체인부(120), 데이터 드라이버(160) 및 경로 선택부(140)를 포함한다. 도시의 편의상 생략되었으나, 디스플레이 구동 회로(100)는 컨트롤러(예를 들어, 도 8의 730) 및 게이트 드라이버(예를 들어, 도 8의 750)를 더 포함할 수 있다. 디스플레이 구동 회로를 포함하는 디스플레이 시스템의 구체적인 구성에 대해서는 도 8을 참조하여 후술하도록 한다.
메모리부(110)는 외부의 호스트(예를 들어, 도 8의 600)로부터 수신된 영상 데이터(IDAT)를 저장한다. 예를 들어, 메모리부(110)는 GRAM(Graphic Random Access Memory)을 포함할 수 있으며, 풀 프레임(full frame) 영상 데이터를 저장하기 위한 저장 용량을 가지거나 압축 프레임(compressed frame) 영상 데이터를 저장하기 위한 저장 용량을 가질 수 있다. 또한, 상기 외부의 호스트는 중앙 처리 장치(Central Processing Unit; CPU) 또는 그래픽 처리 장치(Graphic Processing Unit; GPU)와 같은 프로세서일 수 있다.
이미지 처리 체인부(120)는 영상 데이터(IDAT)에 대한 이미지 처리를 수행한다. 예를 들어, 이미지 처리 체인부(120)는 캐스케이드(cascade) 형태로 연결되는 복수의 이미지 처리 블록들(122a, 122b, ..., 122k)을 포함할 수 있다. 복수의 이미지 처리 블록들(122a, 122b, ..., 122k) 각각은 컨텐츠 기반 자동 밝기 제어(Contents-based Automatic Brightness Control; CABC), 채도 개선(Saturation Enhancement), 선예도 개선(Sharpness Enhancement), 이미지 보간(Image Interpolation), 색 보정(Color Correction), 화이트 밸런스(White Balance), 감마 보정(Gamma Correction) 및 색 변환(Color Conversion) 등과 같은 다양한 이미지 처리들 중에서 적어도 하나를 수행할 수 있다.
데이터 드라이버(160)는 영상 데이터(IDAT)에 기초하여 디스플레이 패널(예를 들어, 도 8의 710)의 데이터 라인들을 제어한다. 예를 들어, 데이터 드라이버(160)는 영상 데이터(IDAT)에 기초하여 상기 디스플레이 패널의 데이터 라인들에 복수의 구동 전압을 인가함으로써, 영상 데이터(IDAT)에 상응하는 이미지를 상기 디스플레이 패널에 표시할 수 있다.
경로 선택부(140)는 동작 모드에 따라서 제1 데이터 경로 또는 제2 데이터 경로를 선택적으로 활성화한다. 상기 제1 데이터 경로는 상기 외부의 호스트, 메모리부(110), 이미지 처리 체인부(120) 및 데이터 드라이버(160)를 순차적으로 연결하도록 형성되며, 상기 제2 데이터 경로는 상기 외부의 호스트, 이미지 처리 체인부(120), 메모리부(110) 및 데이터 드라이버(160)를 순차적으로 연결하도록 형성된다. 즉, 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)가 메모리부(110)를 먼저 경유하는지 또는 이미지 처리 체인부(120)를 먼저 경유하는지에 따라서, 디스플레이 구동 회로(100) 내의 데이터 전송 경로가 상기 제1 데이터 경로 또는 상기 제2 데이터 경로로 구분될 수 있다. 이 때, 메모리부(110), 이미지 처리 체인부(120) 및 경로 선택부(140)는 데이터 처리부(예를 들어, 도 8의 740)로서 구현될 수 있다.
일 실시예에서, 경로 선택부(140)는 제1 멀티플렉서(142), 제2 멀티플렉서(144) 및 제3 멀티플렉서(146)를 포함할 수 있다. 제1 멀티플렉서(142)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 이미지 처리 체인부(120)의 출력을 선택적으로 메모리부(110)에 제공할 수 있다. 제2 멀티플렉서(144)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 메모리부(110)의 출력을 선택적으로 이미지 처리 체인부(120)에 제공할 수 있다. 제3 멀티플렉서(146)는 모드 선택 신호(MS)에 기초하여 이미지 처리 체인부(120)의 출력 또는 메모리부(110)의 출력을 선택적으로 데이터 드라이버(160)에 제공할 수 있다. 모드 선택 신호(MS)는 상기 외부의 호스트 또는 디스플레이 구동 회로(100) 내의 상기 컨트롤러로부터 수신될 수 있다.
일 실시예에서, 제1 동작 모드에서 상기 제1 데이터 경로가 활성화되고, 제2 동작 모드에서 상기 제2 데이터 경로가 활성화될 수 있다. 상기 제1 동작 모드는 정상 동작 모드(normal operation mode)일 수 있고, 상기 제2 동작 모드는 저전력 모드(low power mode)일 수 있다. 동작 모드에 따른 데이터 경로의 활성화 동작에 대해서는 도 2a, 2b 및 2c를 참조하여 후술하도록 한다.
본 발명의 실시예들에 따른 디스플레이 구동 회로(100)는 경로 선택부(140)를 포함함으로써, 동작 모드에 따라서 내부의 데이터 전송 경로들 중 하나를 선택적으로 활성화할 수 있다. 구체적으로, 모드 선택 신호(MS)에 기초하여 안정적인 동작 시에 요구되는 제1 데이터 경로 또는 저전력 동작 시에 요구되는 제2 데이터 경로가 선택적으로 활성화될 수 있다. 따라서, 디스플레이 구동 회로(100) 내부의 데이터 전송 경로를 상대적으로 간단하게 변경할 수 있으며, 안정적인 동작이 요구되는 경우 및 저전력 동작이 요구되는 경우 모두에 적합한 디스플레이 구동 회로를 상대적으로 적은 비용으로 제조할 수 있다.
도 2a, 2b 및 2c는 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 도면들이다. 도 2a는 상기 제1 동작 모드(즉, 상기 정상 동작 모드)에서 디스플레이 구동 회로(100)의 동작을 나타내고, 도 2b는 상기 제2 동작 모드(즉, 상기 저전력 모드)에서 디스플레이 구동 회로(100)의 동작을 나타내며, 도 2c는 상기 제2 동작 모드에서 패널 셀프 리프레시(Panel Self Refresh; PSR) 모드 신호(PSRMS)가 활성화된 경우에 디스플레이 구동 회로(100)의 동작을 나타낼 수 있다.
도 2a를 참조하면, 디스플레이 구동 회로(100)는 상기 제1 동작 모드에서 제1 데이터 경로(DPATH1)를 활성화할 수 있다.
구체적으로, 상기 제1 동작 모드에서, 모드 선택 신호(MS)는 제1 논리 레벨(예를 들어, '0')을 가질 수 있다. 모드 선택 신호(MS)의 값은 레지스터(미도시) 또는 신호 입출력 핀(미도시)을 통해 설정될 수 있다. 제1 멀티플렉서(142)는 모드 선택 신호(MS)에 기초하여 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)를 메모리부(110)에 제공할 수 있다. 메모리부(110)는 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)를 저장 영상 데이터(SIDAT)로서 저장할 수 있다. 제2 멀티플렉서(144)는 모드 선택 신호(MS)에 기초하여 메모리부(110)에서 출력된 저장 영상 데이터(SIDAT)를 이미지 처리 체인부(120)에 제공할 수 있다. 이미지 처리 체인부(120)는 메모리부(110)로부터 수신된 저장 영상 데이터(SIDAT)에 대한 이미지 처리를 수행하여 이미지 처리 영상 데이터(PIDAT)를 발생할 수 있다. 제3 멀티플렉서(146)는 모드 선택 신호(MS)에 기초하여 이미지 처리 체인부(120)에서 출력된 이미지 처리 영상 데이터(PIDAT)를 데이터 드라이버(160)에 제공할 수 있다. 데이터 드라이버(160)는 이미지 처리 체인부(120)로부터 수신된 이미지 처리 영상 데이터(PIDAT)에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
도 2b를 참조하면, 디스플레이 구동 회로(100)는 상기 제2 동작 모드에서 제2 데이터 경로(DPATH2)를 활성화할 수 있다.
구체적으로, 상기 제2 동작 모드에서, 모드 선택 신호(MS)는 제2 논리 레벨(예를 들어, '1')을 가질 수 있다. 제2 멀티플렉서(144)는 모드 선택 신호(MS)에 기초하여 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)를 이미지 처리 체인부(120)에 제공할 수 있다. 이미지 처리 체인부(120)는 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)에 대한 이미지 처리를 수행하여 이미지 처리 영상 데이터(PIDAT')를 발생할 수 있다. 제1 멀티플렉서(142)는 모드 선택 신호(MS)에 기초하여 이미지 처리 체인부(120)에서 출력된 이미지 처리 영상 데이터(PIDAT')를 메모리부(110)에 제공할 수 있다. 메모리부(110)는 이미지 처리 체인부(120)로부터 수신된 이미지 처리 영상 데이터(PIDAT')를 저장 영상 데이터(SIDAT')로서 저장할 수 있다. 제3 멀티플렉서(146)는 모드 선택 신호(MS)에 기초하여 메모리부(110)에서 출력된 저장 영상 데이터(SIDAT')를 데이터 드라이버(160)에 제공할 수 있다. 데이터 드라이버(160)는 메모리부(110)로부터 수신된 저장 영상 데이터(SIDAT')에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
도 2c를 참조하면, 디스플레이 구동 회로(100)는 상기 제2 동작 모드에서 패널 셀프 리프레시 모드 신호(PSRMS)가 활성화된 경우에, 즉 패널 셀프 리프레시 모드에서 제2 데이터 경로(DPATH2) 중 일부를 활성화할 수 있다.
구체적으로, 디스플레이 구동 회로(100)는 패널 셀프 리프레시 모드 신호(PSRMS)를 더 수신할 수 있다. 패널 셀프 리프레시 모드 신호(PSRMS)는 상기 외부의 호스트 또는 디스플레이 구동 회로(100) 내의 상기 컨트롤러로부터 수신될 수 있다. 상기 제2 동작 모드에서 패널 셀프 리프레시 모드 신호(PSRMS)가 활성화된 경우에, 디스플레이 구동 회로(100)는 상기 패널 셀프 리프레시 모드로 동작할 수 있다. 즉, 디스플레이 구동 회로(100)는 상기 외부의 호스트로부터 영상 데이터(IDAT)를 수신하지 않으며, 이에 따라 제2 멀티플렉서(144), 이미지 처리 체인부(120) 및 제1 멀티플렉서(142)는 비활성화될 수 있다. 메모리부(110)는 패널 셀프 리프레시 모드 신호(PSRMS)에 기초하여 상기 제2 동작 모드에서 저장되었던 저장 영상 데이터(SIDAT')를 지속적으로 출력하여 데이터 드라이버(160)에 제공할 수 있다. 제3 멀티플렉서(146)는 모드 선택 신호(MS)에 기초하여 메모리부(110)에서 출력된 저장 영상 데이터(SIDAT')를 데이터 드라이버(160)에 제공하며, 데이터 드라이버(160)는 메모리부(110)로부터 수신된 저장 영상 데이터(SIDAT')에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
도 2a를 참조하여 상술한 상기 제1 동작 모드에서, 영상 데이터(IDAT)는 메모리부(110)에 먼저 저장되고 그 후에 이미지 처리 체인부(120)에 의해 이미지 처리될 수 있으며, 이미지 처리 체인부(120)에서 출력된 이미지 처리 영상 데이터(PIDAT)에 기초하여 상기 디스플레이 패널이 구동될 수 있다. 이 때, 메모리부(110)가 버퍼의 역할을 함으로써, 이미지 처리 체인부(120)가 안정적으로 동작할 수 있다. 또한 도 2b를 참조하여 상술한 상기 제2 동작 모드에서, 영상 데이터(IDAT)는 이미지 처리 체인부(120)에 의해 먼저 이미지 처리되고, 그 후에 메모리부(110)에 저장될 수 있으며, 메모리부(110)에서 출력된 저장 영상 데이터(SIDAT')에 기초하여 상기 디스플레이 패널이 구동될 수 있다. 특히 도 2c를 참조하여 상술한 상기 패널 셀프 리프레시 모드에서, 내부에 저장된 영상 데이터(즉, 저장 영상 데이터(SIDAT'))에 기초하여 상기 디스플레이 패널이 자체적으로 구동되며, 이미지 처리 체인부(120)는 상기 이미지 처리를 수행하지 않으므로, 디스플레이 구동 회로(100)의 전력 소모가 감소될 수 있다.
도 3은 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 3을 참조하면, 디스플레이 구동 회로(100a)는 메모리부(110), 이미지 처리 체인부(120), 데이터 드라이버(160) 및 경로 선택부(140a)를 포함한다.
경로 선택부(140a)의 구성이 변경되는 것을 제외하면, 도 3의 디스플레이 구동 회로(100a)는 도 1의 디스플레이 구동 회로(100)와 실질적으로 동일할 수 있다.
경로 선택부(140a)는 동작 모드에 따라서 제1 데이터 경로 또는 제2 데이터 경로를 선택적으로 활성화한다. 경로 선택부(140a)는 제1 스위치(SW1), 제2 스위치(SW2) 및 제3 스위치(SW3)를 포함할 수 있다. 제1 스위치(SW1)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 이미지 처리 체인부(120)의 출력을 선택적으로 메모리부(110)에 제공할 수 있다. 제2 스위치(SW2)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 메모리부(110)의 출력을 선택적으로 이미지 처리 체인부(120)에 제공할 수 있다. 제3 스위치(SW3)는 모드 선택 신호(MS)에 기초하여 이미지 처리 체인부(120)의 출력 또는 메모리부(110)의 출력을 선택적으로 데이터 드라이버(160)에 제공할 수 있다.
도 4는 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 4를 참조하면, 디스플레이 구동 회로(200)는 제1 이미지 처리 블록(210), 제2 이미지 처리 블록(220), 데이터 드라이버(260) 및 경로 선택부(250)를 포함한다. 도시의 편의상 생략되었으나, 디스플레이 구동 회로(200)는 컨트롤러(예를 들어, 도 8의 730), 게이트 드라이버(예를 들어, 도 8의 750) 및 메모리부(예를 들어, 도 1의 110)를 더 포함할 수 있다.
제1 이미지 처리 블록(210)은 외부의 호스트(예를 들어, 도 8의 600)로부터 수신된 영상 데이터(IDAT)에 대한 제1 이미지 처리를 수행한다. 제2 이미지 처리 블록(220)은 영상 데이터(IDAT)에 대한 제2 이미지 처리를 수행한다. 이미지 처리 블록들(210, 220) 각각은 CABC, 채도 개선, 선예도 개선, 이미지 보간, 색 보정, 화이트 밸런스, 감마 보정 및 색 변환 등과 같은 다양한 이미지 처리들 중에서 적어도 하나를 수행할 수 있다. 데이터 드라이버(260)는 영상 데이터(IDAT)에 기초하여 디스플레이 패널(예를 들어, 도 8의 710)의 데이터 라인들을 제어한다.
경로 선택부(250)는 동작 모드에 따라서 제1 데이터 경로 또는 제2 데이터 경로를 선택적으로 활성화한다. 상기 제1 데이터 경로는 상기 외부의 호스트, 제1 이미지 처리 블록(210), 제2 이미지 처리 블록(220) 및 데이터 드라이버(260)를 순차적으로 연결하도록 형성되며, 상기 제2 데이터 경로는 상기 외부의 호스트, 제2 이미지 처리 블록(220), 제1 이미지 처리 블록(210) 및 데이터 드라이버(260)를 순차적으로 연결하도록 형성된다. 즉, 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)가 제1 이미지 처리 블록(210)을 먼저 경유하는지 또는 제2 이미지 처리 블록(220)을 먼저 경유하는지에 따라서, 디스플레이 구동 회로(200) 내의 데이터 전송 경로가 상기 제1 데이터 경로 또는 상기 제2 데이터 경로로 구분될 수 있다. 이 때, 제1 이미지 처리 블록(210), 제2 이미지 처리 블록(220) 및 경로 선택부(250)는 데이터 처리부(예를 들어, 도 8의 740)로서 구현될 수 있다.
일 실시예에서, 경로 선택부(250)는 제1 멀티플렉서(252), 제2 멀티플렉서(254) 및 제3 멀티플렉서(256)를 포함할 수 있다. 제1 멀티플렉서(252)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 제2 이미지 처리 블록(220)의 출력을 선택적으로 제1 이미지 처리 블록(210)에 제공할 수 있다. 제2 멀티플렉서(254)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 제1 이미지 처리 블록(210)의 출력을 선택적으로 제2 이미지 처리 블록(220)에 제공할 수 있다. 제3 멀티플렉서(256)는 모드 선택 신호(MS)에 기초하여 제1 이미지 처리 블록(210)의 출력 또는 제2 이미지 처리 블록(220)의 출력을 선택적으로 데이터 드라이버(260)에 제공할 수 있다.
한편, 도시하지는 않았지만, 상기 메모리부는 상기 데이터 경로들의 전단(예를 들어, 영상 데이터(IDAT)의 입력 단자와 제1 멀티플렉서(252)의 사이)에 배치되거나, 상기 데이터 경로들의 후단(예를 들어, 제3 멀티플렉서(256)와 데이터 드라이버(260)의 사이)에 배치될 수 있다.
본 발명의 실시예들에 따른 디스플레이 구동 회로(200)는 경로 선택부(250)를 포함함으로써, 모드 선택 신호(MS)에 기초하여 제1 이미지 처리를 먼저 수행하는 제1 이미지 처리 방식에 상응하는 제1 데이터 경로 또는 제2 이미지 처리를 먼저 수행하는 제2 이미지 처리 방식에 상응하는 제2 데이터 경로를 선택적으로 활성화할 수 있다. 따라서, 디스플레이 구동 회로(200) 내부의 데이터 전송 경로(예를 들어, 이미지 처리 순서)를 상대적으로 간단하게 변경할 수 있으며, 다양한 이미지 처리 방식들 중에서 최적의 이미지 처리 방식을 용이하게 도출할 수 있다.
도 5a 및 5b는 도 4의 디스플레이 구동 회로의 동작을 설명하기 위한 도면들이다.
도 5a를 참조하면, 디스플레이 구동 회로(200)는 모드 선택 신호(MS)에 기초하여 제1 데이터 경로(DPATH1')를 활성화할 수 있다.
구체적으로, 모드 선택 신호(MS)가 제1 논리 레벨(예를 들어, '0')을 가지는 경우에, 제1 멀티플렉서(252)는 모드 선택 신호(MS)에 기초하여 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)를 제1 이미지 처리 블록(210)에 제공할 수 있다. 제1 이미지 처리 블록(210)은 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)에 대한 제1 이미지 처리를 수행하여 제1 이미지 처리 영상 데이터(PIDAT1)를 발생할 수 있다. 제2 멀티플렉서(254)는 모드 선택 신호(MS)에 기초하여 제1 이미지 처리 블록(210)에서 출력된 제1 이미지 처리 영상 데이터(PIDAT1)를 제2 이미지 처리 블록(220)에 제공할 수 있다. 제2 이미지 처리 블록(220)은 제1 이미지 처리 블록(210)으로부터 수신된 제1 이미지 처리 영상 데이터(PIDAT1)에 대한 제2 이미지 처리를 수행하여 제2 이미지 처리 영상 데이터(PIDAT2)를 발생할 수 있다. 제3 멀티플렉서(256)는 모드 선택 신호(MS)에 기초하여 제2 이미지 처리 블록(220)에서 출력된 제2 이미지 처리 영상 데이터(PIDAT2)를 데이터 드라이버(260)에 제공할 수 있다. 데이터 드라이버(260)는 제2 이미지 처리 블록(220)으로부터 수신된 제2 이미지 처리 영상 데이터(PIDAT2)에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
도 5b를 참조하면, 디스플레이 구동 회로(200)는 모드 선택 신호(MS)에 기초하여 제2 데이터 경로(DPATH2')를 활성화할 수 있다.
구체적으로, 모드 선택 신호(MS)가 제2 논리 레벨(예를 들어, '1')을 가지는 경우에, 제2 멀티플렉서(254)는 모드 선택 신호(MS)에 기초하여 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)를 제2 이미지 처리 블록(220)에 제공할 수 있다. 제2 이미지 처리 블록(220)은 상기 외부의 호스트로부터 수신된 영상 데이터(IDAT)에 대한 제2 이미지 처리를 수행하여 제2 이미지 처리 영상 데이터(PIDAT2')를 발생할 수 있다. 제1 멀티플렉서(252)는 모드 선택 신호(MS)에 기초하여 제2 이미지 처리 블록(220)에서 출력된 제2 이미지 처리 영상 데이터(PIDAT2')를 제1 이미지 처리 블록(210)에 제공할 수 있다. 제1 이미지 처리 블록(210)은 제2 이미지 처리 블록(220)으로부터 수신된 제2 이미지 처리 영상 데이터(PIDAT2')에 대한 제1 이미지 처리를 수행하여 제1 이미지 처리 영상 데이터(PIDAT1')를 발생할 수 있다. 제3 멀티플렉서(146)는 모드 선택 신호(MS)에 기초하여 제1 이미지 처리 블록(210)에서 출력된 제1 이미지 처리 영상 데이터(PIDAT1')를 데이터 드라이버(260)에 제공할 수 있다. 데이터 드라이버(260)는 제1 이미지 처리 블록(210)으로부터 수신된 제1 이미지 처리 영상 데이터(PIDAT1')에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어할 수 있다.
도 5a를 참조하여 상술한 것처럼 영상 데이터(IDAT)에 대한 제1 이미지 처리가 먼저 수행되고 그 후에 제2 이미지 처리가 수행될 수도 있고, 도 5b를 참조하여 상술한 것처럼 영상 데이터(IDAT)에 대한 제2 이미지 처리가 먼저 수행되고 그 후에 제1 이미지 처리가 수행될 수도 있다. 상술한 두 가지의 이미지 처리 방식을 비교함으로써, 최적의 이미지 처리 방식이 용이하게 도출될 수 있다.
도 6은 본 발명의 실시예들에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 6을 참조하면, 디스플레이 구동 회로(200a)는 제1 이미지 처리 블록(210), 제2 이미지 처리 블록(220), 제3 이미지 처리 블록(230), 데이터 드라이버(260) 및 경로 선택부(250a)를 포함한다.
제3 이미지 처리 블록(230)을 더 포함하고 이에 따라 경로 선택부(250a)의 구성이 변경되는 것을 제외하면, 도 6의 디스플레이 구동 회로(200a)는 도 4의 디스플레이 구동 회로(200)와 실질적으로 동일할 수 있다.
제3 이미지 처리 블록(230)은 영상 데이터(IDAT)에 대한 제3 이미지 처리를 수행한다. 경로 선택부(250a)는 동작 모드에 따라서 제1 데이터 경로 또는 제2 데이터 경로를 선택적으로 활성화한다. 상기 제1 데이터 경로는 상기 외부의 호스트, 제1 이미지 처리 블록(210), 제2 이미지 처리 블록(220), 제3 이미지 처리 블록(230) 및 데이터 드라이버(260)를 순차적으로 연결하도록 형성되며, 상기 제2 데이터 경로는 상기 외부의 호스트, 제3 이미지 처리 블록(230), 제2 이미지 처리 블록(220), 제1 이미지 처리 블록(210) 및 데이터 드라이버(260)를 순차적으로 연결하도록 형성된다. 즉, 경로 선택부(250a)가 상기 제1 데이터 경로를 활성화하는 경우에 제3 이미지 처리 블록(230)은 제2 이미지 처리 블록(220)과 데이터 드라이버(260) 사이에 연결되며, 경로 선택부(250a)가 상기 제2 데이터 경로를 활성화하는 경우에 제3 이미지 처리 블록(230)은 상기 외부의 호스트와 제2 이미지 처리 블록(220) 사이에 연결될 수 있다.
일 실시예에서, 경로 선택부(250a)는 제1 멀티플렉서(252a), 제2 멀티플렉서(254a), 제3 멀티플렉서(256a) 및 제4 멀티플렉서(258a)를 포함할 수 있다. 제1 멀티플렉서(252a)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 제2 이미지 처리 블록(220)의 출력을 선택적으로 제1 이미지 처리 블록(210)에 제공할 수 있다. 제2 멀티플렉서(254a)는 모드 선택 신호(MS)에 기초하여 제1 이미지 처리 블록(210)의 출력 또는 제3 이미지 처리 블록(230)의 출력을 선택적으로 제2 이미지 처리 블록(220)에 제공할 수 있다. 제3 멀티플렉서(256a)는 모드 선택 신호(MS)에 기초하여 영상 데이터(IDAT) 또는 제2 이미지 처리 블록(220)의 출력을 선택적으로 제3 이미지 처리 블록(230)에 제공할 수 있다. 제4 멀티플렉서(258a)는 모드 선택 신호(MS)에 기초하여 제1 이미지 처리 블록(210)의 출력 또는 제3 이미지 처리 블록(230)의 출력을 선택적으로 데이터 드라이버(260)에 제공할 수 있다.
도시하지는 않았지만, 도 4 및 6의 실시예들에서 경로 선택부에 포함되는 멀티플렉서는 스위치로 대체될 수 있으며, 디스플레이 구동 회로에 포함되는 이미지 처리 블록의 개수 및 그에 따른 경로 선택부의 구성은 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 도 6의 실시예에서 경로 선택부는, 제1, 제2 및 제3 이미지 처리들이 수행되는 순서를 조합하여 얻을 수 있는 여섯 가지의 이미지 처리 방식이 모두 수행 가능하도록 구현될 수도 있다.
도 7은 본 발명의 실시예들에 따른 신호 처리 회로를 나타내는 블록도이다.
도 7을 참조하면, 신호 처리 회로(300)는 제1 신호 처리 블록(310), 제2 신호 처리 블록(320) 및 경로 선택부(340)를 포함한다.
제1 신호 처리 블록(310)은 입력 신호(ISIG)에 대한 제1 신호 처리를 수행한다. 제2 신호 처리 블록(320)은 입력 신호(ISIG)에 대한 제2 신호 처리를 수행한다. 경로 선택부(340)는 동작 모드에 따라서 제1 신호 처리 블록(310) 및 제2 신호 처리 블록(320)을 순차적으로 연결하는 제1 신호 경로 또는 제2 신호 처리 블록(320) 및 제1 신호 처리 블록(310)을 순차적으로 연결하는 제2 신호 경로를 선택적으로 활성화하며, 입력 신호(ISIG)에 대한 제1 및 제2 신호 처리가 수행된 출력 신호(OSIG)를 제공한다. 경로 선택부(340)는 제1 멀티플렉서(342), 제2 멀티플렉서(344) 및 제3 멀티플렉서(346)를 포함할 수 있다.
본 발명의 실시예들은 디스플레이 구동 회로뿐 아니라 복수의 신호 처리 블록들을 포함하는 일반적인 신호 처리 회로에도 적용될 수 있다. 신호 처리 회로(300)는 모드 선택 신호(MS)에 기초하여 내부의 신호 경로를 상대적으로 간단하게 변경할 수 있으며, 입력 신호(ISIG)에 대한 다양한 신호 처리 방식들 중에서 최적의 신호 처리 방식을 상대적으로 용이하게 도출할 수 있다.
도 8은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 8을 참조하면, 디스플레이 시스템(500)은 호스트(600) 및 디스플레이 장치(700)를 포함한다.
호스트(600)는 영상 데이터(IDAT) 및 시스템 제어 신호(SCON)를 디스플레이 장치(700)에 전송한다. 호스트는 CPU, GPU 또는 마이크로프로세서와 같은 프로세서일 수 있다.
디스플레이 장치(700)는 디스플레이 패널(710) 및 디스플레이 구동 회로(720)를 포함한다.
디스플레이 패널(710)은 복수의 게이트 라인들(GL1~GLn)과 복수의 데이터 라인들(DL1~DLm)을 포함하며, 각 게이트 라인과 각 데이터 라인이 교차하는 영역에 정의되는 복수의 화소(pixel)들을 포함한다. 상기 복수의 화소들은 매트릭스 형태로 배열되어 화소 어레이를 형성할 수 있다. 디스플레이 패널(710)은 LCD(Liquid Crystal Display) 패널, LED(Light Emitting Diode) 패널, OLED(Organic LED) 패널, FED 패널(Field Emission Display) 등을 포함할 수 있다.
디스플레이 구동 회로(720)는 디스플레이 패널(710)이 영상 데이터(IDAT)에 상응하는 이미지를 표시할 수 있도록 디스플레이 패널(710)을 제어한다. 디스플레이 구동 회로(720)는 컨트롤러(730), 데이터 처리부(740), 게이트 드라이버(750) 및 데이터 드라이버(760)를 포함할 수 있다.
컨트롤러(730)는 시스템 제어 신호(SCON)에 기초하여 제어 신호들(CON1, CON2, CON3)을 발생한다. 예를 들어, 제1 제어 신호(CON1)는 데이터 처리부(740)를 제어하기 위한 모드 선택 신호(MS), 패널 셀프 리프레시 모드 신호(PSRMS) 등을 포함할 수 있다. 제2 제어 신호(CON2)는 게이트 드라이버(750)를 제어하기 위한 게이트 드라이버 제어 신호일 수 있고, 제3 제어 신호(CON3)는 데이터 드라이버(760)를 제어하기 위한 데이터 드라이버 제어 신호일 수 있다. 컨트롤러(730)는 데이터 처리부(740), 게이트 드라이버(750) 및 데이터 드라이버(760)의 동작을 제어할 수 있는 모든 종류의 타이밍 컨트롤러를 포함할 수 있다.
데이터 처리부(740)는 영상 데이터(IDAT)를 처리한다. 데이터 처리부(740)는 제1 제어 신호(CON1)에 포함되는 모드 선택 신호(MS)에 기초하여 내부의 데이터 전송 경로들 중 하나를 선택적으로 활성화할 수 있다. 일 실시예에서, 데이터 처리부(740)는 도 1 및 3에 도시된 실시예와 유사하게 메모리부, 이미지 처리 체인부 및 경로 선택부를 포함하여 구현될 수 있다. 이 경우, 영상 데이터(IDAT)가 상기 메모리부를 먼저 경유하는 제1 데이터 경로 또는 영상 데이터(IDAT)가 상기 이미지 처리 체인부를 먼저 경유하는 제2 데이터 경로가 선택적으로 활성화됨으로써, 안정적인 동작이 요구되는 경우 및 저전력 동작이 요구되는 경우 모두에 적합한 디스플레이 구동 회로를 효율적으로 구현할 수 있다. 다른 실시예에서, 데이터 처리부(740)는 도 4 및 6에 도시된 실시예와 유사하게 복수의 이미지 처리 블록들 및 경로 선택부를 포함하여 구현될 수 있다. 이 경우, 영상 데이터(IDAT)에 대한 제1 이미지 처리 방식에 상응하는 제1 데이터 경로 또는 영상 데이터(IDAT)에 대한 제2 이미지 처리 방식에 상응하는 제2 데이터 경로가 선택적으로 활성화됨으로써, 최적의 이미지 처리 방식을 용이하게 도출할 수 있다.
게이트 드라이버(750)는 디스플레이 패널(710)의 게이트 라인들(GL1~GLn)을 제어한다. 예를 들어, 게이트 드라이버(750)는 제2 제어 신호(CON2)를 기초로 디스플레이 패널(710)의 게이트 라인들(GL1~GLn)을 선택적으로 활성화하여 상기 화소 어레이의 행을 선택할 수 있다. 데이터 드라이버(760)는 데이터 처리부(740)에서 출력된 이미지 처리 영상 데이터(IDAT')에 기초하여 디스플레이 패널(710)의 데이터 라인들(DL1~DLm)을 제어한다. 예를 들어, 데이터 드라이버(760)는 제3 제어 신호(CON3), 영상 데이터(IDAT') 및 전압 발생기(미도시)로부터 제공되는 입력 전압에 기초하여 디스플레이 패널(710)의 데이터 라인들(DL1~DLm)에 복수의 구동 전압들을 인가할 수 있다. 디스플레이 패널(710)은 상기와 같은 게이트 드라이버(750) 및 데이터 드라이버(760)의 동작에 의하여 구동되며, 영상 데이터(IDAT)에 상응하는 이미지를 표시할 수 있다.
도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 9를 참조하면, 전자 기기(1000)는 프로세서(1100), 메모리 장치(1200), 디스플레이 장치(700), 저장 장치(1400), 입출력 장치(1500) 및 전원 장치(1600)를 포함한다.
프로세서(1100)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라서, 프로세서(1100)는 마이크로프로세서, CPU 또는 GPU일 수 있다. 프로세서(1100)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(1200), 디스플레이 장치(700), 저장 장치(1400) 및 입출력 장치(1500)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 프로세서(1100)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1200)는 전자 기기(1000)의 동작에 필요한 데이터를 저장할 수 있으며, 예를 들어 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치들 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM), 플래시 메모리 장치(flash memory device), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric random access memory) 등과 같은 비휘발성 메모리 장치들 중 하나일 수 있다.
저장 장치(1400)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive) 및 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1500)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(1600)는 전자 기기(1000)의 동작에 필요한 동작 전압을 공급할 수 있다.
디스플레이 장치(700)는 이미지를 표시할 수 있으며, 도 8의 디스플레이 장치(700)일 수 있다. 디스플레이 장치(700)는 모드 선택 신호(MS)를 기초로 내부의 데이터 전송 경로들 중 하나를 선택적으로 활성화하여 영상 데이터(IDAT)를 처리하는 데이터 처리부(740)를 포함함으로써, 안정적인 동작이 요구되는 경우 및 저전력 동작이 요구되는 경우 모두에 적합한 디스플레이 구동 회로를 효율적으로 구현할 수 있으며, 최적의 이미지 처리 방식을 용이하게 도출할 수 있다.
전자 기기(1000) 또는 전자 기기(1000)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
실시예에 따라서, 전자 기기(1000)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수도 있고, 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수도 있다.
도시하지는 않았지만, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 또한 전자 기기(1000)는 베이스밴드 칩셋(baseband chipset), 응용 칩셋(application chip set) 및 이미지 센서 등을 더 포함할 수 있다.
본 발명은 디스플레이 장치 및 이를 포함하는 다양한 시스템에 적용될 수 있다. 따라서 본 발명은 디스플레이 장치를 구비하는 컴퓨터, 노트북, 핸드폰, 스마트폰, MP3 플레이어, 개인 정보 단말기, 휴대형 멀티미디어 플레이어, 디지털 TV 및 디지털 카메라 등과 같은 전자 기기에 확대 적용될 수 있을 것이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 외부의 호스트로부터 수신된 영상 데이터를 저장하는 메모리부;
    상기 영상 데이터에 대한 이미지 처리를 수행하는 이미지 처리 체인부;
    상기 영상 데이터에 기초하여 디스플레이 패널의 데이터 라인들을 제어하는 데이터 드라이버; 및
    동작 모드에 따라서, 상기 외부의 호스트, 상기 메모리부, 상기 이미지 처리 체인부 및 상기 데이터 드라이버를 순차적으로 연결하는 제1 데이터 경로 또는 상기 외부의 호스트, 상기 이미지 처리 체인부, 상기 메모리부 및 상기 데이터 드라이버를 순차적으로 연결하는 제2 데이터 경로를 선택적으로 활성화하는 경로 선택부를 포함하는 디스플레이 구동 회로.
  2. 제 1 항에 있어서,
    제1 동작 모드에서 상기 제1 데이터 경로가 활성화되고, 제2 동작 모드에서 상기 제2 데이터 경로가 활성화되는 것을 특징으로 하는 디스플레이 구동 회로.
  3. 제 2 항에 있어서,
    상기 메모리부는 상기 제1 동작 모드에서 상기 외부의 호스트로부터 수신된 상기 영상 데이터를 저장 영상 데이터로서 저장하고, 상기 이미지 처리 체인부는 상기 제1 동작 모드에서 상기 메모리부로부터 수신된 상기 저장 영상 데이터에 대한 이미지 처리를 수행하여 이미지 처리 영상 데이터를 발생하며, 상기 데이터 드라이버는 상기 제1 동작 모드에서 상기 이미지 처리 체인부로부터 수신된 상기 이미지 처리 영상 데이터에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어하는 것을 특징으로 하는 디스플레이 구동 회로.
  4. 제 2 항에 있어서,
    상기 이미지 처리 체인부는 상기 제2 동작 모드에서 상기 외부의 호스트로부터 수신된 상기 영상 데이터에 대한 이미지 처리를 수행하여 이미지 처리 영상 데이터를 발생하고, 상기 메모리부는 상기 제2 동작 모드에서 상기 이미지 처리 체인부로부터 수신된 상기 이미지 처리 영상 데이터를 저장 영상 데이터로서 저장하며, 상기 데이터 드라이버는 상기 제2 동작 모드에서 상기 메모리부로부터 수신된 상기 저장 영상 데이터에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어하는 것을 특징으로 하는 디스플레이 구동 회로.
  5. 제 4 항에 있어서,
    상기 디스플레이 구동 회로는 패널 셀프 리프레시 모드 신호를 더 수신하고,
    상기 제2 동작 모드에서 상기 패널 셀프 리프레시 모드 신호가 활성화된 경우에, 상기 디스플레이 구동 회로는 상기 외부의 호스트로부터 상기 영상 데이터를 수신하지 않으며 상기 메모리부는 상기 저장 영상 데이터를 지속적으로 출력하고 상기 데이터 드라이버는 상기 저장 영상 데이터에 기초하여 상기 디스플레이 패널의 데이터 라인들을 제어하는 것을 특징으로 하는 디스플레이 구동 회로.
  6. 제 1 항에 있어서, 상기 경로 선택부는,
    모드 선택 신호에 기초하여 상기 외부의 호스트로부터 수신된 상기 영상 데이터 또는 상기 이미지 처리 체인부에서 출력된 이미지 처리 영상 데이터를 선택적으로 상기 메모리부에 제공하는 제1 멀티플렉서;
    상기 모드 선택 신호에 기초하여 상기 외부의 호스트로부터 수신된 상기 영상 데이터 또는 상기 메모리부에서 출력된 저장 영상 데이터를 선택적으로 상기 이미지 처리 체인부에 제공하는 제2 멀티플렉서; 및
    상기 모드 선택 신호에 기초하여 상기 이미지 처리 영상 데이터 또는 상기 저장 영상 데이터를 선택적으로 상기 데이터 드라이버에 제공하는 제3 멀티플렉서를 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  7. 제 1 항에 있어서,
    상기 메모리부는 GRAM(Graphic Random Access Memory)을 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  8. 제 1 항에 있어서,
    상기 이미지 처리 체인부는 캐스케이드(cascade) 형태로 연결되는 복수의 이미지 처리 블록들을 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  9. 외부의 호스트로부터 수신된 영상 데이터에 대한 제1 이미지 처리를 수행하는 제1 이미지 처리 블록;
    상기 영상 데이터에 대한 제2 이미지 처리를 수행하는 제2 이미지 처리 블록;
    상기 영상 데이터에 기초하여 디스플레이 패널의 데이터 라인들을 제어하는 데이터 드라이버; 및
    동작 모드에 따라서, 상기 외부의 호스트, 상기 제1 이미지 처리 블록, 상기 제2 이미지 처리 블록 및 상기 데이터 드라이버를 순차적으로 연결하는 제1 데이터 경로 또는 상기 외부의 호스트, 상기 제2 이미지 처리 블록, 상기 제1 이미지 처리 블록 및 상기 데이터 드라이버를 순차적으로 연결하는 제2 데이터 경로를 선택적으로 활성화하는 경로 선택부를 포함하는 디스플레이 구동 회로.
  10. 제 9 항에 있어서,
    상기 영상 데이터에 대한 제3 이미지 처리를 수행하는 제3 이미지 처리 블록을 더 포함하고,
    상기 경로 선택부가 상기 제1 데이터 경로를 활성화하는 경우에 상기 제3 이미지 처리 블록은 상기 제2 이미지 처리 블록과 상기 데이터 드라이버 사이에 연결되며, 상기 경로 선택부가 상기 제2 데이터 경로를 활성화하는 경우에 상기 제3 이미지 처리 블록은 상기 외부의 호스트와 상기 제2 이미지 처리 블록 사이에 연결되는 것을 특징으로 하는 디스플레이 구동 회로.
KR1020130022598A 2013-03-04 2013-03-04 디스플레이 구동 회로 KR20140108843A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130022598A KR20140108843A (ko) 2013-03-04 2013-03-04 디스플레이 구동 회로
TW102142259A TWI606434B (zh) 2013-03-04 2013-11-20 顯示器驅動器積體電路
US14/186,140 US9460685B2 (en) 2013-03-04 2014-02-21 Display driver integrated circuit with multiple data paths
CN201410076813.9A CN104036711A (zh) 2013-03-04 2014-03-04 显示驱动器集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130022598A KR20140108843A (ko) 2013-03-04 2013-03-04 디스플레이 구동 회로

Publications (1)

Publication Number Publication Date
KR20140108843A true KR20140108843A (ko) 2014-09-15

Family

ID=51420749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130022598A KR20140108843A (ko) 2013-03-04 2013-03-04 디스플레이 구동 회로

Country Status (4)

Country Link
US (1) US9460685B2 (ko)
KR (1) KR20140108843A (ko)
CN (1) CN104036711A (ko)
TW (1) TWI606434B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062532A (ko) * 2014-11-04 2017-06-07 인텔 코포레이션 표시되는 이미지 데이터의 디더링

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014006451A1 (en) * 2012-07-03 2014-01-09 Freescale Semiconductor, Inc. Data path configuration component, signal processing device and method therefor
US9488530B2 (en) * 2013-10-23 2016-11-08 National Kaohsiung First University Of Science And Technology Time-domain temperature sensing system with a digital output and method thereof
KR20160053600A (ko) * 2014-11-05 2016-05-13 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 구동 회로를 포함하는 전자 장치
US9805693B2 (en) * 2014-12-04 2017-10-31 Samsung Display Co., Ltd. Relay-based bidirectional display interface
JP6633566B2 (ja) * 2017-03-31 2020-01-22 株式会社メガチップス 表示制御装置及び表示制御方法
JP2019139060A (ja) * 2018-02-09 2019-08-22 株式会社メガチップス 画像処理装置および画像処理方法
KR102593265B1 (ko) * 2019-04-08 2023-10-25 삼성전자주식회사 디스플레이 구동 장치 및 그 동작 방법
KR20230021809A (ko) * 2021-08-06 2023-02-14 엘지디스플레이 주식회사 디스플레이 장치 및 디스플레이 구동 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617113A (en) * 1994-09-29 1997-04-01 In Focus Systems, Inc. Memory configuration for display information
JP3371200B2 (ja) 1997-10-14 2003-01-27 富士通株式会社 液晶表示装置の表示制御方法及び液晶表示装置
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
US7176870B2 (en) 2001-12-27 2007-02-13 Renesas Technology Corp. Display drive control circuit
KR100515340B1 (ko) * 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 전력 제어 방법 및그 장치
KR100630494B1 (ko) 2004-09-14 2006-10-02 (주)픽셀칩스 엘씨디 소스 드라이버 및 이를 구비한 엘씨디 디스플레이장치
JP4991212B2 (ja) 2005-10-13 2012-08-01 ルネサスエレクトロニクス株式会社 表示駆動回路
KR101203693B1 (ko) * 2006-10-10 2012-11-21 삼성전자주식회사 컨트롤 레지스터의 비트 값 자동 복구 방법 및 이에 적합한ｌｃｄ 구동 집적 회로
KR100867640B1 (ko) * 2007-02-06 2008-11-10 삼성전자주식회사 다중 접근 경로를 가지는 이미지 프로세싱 메모리를포함하는 시스템 온 칩
JP2009145767A (ja) 2007-12-17 2009-07-02 Casio Comput Co Ltd 表示制御回路、表示制御回路の駆動方法及び表示装置
JP5578400B2 (ja) 2009-07-16 2014-08-27 Ｎｌｔテクノロジー株式会社 画像表示装置、及び該画像表示装置に用いられる駆動方法
JP5535546B2 (ja) 2009-08-10 2014-07-02 ルネサスエレクトロニクス株式会社 表示装置及びドライバ
US9117297B2 (en) 2010-02-17 2015-08-25 St-Ericsson Sa Reduced on-chip memory graphics data processing
JP2012078931A (ja) * 2010-09-30 2012-04-19 Sony Corp 表示制御装置、情報処理装置及び表示方法
KR20120053548A (ko) 2010-11-17 2012-05-29 삼성전자주식회사 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치
US20140098111A1 (en) * 2012-10-09 2014-04-10 Mediatek Inc. Data processing system for transmitting compressed display data over display interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062532A (ko) * 2014-11-04 2017-06-07 인텔 코포레이션 표시되는 이미지 데이터의 디더링

Also Published As

Publication number Publication date
US9460685B2 (en) 2016-10-04
CN104036711A (zh) 2014-09-10
TW201435835A (zh) 2014-09-16
US20140247253A1 (en) 2014-09-04
TWI606434B (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
KR20140108843A (ko) 디스플레이 구동 회로
US10199005B2 (en) Display driving circuit configured to secure sufficient time to stabilize channel amplifiers and display device comprising the same
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
US10269329B2 (en) Scanline driver chip and display device including the same
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
US20190189045A1 (en) Display device performing low gray single color image compensation, and method of operating the display device
CN111383589A (zh) 驱动显示设备的方法以及采用该方法的显示设备
US11227555B2 (en) Display device performing adaptive refresh
US20220122550A1 (en) Display device and method of driving display device
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
US20220139289A1 (en) Display device performing peak luminance driving, and method of operating a display device
US11551604B2 (en) Scan driver and display device
CN116524865A (zh) 像素电路
US9318039B2 (en) Method of operating an organic light emitting display device, and organic light emitting display device
KR20160074761A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
EP4174835A2 (en) Display device and method of operating a display device
US11908369B2 (en) Contrast enhancement device, and display device including the same
US11961455B2 (en) Pixel circuit and display device having the same
US20230351935A1 (en) Pixel circuit and display device having the same
US11915640B1 (en) Pixel circuit and display device including the same
US11592859B2 (en) Gate clock generator and display device
US20240290235A1 (en) Display device, and method of operating a display device
US12008944B2 (en) Display panel driver and method of driving a display panel using the display panel driver for improving display quality
US20240169875A1 (en) Display device including a demultiplexer circuit
US20240013728A1 (en) Display device and method of driving the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid