KR20230021809A - 디스플레이 장치 및 디스플레이 구동 방법 - Google Patents

디스플레이 장치 및 디스플레이 구동 방법 Download PDF

Info

Publication number
KR20230021809A
KR20230021809A KR1020210103609A KR20210103609A KR20230021809A KR 20230021809 A KR20230021809 A KR 20230021809A KR 1020210103609 A KR1020210103609 A KR 1020210103609A KR 20210103609 A KR20210103609 A KR 20210103609A KR 20230021809 A KR20230021809 A KR 20230021809A
Authority
KR
South Korea
Prior art keywords
signal
power
semi
host system
data
Prior art date
Application number
KR1020210103609A
Other languages
English (en)
Inventor
박상현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210103609A priority Critical patent/KR20230021809A/ko
Priority to CN202210673011.0A priority patent/CN115705835A/zh
Priority to DE102022115311.8A priority patent/DE102022115311A1/de
Priority to US17/860,180 priority patent/US11676545B2/en
Publication of KR20230021809A publication Critical patent/KR20230021809A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시의 실시예들은, 디스플레이 장치 및 디스플레이 구동 방법에 관한 것으로서, 더욱 상세하게는, 복수의 서브픽셀이 배치된 디스플레이 패널; 호스트 시스템으로부터 영상 데이터의 공급을 받기 위해, 영상 제어 신호를 호스트 시스템에 전달하는 타이밍 컨트롤러; 타이밍 컨트롤러로부터 전달된 영상 데이터를 데이터 전압으로 변환하여, 상기 디스플레이 패널에 공급하는 데이터 구동 회로; 및 파워 오프 신호에 의하여 상기 호스트 시스템에서 전달된 오프 모니터링 신호가 수신된 시점부터 일정한 시간의 세미-오프 기간 동안, 호스트 시스템으로부터 영상 데이터가 차단되도록 상기 영상 제어 신호의 레벨을 제어하는 세미-오프 스위칭 회로를 포함하는 디스플레이 장치를 제공할 수 있다.

Description

디스플레이 장치 및 디스플레이 구동 방법{DISPLAY DEVICE AND DISPLAY DRIVING METHOD}
본 개시의 실시예들은 오프 프로세스가 진행되는 상태에서 파워 온 신호가 인가되는 경우에 디스플레이 패널의 온 프로세스를 신속하게 진행할 수 있도록 하는 디스플레이 장치 및 디스플레이 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 장치 (Liquid Crystal Display; LCD), 유기 발광 디스플레이 장치 (Organic Light Emitting Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는, 스스로 발광하는 유기 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다.
이러한 유기 발광 디스플레이 장치는, 디스플레이 패널에 배열된 다수의 서브픽셀(Sub-pixel) 각각에 배치된 유기 발광 다이오드를 포함하고, 유기 발광 다이오드에 흐르는 전류 제어를 통해 유기 발광 다이오드를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 영상을 표시할 수 있다.
이러한 디스플레이 장치는 전원 버튼 뿐만 아니라, 리모컨을 통해서 파워 온 신호 또는 파워 오프 신호를 송신할 수 있기 때문에, 사용자의 의도에 따라 디스플레이 패널을 동작하는 온 프로세스 또는 오프 프로세스의 빈도가 자주 발생할 수 있다.
이 때, 디스플레이 장치가 대형화하고 그 기능이 많아질 수록 파워 오프 신호에 의하여 온 프로세스가 진행되는 시간과 파워 오프 신호에 의하여 오프 프로세스가 진행되는 시간이 증가할 수 있다. 특히, 오프 프로세스가 진행되는 상태에서 파워 온 신호가 인가되는 경우에는 오프 프로세스가 완료된 이후에 온 프로세스가 다시 진행하기 때문에, 디스플레이 패널을 구동하기까지 오랜 시간이 소요되는 문제가 있다.
특히, 최근에는 디스플레이 패널의 서브픽셀을 구성하는 구동 트랜지스터의 특성값(문턱 전압 또는 이동도)의 변화를 검출하고 이를 보상하는 프로세스가 사용되고 있는데, 이러한 보상 프로세스는 파워 오프 신호)가 발생한 이후에 진행되는 오프 프로세스 또는 파워 온 신호 신호가 발생한 이후에 진행되는 온 프로세스에 주로 이루어지기 때문에, 오프 프로세스가 진행되는 상태에서 다시 디스플레이 패널을 구동하는데 더욱 많은 시간이 소요되게 된다.
이에, 본 명세서의 발명자들은 온 프로세스의 진행 시간을 감소시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 발명하였다.
본 개시의 실시예들은 오프 프로세스가 진행되는 상태에서 파워 온 신호가 인가되는 경우에 디스플레이 패널의 온 프로세스를 신속하게 진행할 수 있도록 하는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들은 파워 오프 신호가 인가되는 경우, 일정한 시간 동안 세미-오프 프로세스로 동작하고, 이 기간 내에 파워 온 신호가 인가되는 경우에 퀵 스타트 프로세스를 진행함으로써, 디스플레이 구동 시간을 단축할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들은 복수의 서브픽셀이 배치된 디스플레이 패널; 호스트 시스템으로부터 영상 데이터를 공급받기 위해서 영상 제어 신호를 상기 호스트 시스템에 전달하는 타이밍 컨트롤러; 타이밍 컨트롤러로부터 전달된 영상 데이터를 데이터 전압으로 변환하여, 디스플레이 패널에 공급하는 데이터 구동 회로; 및 파워 오프 신호에 의하여 호스트 시스템에서 전달된 오프 모니터링 신호가 수신된 시점부터 일정한 시간의 세미-오프 기간 동안, 호스트 시스템으로부터 영상 데이터가 차단되도록 영상 제어 신호의 레벨을 제어하는 세미-오프 스위칭 회로를 포함하는 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들은 복수의 서브픽셀이 배치된 디스플레이 패널과, 영상 제어 신호를 통해 영상 데이터를 공급하는 호스트 시스템의 동작을 제어하는 타이밍 컨트롤러와, 타이밍 컨트롤러로부터 전달된 영상 데이터를 데이터 전압으로 변환하여, 디스플레이 패널에 공급하는 데이터 구동 회로를 포함하는 디스플레이 장치의 구동 방법에 있어서, 파워 오프 신호가 인가되는지 판단하는 단계; 파워 오프 신호가 인가되는 경우에, 데이터 구동 회로에 인가되는 구동 전원을 유지하면서 영상 데이터를 차단하는 세미-오프 프로세스를 진행하는 단계; 세미-오프 기간 이내에 파워 온 신호가 인가되는 경우에 퀵 스타트 프로세스를 진행하는 단계; 및 세미-오프 기간 이내에 파워 온 신호가 인가되지 않는 경우에, 구동 전원을 차단하는 단계를 포함하는 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들에 의하면, 온 프로세스의 진행 시간을 감소시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들에 의하면, 오프 프로세스가 진행되는 상태에서 파워 온 신호가 인가되는 경우에 디스플레이 패널의 온 프로세스를 신속하게 진행할 수 있도록 하는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들에 의하면, 파워 오프 신호가 인가되는 경우, 일정한 시간 동안 세미-오프 프로세스로 동작하고, 이 기간 내에 파워 온 신호가 인가되는 경우에 퀵 스타트 프로세스를 진행함으로써, 디스플레이 구동 시간을 단축할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 3은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 예시 도면이다.
도 4는 디스플레이 장치의 파워 온 및 파워 오프 프로세스를 예시로 나타낸 도면이다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 세미-오프 프로세스 중에 파워 온 신호가 인가되어 퀵 스타트 프로세스가 진행되는 경우를 예시로 나타낸 도면이다.
도 6은 본 개시의 실시예들에 따른 디스플레이 구동 방법을 위해서, 호스트 시스템에서 인가되는 신호의 흐름도를 예시로 나타낸 도면이다.
도 7은 본 개시의 실시예들에 따른 디스플레이 장치의 구성을 블록도로 나타낸 도면이다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치의 Vbyone 인터페이스를 예시로 나타낸 도면이다.
도 9는 본 개시의 실시예들에 따른 디스플레이 장치에서, Vbyone 인터페이스를 통해 영상 데이터가 전송되는 과정을 나타낸 신호 흐름도의 예시 도면이다.
도 10은 본 개시의 실시예들에 따른 디스플레이 구동 방법에서, 세미-오프 기간 중에 파워 온 신호가 인가되는 경우의 신호 흐름도이다.
도 11은 본 개시의 실시예들에 따른 디스플레이 구동 방법에서, 세미-오프 기간 중에 파워 온 신호가 인가되지 않는 경우의 신호 흐름도이다.
도 12는 본 개시의 실시예들에 따른 디스플레이 구동 방법의 흐름도를 나타낸 도면이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 다수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120), 다수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140), 및 파워 관리 회로(150)를 포함할 수 있다.
디스플레이 패널(110)은 다수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 다수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.
액정 디스플레이의 경우, 디스플레이 패널(110)은 두 장의 기판 사이에 형성된 액정층을 포함하며, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 모드로도 동작될 수 있을 것이다. 반면, 유기 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.
디스플레이 패널(110)은 다수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)에 의해 정의될 수 있다.
하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)이 교차하는 영역에 형성된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압을 충전하는 유기 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.
예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브픽셀(SP)이 배치될 것이다.
게이트 구동 회로(120)는 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.
2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.
이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.
데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.
경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.
이 때, 타이밍 컨트롤러(140)는 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부의 호스트 시스템(200)으로부터 수신한다.
호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 호스트 시스템(200)으로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 회로(150)를 포함할 수 있다.
파워 관리 회로(150)는 호스트 시스템(200)으로부터 공급되는 입력 전원(Vin)을 조정하여 디스플레이 패널(100), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)의 구동에 필요한 구동 전원을 발생한다.
한편, 서브픽셀(SP)은 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 위치하며, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 유기 발광 다이오드와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다.
이러한 디스플레이 장치(100)는 액정 디스플레이(Liquid Crystal Display), 유기 발광 디스플레이(Organic Light Emitting Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 등 다양한 타입의 장치일 수 있다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 구동 집적 회로(SDIC)와 게이트 구동 회로(120)에 포함된 게이트 구동 집적 회로(GDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현된 경우를 예시로 나타낸 것이다.
게이트 구동 회로(120)에 포함된 하나 이상의 게이트 구동 집적 회로(GDIC)는 각각 게이트 필름(GF) 상에 실장될 수 있으며, 게이트 필름(GF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 게이트 필름(GF)의 상부에는 게이트 구동 집적 회로(GDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
이러한 디스플레이 장치(100)는 다수의 소스 구동 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.
이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 회로(Power Management IC, 150)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130)와 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130) 및 게이트 구동 회로(120) 등으로 구동 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)을 연결하는 연결 부재는 디스플레이 장치(100)의 크기 및 종류에 따라 다양하게 변경될 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.
위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 파워 관리 회로(150)는 디스플레이 구동 또는 특성값 센싱에 필요한 구동 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.
이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자인 유기 발광 다이오드와, 이를 구동하기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 3은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 예시 도면이다.
도 3을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 서브픽셀(SP)은 하나 이상의 트랜지스터와 커패시터를 포함할 수 있으며, 발광 소자로서 유기 발광 다이오드(OLED)가 배치될 수 있다.
예를 들어, 서브픽셀(SP)은 구동 트랜지스터(DRT), 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT), 스토리지 커패시터(Cst), 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
구동 트랜지스터(DRT)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)를 가진다. 구동 트랜지스터(DRT)의 제 1 노드(N1)는 스위칭 트랜지스터(SWT)가 턴-온 되면, 데이터 라인(DL)을 통해 데이터 구동 회로(130)로부터 데이터 전압(Vdata)이 인가되는 게이트 노드일 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2)는 유기 발광 다이오드(OLED)의 애노드(Anode) 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제 3 노드(N3)는 서브픽셀 구동 전압(EVDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.
이 때, 디스플레이 구동 기간에는 구동 전압 라인(DVL)으로 영상을 디스플레이 하는데 필요한 서브픽셀 구동 전압(EVDD)이 공급될 수 있는데, 예를 들어, 영상을 디스플레이 하는데 필요한 서브픽셀 구동 전압(EVDD)은 27V일 수 있다.
스위칭 트랜지스터(SWT)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)에 따라 동작한다. 또한, 스위칭 트랜지스터(SWT)가 턴-온되는 경우에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 게이트 노드에 전달함으로써, 구동 트랜지스터(DRT)의 동작을 제어하게 된다.
센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제 2 노드(N2)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 센스 신호(SENSE)에 따라 동작한다. 센싱 트랜지스터(SENT)가 턴-온되는 경우에는 기준 전압 라인(RVL)을 통해 공급되는 센싱용 기준 전압(Vref)이 구동 트랜지스터(DRT)의 제 2 노드(N2)에 전달된다.
즉, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 제어함으로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 전압과 제 2 노드(N2) 전압을 제어하게 되고, 이로 인해 유기 발광 다이오드(OLED)를 구동하기 위한 전류가 공급될 수 있도록 한다.
이러한 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 함께 연결될 수도 있고, 서로 다른 게이트 라인(GL)에 연결될 수도 있다. 여기에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 서로 다른 게이트 라인(GL)에 연결된 구조를 예시로 나타낸 것이며, 이 경우에는 서로 다른 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN)와 센스 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있다.
반면, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 하나의 게이트 라인(GL)에 연결된 경우에는 하나의 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN) 또는 센스 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 동시에 제어할 수 있으며, 서브픽셀(SP)의 개구율(aperture ratio)이 증가할 수 있다.
한편, 서브픽셀(SP)에 배치된 트랜지스터는 n-타입 트랜지스터뿐만 아니라 p-타입 트랜지스터로 이루어질 수 있는데, 여기에서는 n-타입 트랜지스터로 구성된 경우를 예시로 나타내고 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.
이러한 스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 유형에 따라 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 3 노드(N3) 사이에 연결될 수도 있다. 유기 발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DRT)의 제 2 노드(N2)와 전기적으로 연결될 수 있으며, 유기 발광 다이오드(OLED)의 캐소드(Cathode) 전극으로 기저 전압(EVSS)이 인가될 수 있다.
여기에서, 기저 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기전 전압(EVSS)은 구동 상태에 따라 가변될 수 있으며, 예를 들어, 디스플레이 구동 시점의 기저 전압(EVSS)과 센싱 구동 시점의 기저 전압(EVSS)이 서로 다르게 설정될 수 있다.
위에서 예를 들어 설명한 서브픽셀(SP)의 구조는 3T(Transistor) 1C (Capacitor) 구조로서, 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 커패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀(SP) 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀(SP) 중 일부는 다른 구조로 되어 있을 수도 있다.
도 4는 디스플레이 장치의 파워 온 및 파워 오프 프로세스를 예시로 나타낸 도면이다.
도 4를 참조하면, 디스플레이 장치(100)는 파워 온 신호(Power On)에 의해 디스플레이 패널(110)에 영상이 표시되는 디스플레이 구동(Normal Display)이 이루어지고, 파워 오프 신호(Power Off)에 의하여 디스플레이 패널(110)의 동작이 종료된다.
보다 구체적으로, 디스플레이 패널(110)을 통해 영상을 표시하는 디스플레이 구동(Normal Display) 과정에서 파워 오프 신호(Power Off)가 발생하면, 디스플레이 장치(100)는 오프 프로세스(Off Process)를 진행하게 된다. 이러한 오프 프로세스(Off Process) 과정에서, 호스트 시스템(200)으로부터 공급되는 입력 전원(Vin)이 차단되고 파워 관리 회로(150)에서 디스플레이 패널(110)에 인가되는 여러 가지 종류의 구동 전원이 개별적으로 오프될 수 있다.
한편, 오프 프로세스(Off Process)가 진행되는 기간 동안, 파워 오프 신호(Power Off) 발생 이전에 표시되던 영상이 잔상으로 보이는 현상이 나타날 수 있다.
또한, 파워 오프 신호(Power Off)에 의해서 오프 프로세스(Off Process)가 진행되는 중간에, 즉, 여러 가지 종류의 전압에 대한 개별적인 전원 오프 처리가 모두 완료되지 않은 상황에서 파워 온 신호(Power On)가 발생할 수도 있다. 이와 같이, 오프 프로세스(Off Process)가 진행되는 중간에 파워 온 신호(Power On)가 발생하는 경우에는 오프 프로세스(Off Process)가 모두 완료될 때까지 기다렸다가, 오프 프로세스(Off Process)가 모두 완료되면 다시 온 프로세스(On Process)를 진행하게 된다.
이에 따라, 파워 오프 신호(Power Off) 신호가 발생하고 나서, 일정한 시간이 경과되어야만 디스플레이 패널(110)에 대한 온 프로세스(On Process)를 진행할 수 있다. 이러한 시간 지연을 온-타임 지연(On-Time Delay)이라고 할 수 있다.
특히, 최근에는 디스플레이 패널(110)의 서브픽셀(SP)을 구성하는 구동 트랜지스터(DRT)의 특성값(문턱 전압 또는 이동도)의 변화를 검출하고 이를 보상하는 프로세스가 사용되고 있다. 이러한 보상 프로세스는 파워 오프 신호(Power Off)가 발생한 이후에 진행되는 오프 프로세스(Off Process) 또는 파워 온 신호(Power On) 신호가 발생한 이후에 진행되는 온 프로세스(On Process)에 이루어지기 때문에, 파워 오프 신호(Power Off)가 인가된 이후 다시 디스플레이 패널(110)을 구동하는데 많은 시간이 소요되게 된다.
이에 따라, 파워 온 신호(Power On) 신호가 발생한 이후에, 타이밍 컨트롤러(140), 게이트 구동 회로(120) 및 데이터 구동 회로(130)를 포함하는 회로 소자를 리셋하고, 디스플레이 구동을 위한 데이터를 불러오는 온 프로세스(On Process)에 더욱 많은 시간이 소요되는 문제가 발생한다.
본 개시의 디스플레이 장치(100)는 디스플레이 패널(110)에 파워 오프 신호(Power Off)가 인가되는 경우, 일정한 시간 동안 세미-오프 프로세스(Semi-Off Process)로 동작하고, 이 기간 내에 파워 온 신호(Power On)가 인가되는 경우에 퀵 스타트 프로세스(Quick Start Process)를 진행함으로써, 디스플레이 패널(110)이 구동하는 시간을 단축할 수 있도록 한다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 세미-오프 프로세스 중에 파워 온 신호가 인가되어 퀵 스타트 프로세스가 진행되는 경우를 예시로 나타낸 도면이다.
도 5를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110)에 영상이 표시되는 디스플레이 구동(Normal Display) 과정 중에 파워 오프 신호(Power off)가 인가되면, 세미-오프 프로세스(Semi-Off Process)로 진행한다.
세미-오프 프로세스(Semi-Off Process)는 오프 프로세스(Off Process)와 달리, 호스트 시스템(200)으로부터 공급되는 입력 전원(Vin)이 유지되기 때문에 파워 관리 회로(150)에서 생성되어 디스플레이 패널(110)로 인가되는 여러 가지 구동 전원도 정상적으로 생성된다. 다만, 디스플레이 패널(110)로 인가되는 여러 가지 구동 전원 중에서 일부의 구동 전원은 차단될 수도 있을 것이다.
반면, 세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period) 동안에는 호스트 시스템(200)으로부터 영상 데이터(DATA)가 전달되지 않기 때문에, 디스플레이 패널(110)에 데이터 전압(Vdata)이 공급되지 않는다.
세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period)은 사용자가 디스플레이 장치(100)를 파워 오프시킨 후 다시 파워 온 시킬 수 있는 시간 간격으로서, 사용자들에 의한 디스플레이 장치(100)의 사용 패턴을 분석함으로써 통계적으로 결정될 수 있다. 예를 들어, 세미-오프 기간(Semi-Off Period)은 파워 오프 신호(Power Off)가 인가된 시점으로부터 수십 초 내지 수 분의 시간으로 설정될 수 있다.
세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period) 동안, 호스트 시스템(200)으로부터 영상 데이터(DATA)는 전달되지 않지만, 디스플레이 패널(110)로 인가되는 여러 가지 구동 전원은 정상적으로 유지된다.
따라서, 세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period) 중에 사용자로부터 파워 온 신호(Power On)가 인가되는 경우에는, 디스플레이 패널(110)로 인가되는 여러 가지 구동 전원이 유지되는 상태에서 호스트 시스템(200)으로부터 영상 데이터(DATA)가 전달되는 퀵 스타트 프로세스(Quick Start Process)가 진행될 수 있다.
이와 같이, 퀵 스타트 프로세스(Quick Start Process)는 디스플레이 패널(110)로 인가되는 여러 가지 구동 전원이 유지되는 상태에서 호스트 시스템(200)으로부터 영상 데이터(DATA)가 전달되는 과정이 변경되기 때문에, 구동 전원과 영상 데이터(DATA)를 모두 구동하는 온 프로세스보다 짧은 시간이 소요된다.
그 결과, 디스플레이 패널(110)에 영상을 표시하는 디스플레이 구동(Normal Display)을 위한 시간을 단축할 수 있다.
반면, 세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period) 동안 사용자로부터 파워 온 신호(Power On)가 인가되지 않은 상태로 세미-오프 기간(Semi-Off Period)이 종료되는 경우에는 호스트 시스템(200)으로부터 공급되는 입력 전원(Vin)이 차단되어, 디스플레이 패널(110)로 인가되는 여러 가지 구동 전원이 종료되고, 디스플레이 오프 상태로 진행될 것이다.
한편, 본 개시의 디스플레이 장치(100)는 세미-오프 기간(Semi-Off Period)이 종료되는 시점에 구동 트랜지스터(DRT)의 특성값(문턱 전압 또는 이동도)을 센싱하는 오프-센싱 프로세스(Off-Sensing Process)가 진행될 수 있을 것이다.
도 6은 본 개시의 실시예들에 따른 디스플레이 구동 방법을 위해서, 호스트 시스템에서 인가되는 신호의 흐름도를 예시로 나타낸 도면이다.
도 6을 참조하면, 본 개시의 실시예들에 따른 디스플레이 구동 방법에 의하면, 사용자로부터 파워 오프 신호(Power Off)가 인가되는 경우에 호스트 시스템(200)은 세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period) 동안 디스플레이 장치(100)에 인가되는 입력 전원(Vin)은 하이 상태로 유지하되, 파워 오프 신호(Power Off)가 인가되었음을 알리는 오프 모니터링 신호(Off_MNT)를 디스플레이 장치(100)로 공급한다.
즉, 세미-오프 기간(Semi-Off Period) 동안 호스트 시스템(200)에서 디스플레이 장치(100)로 인가되는 입력 전원(Vin)은 하이 상태로 유지되기 때문에, 파워 오프 신호(Power Off)가 인가된 후 일정 시간 동안 디스플레이 장치(100)는 게이트 구동 회로(120) 및 데이터 구동 회로(130)에 여러 가지 구동 전원을 그대로 공급할 수 있다.
반면, 파워 오프 신호(Power Off)가 인가된 시점에, 호스트 시스템(200)으로부터 오프 모니터링 신호(Off_MNT)가 공급되기 때문에, 디스플레이 장치(100)는 파워 오프 신호(Power Off)가 인가되었음을 인식하고, 디스플레이 패널(110)에 공급되는 데이터 전압(Vdata)을 차단할 수 있다.
따라서, 디스플레이 장치(100)는 호스트 시스템(200)에서 인가되는 오프 모니터링 신호(Off_MNT)에 따라, 세미-오프 기간(Semi-Off Period) 동안 게이트 구동 회로(120) 및 데이터 구동 회로(130)에 공급되는 구동 전원은 유지하되, 디스플레이 패널(110)에 전달되는 데이터 전압(Vdata)을 차단하게 된다.
그 결과, 세미-오프 기간(Semi-Off Period) 동안 사용자로부터 다시 파워 온 신호(Power On)가 인가되는 경우에는 디스플레이 패널(110)에 데이터 전압(Vdata)을 다시 공급함으로써, 오프 프로세스를 거치지 않고 빠른 시간에 디스플레이 구동(Normal Display)을 재개하는 퀵 스타트 프로세스(Quick Start Process)가 가능하게 된다.
이 때, 호스트 시스템(200)은 내부에 타이머를 구비함으로써, 사용자로부터 파워 오프 신호(Power Off) 가 인가된 시점에 오프 모니터링 신호(Off_MNT)를 생성하되, 세미-오프 기간(Semi-Off Period)이 지난 후에 입력 전원(Vin)을 차단하도록 구성할 수 있을 것이다.
이 때, 세미-오프 기간(Semi-Off Period) 동안 파워 온 신호(Power On) 신호가 인가되지 않는 경우에는, 구동 트랜지스터(DRT)의 특성값(문턱 전압 또는 이동도)을 센싱하는 오프-센싱 프로세스(Off-Sensing Process)를 진행하고 디스플레이 종료(Display Off)할 수 있을 것이다.
한편, 여기에서는 파워 오프 신호(Power Off)가 인가되는 경우, 호스트 시스템(200)에서 오프 모니터링 신호(Off_MNT)를 공급하고, 세미-오프 기간(Semi-Off Period)이 경과된 후에 입력 전원(Vin)을 차단하는 경우를 예로 들어 설명하였다. 그러나, 디스플레이 장치(100)의 내부에 내부 전원이 있는 경우에는 파워 오프 신호(Power Off)가 인가된 시점에 디스플레이 장치(100)에서 데이터 전압(Vdata)을 차단하되, 세미-오프 기간(Semi-Off Period) 동안 내부 구동 전원을 턴-온 상태로 유지함으로써, 세미-오프 프로세스(Semi-Off Process)를 진행할 수도 있을 것이다.
도 7은 본 개시의 실시예들에 따른 디스플레이 장치의 구성을 블록도로 나타낸 도면이다.
도 7을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130), 타이밍 컨트롤러(140), 파워 관리 회로(150), 및 세미-오프 스위칭 회로(160)를 포함할 수 있다.
디스플레이 패널(110)에는 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 및 복수의 서브픽셀(SP)이 배치되고, 게이트 구동 회로(120)는 복수의 게이트 라인(GL)에 스캔 신호(SCAN)를 공급하며, 데이터 구동 회로(130)는 영상 데이터(DATA)를 데이터 전압(Vdata)으로 변환해서 복수의 데이터 라인(DL)에 공급한다.
파워 관리 회로(150)는 호스트 시스템(200)으로부터 공급된 입력 전원(Vin)을 이용하여, 게이트 구동 회로(120) 및 데이터 구동 회로(130)를 구동하기 위한 여러 가지 구동 전원을 생성한다.
타이밍 컨트롤러(140)는 영상 제어 신호(LOCKN, HTPDN)를 이용하여 호스트 시스템(200)에서 공급되는 영상 데이터(DATA)에 대한 트레이닝 및 전송을 제어한다. 예를 들어, 호스트 시스템(200)은 타이밍 컨트롤러(140)로부터 로우 레벨의 영상 제어 신호(LOCKN, HTPDN)가 인가되는 동안, 영상 데이터(DATA)를 타이밍 컨트롤러(140)에 공급할 수 있다. 반대로, 타이밍 컨트롤러(140)로부터 하이 레벨의 영상 제어 신호(LOCKN, HTPDN)가 인가되는 경우에, 호스트 시스템(200)은 영상 데이터(DATA)를 타이밍 컨트롤러(140)에 공급하지 않고 차단할 수 있다. 여기에서, 영상 데이터(DATA)의 공급을 위한 영상 제어 신호(LOCKN, HTPDN)의 레벨은 다양하게 변경될 수 있을 것이다.
세미-오프 스위칭 회로(160)는 호스트 시스템(200)의 오프 모니터링 신호(Off_MNT)에 따라, 세미-오프 기간(Semi-Off Period) 동안 세미-오프 프로세스(Semi-Off Process)가 진행되도록 영상 제어 신호(LOCKN, HTPDN)를 제어한다.
예를 들어, 호스트 시스템(200)은 사용자로부터 파워 오프 신호(Power Off)가 인가되는 경우에, 미리 지정된 세미-오프 기간(Semi-Off Period) 동안 디스플레이 장치(100)에 인가되는 입력 전원(Vin)을 하이 상태로 유지하되, 파워 오프 신호(Power Off)가 인가되었음을 알리는 오프 모니터링 신호(Off_MNT)를 디스플레이 장치(100)로 공급할 수 있다.
이와 같이, 호스트 시스템(200)으로부터 오프 모니터링 신호(Off_MNT)가 하이 레벨로 인가되는 경우, 세미-오프 스위칭 회로(160)는 하이 레벨의 전원을 영상 제어 신호(LOCKN, HTPDN)가 전달되는 신호 라인에 인가함으로써, 영상 제어 신호(LOCKN, HTPDN)을 하이 레벨로 변경할 수 있다.
따라서, 호스트 시스템(200)은 세미-오프 기간(Semi-Off Period) 동안 디스플레이 장치(100)에 인가되는 입력 전원(Vin)을 하이 상태로 유지하면서, 디스플레이 장치(100)에 공급되는 영상 데이터(DATA)를 차단하게 된다. 그 결과, 디스플레이 장치(100)는 세미-오프 기간(Semi-Off Period) 동안 게이트 구동 회로(120) 및 데이터 구동 회로(130)에 구동 전원을 공급하면서, 디스플레이 패널(110)에 인가되는 데이터 전압(Vdata)을 차단하게 된다.
세미-오프 스위칭 회로(160)는 타이밍 컨트롤러(140)의 내부에 위치할 수도 있고, 타이밍 컨트롤러(140)의 외부에 위치할 수도 있다. 세미-오프 스위칭 회로(160)가 타이밍 컨트롤러(140)의 외부에 위치하는 경우에는 컨트롤 인쇄 회로 기판(CPCB)에 배치될 수도 있다. 여기에서는 세미-오프 스위칭 회로(160)가 컨트롤 인쇄 회로 기판(CPCB)에 배치된 경우를 예시로 나타내고 있다.
한편, 호스트 시스템(200)과 디스플레이 장치(100)는 다양한 인터페이스로 연결될 수 있다.
이 때, 호스트 시스템(200)과 디스플레이 장치(100)의 컨트롤 인쇄 회로 기판(CPCB)를 연결하는 인터페이스 케이블의 배선 수는 전송하고자 하는 데이터의 양과 클럭 신호들에 의해 결정될 수 있다.
예를 들어, 디스플레이 장치(100)가 Full-HD 120Hz 구동할 때, 호스트 시스템(200)과 디스플레이 장치(100)의 컨트롤 인쇄 회로 기판(CPCB) 사이의 인터페이스 케이블은 LVDS(Low-Voltage Differential Signaling) 인터페이스 방식을 적용한 경우에 48 개의 신호 라인을 필요로 한다. 이와 같이, LVDS 인터페이스 방식을 적용하더라도 인터페이스 케이블의 배선수가 많고, 인터페이스 케이블을 연결하기 위한 커넥터의 핀의 개수가 많아질 수 있다.
이 경우, 인터페이스 케이블 및 커넥터를 위한 비용이 증가하고, 인터페이스 케이블을 통해 전송되는 고주파수의 클럭신호 등으로 인하여 EMI(Electromagnetic interference)가 발생하는 문제가 나타날 수 있다.
이를 개선하기 위해서, 최근에는 LVDS 인터페이스에 비하여 EMI가 적고 전송 라인 수가 작은 인터페이스 방식이 사용되고 있다. 예를 들어, THine Electronics사에 의해 개발된 Vbyone 인터페이스는 이퀄라이저 기능을 도입함으로써, LVDS 인터페이스와 비교할 때 신호 전송 품질이 향상되었고, 최대 1Pair당 3.75Gbps를 실현하여 고속의 데이터 처리가 가능하게 되었다. 또한 Vbyone 인터페이스는 CDR(Clock Data Recovery) 기능을 채택함으로써, LVDS 인터페이스의 클럭 전송에서 초래되는 스큐(Skew) 조정 문제를 해결하였다. 그리고 Vbyone 인터페이스는 LVDS에서 반드시 필요했던 클럭 전송이 없기 때문에 클럭 전송으로 인한 EMI 노이즈를 줄일 수 있다.
이러한 Vbyone 인터페이스는 데이터 양이 증가되고 고속화되어 가는 추세에 효과적으로 대응할 수 있어 기존의 LVDS 인터페이스의 대체 기술로 각광받고 있다.
본 개시의 실시예들에 따른 디스플레이 장치(100)는 호스트 시스템(200)과 다양한 인터페이스로 연결될 수 있지만, Vbyone 인터페이스를 사용하는 경우를 예로 들어 설명한다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치의 Vbyone 인터페이스를 예시로 나타낸 도면이고, 도 9는 Vbyone 인터페이스를 통해 영상 데이터가 전송되는 과정을 나타낸 신호 흐름도의 예시 도면이다.
도 8을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)의 Vbyone 인터페이스는 호스트 시스템(200)의 송신부(Tx)와 디스플레이 장치(100)의 수신부(Rx)를 포함할 수 있다.
Vbyone 인터페이스를 통한 영상 데이터(DATA) 전송을 위해서, 호스트 시스템(200)과 디스플레이 장치(100) 사이에 영상 데이터(DATA)가 전송되는 메인 링크(Main Link)와, 오프 모니터링 신호(Off_MNT)와 영상 제어 신호들(LOCKN, HTPDN)이 전송되는 보조 링크가 필요하다. 또한, 입력 전원(Vin)을 디스플레이 장치(100)에 전달하기 위한 전원 링크가 포함될 수 있다.
앞에서 설명한 바와 같이, 호스트 시스템(200)은 사용자로부터 파워 오프 신호(Power Off)가 인가되는 시점에, 오프 모니터링 신호(Off_MNT)를 디스플레이 장치(100)에 인가하고, 세미-오프 기간(Semi-Off Period)이 경과한 후에 입력 전원(Vin)을 차단할 수 있다.
도 9를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)의 Vbyone 인터페이스는 파워 온 신호(Power on)가 인가된 후에, 디스플레이 장치(100)에서 영상 제어 신호에 해당하는 HTPDN 신호를 로우 레벨로 전송한다.
호스트 시스템(200)은 로우 레벨의 HTPDN 신호에 응답하여 CDR 트레이닝 패턴 신호를 디스플레이 장치(100)로 전송한다.
디스플레이 장치(100)는 클럭을 복원하기 위한 CDR 회로를 내장하고 있으며, CDR 회로는 CDR 트레이닝 패턴 신호(CDR Training)를 입력 받아서, 영상 데이터(DATA)의 위상과 주파수를 고정(lock)한다.
영상 데이터(DATA)의 위상과 주파수가 고정된 상태에서, 디스플레이 장치(100)는 LOCKN 신호를 로우 레벨로 전송하고, 호스트 시스템(200)은 로우 레벨의 LOCKN 신호에 응답하여, 얼라인 트레이닝 패턴 신호(ALN Training)를 디스플레이 장치(100)에 일정 시간 동안 전송한 후에 영상 데이터(DATA)를 전송한다.
얼라인 트레이닝 패턴 신호(ALN Training)에는 디스플레이 패널(110)에 표시되지 않는 얼라인 데이터가 포함될 수 있다. 얼라인 데이터는 Vbyone 인터페이스의 통신 규약에 따라 디스플레이 장치(100)에서 데이터 수신 스타트 타이밍을 판단하게 한다. 디스플레이 장치(100)은 얼라인 데이터가 수신되면, 디스플레이 패널(110)에 표시될 영상 데이터(DATA)의 스타트 타이밍을 판단할 수 있다.
도 10은 본 개시의 실시예들에 따른 디스플레이 구동 방법에서, 세미-오프 기간 중에 파워 온 신호가 인가되는 경우의 신호 흐름도이다.
도 10을 참조하면, 본 개시의 실시예들에 따른 디스플레이 구동 방법은 디스플레이 장치(100)가 디스플레이 패널(110)을 통해 영상을 표시하는 디스플레이 구동(Normal Display) 과정에 사용자로부터 파워 오프 신호(Power Off)가 인가되면 일정 시간의 세미-오프 기간(Semi-Off Period) 동안 세미-오프 프로세스(Semi-Off Process)가 진행된다.
이를 위해서, 호스트 시스템(200)은 파워 오프 신호(Power Off)가 인가되는 시점부터 세미-오프 기간(Semi-Off Period) 동안 디스플레이 장치(100)에 인가되는 입력 전원(Vin)은 하이 상태로 유지하지만, 파워 오프 신호(Power Off)가 인가되었음을 알리는 오프 모니터링 신호(Off_MNT)를 디스플레이 장치(100)로 공급한다.
따라서, 세미-오프 기간(Semi-Off Period) 동안 호스트 시스템(200)에서 디스플레이 장치(100)로 인가되는 입력 전원(Vin)은 하이 상태로 유지되기 때문에, 디스플레이 장치(100)는 게이트 구동 회로(120) 및 데이터 구동 회로(130)에 여러 가지 구동 전원이 그대로 공급될 수 있다.
반면, 파워 오프 신호(Power Off)가 인가된 시점에, 호스트 시스템(200)으로부터 하이 레벨의 오프 모니터링 신호(Off_MNT)가 공급될 수 있다. 따라서, 디스플레이 장치(100)는 파워 오프 신호(Power Off)가 인가되었음을 인식하고, 영상 데이터(DATA)를 공급을 제어하는 영상 제어 신호(LOCKN, HTPDN)를 하이 레벨로 전환한다. 그 결과, 호스트 시스템(200)은 디스플레이 장치(100)에 대한 영상 데이터(DATA)의 공급을 종료하게 된다. 따라서, 디스플레이 장치(100) 내에서는 디스플레이 패널(110)에 공급되는 데이터 전압(Vdata)이 차단된다.
그 결과, 호스트 시스템(200)에서 인가되는 오프 모니터링 신호(Off_MNT)에 따라, 디스플레이 장치(100)는 세미-오프 기간(Semi-Off Period) 동안 게이트 구동 회로(120) 및 데이터 구동 회로(130)에 공급되는 구동 전원은 유지하되, 디스플레이 패널(110)에 전달되는 데이터 전압(Vdata)을 차단하게 된다.
세미-오프 기간(Semi-Off Period)은 수십 초 내지 수 분의 시간 간격을 가질 수 있다.
만약, 세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period) 중에 사용자로부터 다시 파워 온 신호(Power On)가 인가되면, 오프 모니터링 신호(Off_MNT)는 로우 레벨로 전환되고 퀵 스타트 프로세스(Quick Start Process)가 진행될 수 있다.
퀵 스타트 프로세스(Quick Start Process)가 진행되는 경우,디스플레이 장치(100)의 영상 제어 신호(LOCKN, HTPDN)는 로우 레벨의 오프 모니터링 신호(Off_MNT)에 의해서 순차적으로 로우 레벨로 전환된다. 즉, 오프 모니터링 신호(Off_MNT)가 로우 레벨로 전환되어 퀵 스타트 프로세스(Quick Start Process)가 진행되면, 입력 전원(Vin)이 하이 레벨인 상태에서 순차적으로 CDR 트레이닝을 위한 HTPDN 신호가 로우 레벨로 전환되고, 그 다음에 얼라인 트레이닝을 위한 LOCKN 신호가 로우 레벨로 전환될 수 있다.
이에 따라, 로우 레벨의 영상 제어 신호(LOCKN, HTPDN)를 수신한 호스트 시스템(200)은 CDR 트레이닝 패턴 신호(CDR Training)와 CDR 트레이닝 및 얼라인 트레이닝 패턴 신호(ALN Training)를 전송하고, 스타트 타이밍에 맞춰 영상 데이터(DATA)의 전송을 다시 개시함으로써, 디스플레이 패널(110)에 데이터 전압(Vdata)이 공급될 수 있도록 한다.
이와 같이, 파워 오프 신호(Power Off)가 인가되는 시점부터 세미-오프 기간(Semi-Off Period) 동안 영상 데이터(DATA)는 차단하되, 디스플레이 장치(100)에 인가되는 입력 전원(Vin)을 하이 상태로 유지함으로써, 세미-오프 기간(Semi-Off Period) 중에 다시 파워 온 신호(Power On) 인가되더라도 오프 프로세스를 거치자 않고 빠른 시간에 디스플레이 구동(Normal Display)을 재개하는 퀵 스타트 프로세스(Quick Start Process)가 가능하게 된다.
도 11은 본 개시의 실시예들에 따른 디스플레이 구동 방법에서, 세미-오프 기간 중에 파워 온 신호가 인가되지 않는 경우의 신호 흐름도이다.
도 11을 참조하면, 본 개시의 실시예들에 따른 디스플레이 구동 방법은 디스플레이 장치(100)가 디스플레이 패널(110)을 통해 영상을 표시하는 디스플레이 구동(Normal Display) 과정에 사용자로부터 파워 오프 신호(Power Off)가 인가되면 일정 시간의 세미-오프 기간(Semi-Off Period) 동안 세미-오프 프로세스(Semi-Off Process)가 진행된다.
호스트 시스템(200)은 파워 오프 신호(Power Off)가 인가되는 시점부터 세미-오프 기간(Semi-Off Period) 동안 디스플레이 장치(100)에 인가되는 입력 전원(Vin)은 하이 상태로 유지하지만, 파워 오프 신호(Power Off)가 인가되었음을 알리는 오프 모니터링 신호(Off_MNT)를 디스플레이 장치(100)로 공급한다.
따라서, 세미-오프 기간(Semi-Off Period) 동안 호스트 시스템(200)에서 디스플레이 장치(100)로 인가되는 입력 전원(Vin)은 하이 상태로 유지되기 때문에, 디스플레이 장치(100)는 게이트 구동 회로(120) 및 데이터 구동 회로(130)에 여러 가지 구동 전원이 그대로 공급될 수 있다.
반면, 파워 오프 신호(Power Off)가 인가된 시점에, 호스트 시스템(200)으로부터 하이 레벨의 오프 모니터링 신호(Off_MNT)가 공급되기 때문에, 디스플레이 장치(100)는 영상 데이터(DATA)를 공급을 제어하는 영상 제어 신호(LOCKN, HTPDN)를 하이 레벨로 전환한다. 그 결과, 호스트 시스템(200)은 디스플레이 장치(100)에 대한 영상 데이터(DATA)의 공급을 종료하게 된다.
만약, 세미-오프 프로세스(Semi-Off Process)가 진행되는 세미-오프 기간(Semi-Off Period) 중에 사용자로부터 다시 파워 온 신호(Power On)가 인가되지 않으면, 세미-오프 기간(Semi-Off Period)이 종료되는 시점에 호스트 시스템(200)으로부터 공급되는 입력 전원(Vin)이 차단된다.
호스트 시스템(200)으로부터 공급되는 입력 전원(Vin)이 차단되는 경우, 디스플레이 장치(100)의 게이트 구동 회로(120) 및 데이터 구동 회로(130)는 동작을 종료하게 되므로 디스플레이 패널(110)은 디스플레이 오프(Display Off) 상태가 된다.
이와 같이, 세미-오프 기간(Semi-Off Period)이 종료되는 시점에는 입력 전원(Vin)이 차단되고 디스플레이 장치(100)가 오프되기 때문에, 오프 모니터링 신호(Off_MNT)가 하이 레벨인지 로우 레벨인지에 상관없이, 영상 제어 신호(LOCKN, HTPDN)는 차단된다.
이 때, 세미-오프 기간(Semi-Off Period)이 종료되는 시점에 구동 트랜지스터(DRT)의 특성값(문턱 전압 또는 이동도)을 센싱하는 오프-센싱 프로세스(Off-Sensing Process)가 진행될 수 있을 것이다.
디스플레이 장치(100)가 오프된 상태에서, 사용자로부터 파워 온 신호(Power On) 신호가 인가되면, 디스플레이 장치(100)는 정해진 순서에 따라 온 프로세스(On Process)를 진행할 수 있을 것이다.
도 12는 본 개시의 실시예들에 따른 디스플레이 구동 방법의 흐름도를 나타낸 도면이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 디스플레이 구동 방법은 파워 오프 신호(Power Off)가 인가되는지 판단하는 단계(S100), 파워 오프 신호(Power Off)가 인가되는 경우에, 구동 전원을 유지하면서 영상 데이터(DATA)를 차단하는 세미-오프 프로세스(Semi-Off Process)를 진행하는 단계(S200), 세미-오프 기간(Semi-Off Period) 이내에 파워 온 신호(Power On)가 인가되는 경우에 퀵 스타트 프로세스(Quick Start Process)를 진행하는 단계(S400), 및 세미-오프 기간(Semi-Off Period) 이내에 파워 온 신호(Power On)가 인가되지 않는 경우에 구동 전원을 차단하는 오프 프로세스를 진행하는 단계(S500)를 포함한다.
퀵 스타트 프로세스(Quick Start Process)가 완료되면 정상적인 디스플레이 구동이 이루어지고(S700), 디스플레이 오프 상태에서 파워 온 신호(Power On)가 인가되면 온 프로세스(S800)를 통해 정상적인 디스플레이 구동이 이루어질 수 있다(S700).
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 실시예들에 따른 디스플레이 장치(100)는 복수의 서브픽셀(SP)이 배치된 디스플레이 패널(110); 호스트 시스템(200)으로부터 영상 데이터(DATA)를 공급받기 위해서 영상 제어 신호(LOCKN, HTPDN)를 상기 호스트 시스템(200)에 전달하는 타이밍 컨트롤러(140); 상기 타이밍 컨트롤러(140)로부터 전달된 영상 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여, 상기 디스플레이 패널(110)에 공급하는 데이터 구동 회로(130); 및 파워 오프 신호(Power Off)에 의하여 상기 호스트 시스템(200)에서 전달된 오프 모니터링 신호(Off_MNT)가 수신된 시점부터 일정한 시간의 세미-오프 기간(Semi-Off Period) 동안, 상기 호스트 시스템(200)으로부터 상기 영상 데이터(DATA)가 차단되도록 상기 영상 제어 신호(LOCKN, HTPDN)의 레벨을 제어하는 세미-오프 스위칭 회로(160)를 포함할 수 있다.
상기 호스트 시스템(200)은 상기 오프 모니터링 신호(Off_MNT)를 전달한 후, 세미-오프 기간(Semi-Off Period)이 경과한 시점에 입력 전원(Vin)을 차단할 수 있다.
상기 세미-오프 기간(Semi-Off Period) 동안 상기 데이터 구동 회로(130)에 공급되는 구동 전원은 온 상태로 유지될 수 있다.
상기 세미-오프 스위칭 회로(160)는 상기 세미-오프 기간(Semi-Off Period) 중에 파워 온 신호(Power On)가 인가되는 경우, 상기 호스트 시스템(200)으로부터 상기 영상 데이터(DATA)가 공급되도록 상기 영상 제어 신호(LOCKN, HTPDN)의 레벨을 제어할 수 있다.
상기 세미-오프 기간(Semi-Off Period) 중에 파워 온 신호(Power On)가 인가되지 않는 경우, 상기 데이터 구동 회로(130)에 공급되는 구동 전원이 오프 상태로 전환될 수 있다.
상기 세미-오프 기간(Semi-Off Period)이 종료되는 시점에, 상기 디스플레이 패널(110)에 배치된 구동 트랜지스터(DRT)의 특성값을 센싱하는 오프-센싱 프로세스가 진행될 수 있다.
상기 호스트 시스템(200)과 Vbyone 인터페이스를 통해 통신할 수 있다.
상기 영상 제어 신호(LOCKN, HTPDN)는 상기 호스트 시스템(200)이 CDR 트레이닝 패턴 신호(CDR Training)를 일정 시간 동안 정송하기 위한 HTPDN 신호; 및 상기 호스트 시스템(200)이 얼라인 트레이닝 패턴 신호를 일정 시간 동안 전송하기 위한 LOCKN 신호일 수 있다.
상기 세미-오프 기간(Semi-Off Period)은 수십 내지 수분의 시간 간격을 가질 수 있다.
또한, 본 개시의 실시예들에 따른 디스플레이 구동 방법은 복수의 서브픽셀(SP)이 배치된 디스플레이 패널(110)과, 영상 제어 신호(LOCKN, HTPDN)를 통해 영상 데이터(DATA)를 공급하는 호스트 시스템(200)의 동작을 제어하는 타이밍 컨트롤러(140)와, 상기 타이밍 컨트롤러(140)로부터 전달된 영상 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여, 상기 디스플레이 패널(110)에 공급하는 데이터 구동 회로(130)를 포함하는 디스플레이 장치(100)의 구동 방법에 있어서, 파워 오프 신호(Power Off)가 인가되는지 판단하는 단계; 상기 파워 오프 신호(Power Off)가 인가되는 경우에, 상기 데이터 구동 회로(130)에 인가되는 구동 전원을 유지하면서 상기 영상 데이터(DATA)를 차단하는 세미-오프 프로세스(Semi-Off Process)를 진행하는 단계; 세미-오프 기간(Semi-Off Period) 이내에 파워 온 신호(Power On)가 인가되는 경우에 퀵 스타트 프로세스(Quick Start Process)를 진행하는 단계; 및 상기 세미-오프 기간(Semi-Off Period) 이내에 파워 온 신호(Power On)가 인가되지 않는 경우에, 상기 구동 전원을 차단하는 단계를 포함할 수 있다.
상기 세미-오프 프로세스는 파워 오프 신호(Power Off)에 의하여 상기 호스트 시스템(200)에서 전달된 오프 모니터링 신호(Off_MNT)가 수신된 시점부터 상기 세미-오프 기간(Semi-Off Period) 동안, 상기 호스트 시스템(200)으로부터 상기 영상 데이터(DATA)가 차단되도록 상기 영상 제어 신호(LOCKN, HTPDN)의 레벨을 제어할 수 있다.
상기 퀵 스타트 프로세스는 상기 호스트 시스템(200)으로부터 상기 영상 데이터(DATA)가 공급되도록 상기 영상 제어 신호(LOCKN, HTPDN)의 레벨을 제어할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
140: 타이밍 컨트롤러
150: 파워 관리 회로
160: 세미-오프 스위칭 회로
200: 호스트 시스템

Claims (16)

  1. 복수의 서브픽셀이 배치된 디스플레이 패널;
    호스트 시스템으로부터 영상 데이터의 공급을 받기 위해, 영상 제어 신호를 상기 호스트 시스템에 전달하는 타이밍 컨트롤러;
    상기 타이밍 컨트롤러로부터 전달된 영상 데이터를 데이터 전압으로 변환하여, 상기 디스플레이 패널에 공급하는 데이터 구동 회로; 및
    파워 오프 신호에 의하여 상기 호스트 시스템에서 전달된 오프 모니터링 신호가 수신된 시점부터 일정한 시간의 세미-오프 기간 동안, 상기 호스트 시스템으로부터 상기 영상 데이터가 차단되도록 상기 영상 제어 신호의 레벨을 제어하는 세미-오프 스위칭 회로를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 호스트 시스템은
    상기 오프 모니터링 신호를 전달한 후, 세미-오프 기간이 경과한 후에 디스플레이 구동을 위해 공급되는 입력 전원을 차단하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 세미-오프 기간 동안
    상기 데이터 구동 회로에 공급되는 구동 전원은 온 상태로 유지되는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 세미-오프 스위칭 회로는
    상기 세미-오프 기간 중에 파워 온 신호가 인가되는 경우,
    상기 호스트 시스템으로부터 상기 영상 데이터가 공급되도록 상기 영상 제어 신호의 레벨을 제어하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 세미-오프 기간 중에 파워 온 신호가 인가되지 않는 경우,
    상기 데이터 구동 회로에 공급되는 구동 전원이 오프 상태로 전환되는 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 세미-오프 기간이 종료되는 시점에,
    상기 디스플레이 패널에 배치된 구동 트랜지스터의 특성값을 센싱하는 오프-센싱 프로세스가 진행되는 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 호스트 시스템과 Vbyone 인터페이스를 통해 통신하는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 영상 제어 신호는
    상기 호스트 시스템이 CDR 트레이닝 패턴 신호를 일정 시간 동안 전송하기 위한 HTPDN 신호; 및
    상기 호스트 시스템이 얼라인 트레이닝 패턴 신호를 일정 시간 동안 전송하기 위한 LOCKN 신호인 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 세미-오프 기간은 수십 내지 수분의 시간 간격을 가지는 디스플레이 장치.
  10. 복수의 서브픽셀이 배치된 디스플레이 패널과, 영상 제어 신호를 통해 영상 데이터를 공급하는 호스트 시스템의 동작을 제어하는 타이밍 컨트롤러와, 상기 타이밍 컨트롤러로부터 전달된 영상 데이터를 데이터 전압으로 변환하여, 상기 디스플레이 패널에 공급하는 데이터 구동 회로를 포함하는 디스플레이 장치의 구동 방법에 있어서,
    파워 오프 신호가 인가되는지 판단하는 단계;
    상기 파워 오프 신호가 인가되는 경우에, 상기 데이터 구동 회로에 인가되는 구동 전원을 유지하면서 상기 영상 데이터를 차단하는 세미-오프 프로세스를 진행하는 단계;
    세미-오프 기간 이내에 파워 온 신호가 인가되는 경우에 퀵 스타트 프로세스를 진행하는 단계; 및
    상기 세미-오프 기간 이내에 파워 온 신호가 인가되지 않는 경우에, 상기 구동 전원을 차단하는 단계를 포함하는 디스플레이 구동 방법.
  11. 제 10 항에 있어서,
    상기 세미-오프 프로세스는
    상기 파워 오프 신호에 의하여 상기 호스트 시스템에서 전달된 오프 모니터링 신호가 수신된 시점부터 상기 세미-오프 기간 동안, 상기 호스트 시스템으로부터 상기 영상 데이터가 차단되도록 상기 영상 제어 신호의 레벨을 제어하는 디스플레이 구동 방법.
  12. 제 10 항에 있어서,
    상기 퀵 스타트 프로세스는
    상기 호스트 시스템으로부터 상기 영상 데이터가 공급되도록 상기 영상 제어 신호의 레벨을 제어하는 디스플레이 구동 방법.
  13. 제 12 항에 있어서,
    상기 호스트 시스템과 Vbyone 인터페이스를 통해 통신하는 디스플레이 구동 방법.
  14. 제 13 항에 있어서,
    상기 영상 제어 신호는
    상기 호스트 시스템이 CDR 트레이닝 패턴 신호를 일정 시간 동안 전송하기 위한 HTPDN 신호; 및상기 호스트 시스템이 얼라인 트레이닝 패턴 신호를 일정 시간 동안 전송하기 위한 LOCKN 신호인 디스플레이 구동 방법.
  15. 제 10 항에 있어서,
    상기 세미-오프 기간이 종료되는 시점에,
    상기 디스플레이 패널에 배치된 구동 트랜지스터의 특성값을 센싱하는 오프-센싱 프로세스가 진행되는 단계를 더 포함하는 디스플레이 구동 방법.
  16. 제 10 항에 있어서,
    상기 세미-오프 기간은 수십 내지 수분의 시간 간격을 가지는 디스플레이 구동 방법.
KR1020210103609A 2021-08-06 2021-08-06 디스플레이 장치 및 디스플레이 구동 방법 KR20230021809A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210103609A KR20230021809A (ko) 2021-08-06 2021-08-06 디스플레이 장치 및 디스플레이 구동 방법
CN202210673011.0A CN115705835A (zh) 2021-08-06 2022-06-15 显示装置和显示驱动方法
DE102022115311.8A DE102022115311A1 (de) 2021-08-06 2022-06-20 Anzeigevorrichtung und anzeigeansteuerungsverfahren
US17/860,180 US11676545B2 (en) 2021-08-06 2022-07-08 Display device and display driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210103609A KR20230021809A (ko) 2021-08-06 2021-08-06 디스플레이 장치 및 디스플레이 구동 방법

Publications (1)

Publication Number Publication Date
KR20230021809A true KR20230021809A (ko) 2023-02-14

Family

ID=84975067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210103609A KR20230021809A (ko) 2021-08-06 2021-08-06 디스플레이 장치 및 디스플레이 구동 방법

Country Status (4)

Country Link
US (1) US11676545B2 (ko)
KR (1) KR20230021809A (ko)
CN (1) CN115705835A (ko)
DE (1) DE102022115311A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183780B2 (en) * 2012-12-13 2015-11-10 Lg Display Co., Ltd. Organic light emitting display
KR20140108843A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 디스플레이 구동 회로
KR102487109B1 (ko) * 2015-12-15 2023-01-09 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102565948B1 (ko) * 2018-08-27 2023-08-11 삼성디스플레이 주식회사 전자 장치 및 전자 장치의 구동 방법
US11132957B2 (en) * 2018-10-03 2021-09-28 Mediatek Inc. Method and apparatus for performing display control of an electronic device with aid of dynamic refresh-rate adjustment
CN109215559B (zh) * 2018-10-26 2020-11-24 合肥鑫晟光电科技有限公司 驱动控制电路、驱动控制方法和显示装置

Also Published As

Publication number Publication date
CN115705835A (zh) 2023-02-17
US20230040625A1 (en) 2023-02-09
DE102022115311A1 (de) 2023-02-09
US11676545B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
KR101320075B1 (ko) ｉＤＰ 인터페이스 기반의 픽셀 클럭 복원 방법과 이를 이용한 표시장치
KR102370717B1 (ko) 유기 발광 다이오드 표시 장치
US20210287615A1 (en) Electronic device capable of reducing peripheral circuit area
US10726766B2 (en) Display device and interface method thereof
KR101279351B1 (ko) 타이밍 컨트롤러 및 이를 이용한 액정표시장치
US11626072B2 (en) Display device and driving method thereof
JP2017083836A (ja) Ｏｌｅｄ表示装置
KR102576968B1 (ko) 표시장치
CN116110335A (zh) 显示装置、显示面板和显示驱动方法
US20230343843A1 (en) Display Device and Display Driving Method
KR20230021809A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20230019485A (ko) 영상 표시장치 및 그 구동방법
KR20220089556A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
KR20220074394A (ko) 디스플레이 장치 및 구동 방법
KR20210083610A (ko) 패널 안정화 회로를 포함한 영상 표시장치 및 패널 안정화 방법
US11847974B2 (en) Display device and virtual reality device
US11709559B2 (en) Touch display device and method of driving the same
KR102651799B1 (ko) 표시장치
KR102530897B1 (ko) 표시패널 모듈과 이를 이용한 표시장치
KR102504142B1 (ko) 표시장치
KR102340940B1 (ko) 디스플레이 장치 및 그 구동방법
KR20220076722A (ko) 디스플레이 장치
KR20220060133A (ko) 디스플레이 장치 및 구동 방법
KR20170081051A (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102232869B1 (ko) 데이터 인터페이스 장치 및 방법과, 그를 이용한 영상 표시 시스템 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination