KR20220089556A

KR20220089556A - 디스플레이 장치, 구동 회로 및 구동 방법

Info

Publication number: KR20220089556A
Application number: KR1020200180298A
Authority: KR
Inventors: 신재호; 홍무경
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-21
Filing date: 2020-12-21
Publication date: 2022-06-28

Abstract

본 발명의 실시예는 디스플레이 장치, 구동 회로 및 구동 방법에 관한 것이다. 본 발명의 실시예에 의하면, 구동 환경에 맞게 데이터 패킷의 신호 특성을 조절할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다. 또한, 본 발명의 실시예에 의하면, 블랭크 구간에 데이터 패킷의 신호 특성을 조절함으로써, 영상 품질을 효과적으로 개선할 수 있는 디스플레이 장치, 구동 회로 및 구동 방법을 제공할 수 있다. 또한, 본 발명의 실시예에 의하면, 디스플레이 패널의 온도 특성에 따라 데이터 패킷의 신호 특성을 효과적으로 조절할 수 있는 디스플레이 장치, 구동 회로 및 구동 방법을 제공할 수 있다.

Description

디스플레이 장치, 구동 회로 및 구동 방법{DISPLAY DEVICE, DRIVING CIRCUIT AND METHOD FOR DRIVING IT}

본 발명의 실시예는 디스플레이 장치, 구동 회로 및 구동 방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 (Liquid Crystal Display), 유기 발광 디스플레이 (Organic Light Emitting Diode Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.

이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는, 스스로 발광하는 유기 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다.

이러한 디스플레이 장치는 디스플레이 패널에 배열된 다수의 서브픽셀(Subpixel) 각각에 배치된 발광 소자를 포함하고, 발광 소자에 흐르는 전압 제어를 통해 발광 소자를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.

최근에는 디스플레이 장치의 고속 구동과 함께 해상도가 증가함에 따라, 서브픽셀의 수와 서브픽셀에 데이터 전압을 공급하는 데이터 라인이 증가하고, 디스플레이 패널을 구동하는 구동 회로와 구동 회로를 제어하는 타이밍 컨트롤러 사이에 여러 가지 신호 라인이 증가하게 되었다.

이에 따라, 타이밍 컨트롤러와 구동 회로 사이에 배치되는 신호 라인의 수를 최소화하고, 신호 전송을 안정화하기 위하여, 디지털 영상 데이터를 직렬화하여 클럭 정보를 삽입하여 패킷 단위로 변환하여 포인트-투-포인트(Point-to-Point) 방식으로 데이터 패킷을 전송하는 인터페이스가 연구되고 있다.

이러한 포인트-투-포인트 방식의 인터페이스는 디스플레이 장치의 구동 시점에 데이터 패킷의 신호 특성을 초기 설정값으로 고정한다. 그러나, 디스플레이 장치의 구동 환경이 변경됨에 따라 초기 설정값으로 고정된 데이터 패킷의 신호 특성이 변경된 구동 환경에 맞지 않아서 디스플레이 패널에 표시되는 영상의 품질이 저하되는 경우가 발생한다.

본 발명의 실시예들은 구동 환경에 맞게 데이터 패킷의 신호 특성을 조절할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 블랭크 구간에 데이터 패킷의 신호 특성을 조절함으로써, 영상 품질을 효과적으로 개선할 수 있는 디스플레이 장치, 구동 회로 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 디스플레이 패널의 온도 특성에 따라 데이터 패킷의 신호 특성을 효과적으로 조절할 수 있는 디스플레이 장치, 구동 회로 및 구동 방법을 제공할 수 있다.

일 측면에서, 본 발명의 실시예들은 복수의 게이트 라인, 복수의 데이터 라인, 및 복수의 서브픽셀이 배치된 디스플레이 패널과, 복수의 게이트 라인에 신호를 공급하는 게이트 구동 회로와, 복수의 데이터 라인에 데이터 전압을 공급하며, 데이터 패킷의 신호 특성에 대한 기준 옵션값에 따라 수신 특성을 제어하는 데이터 구동 회로와, 게이트 구동 회로 및 데이터 구동 회로를 제어하며, 디스플레이 구동 프로세스 구간에서 구동 환경에 따라 설정된 스캔 범위를 기준으로 측정된 비트 에러율을 기준으로, 기준 옵션값을 로컬 옵션값으로 변경하는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 데이터 패킷의 신호 특성은 데이터 패킷의 최대 전압을 나타내는 차동 입력 전압 특성과, 데이터 패킷이 트랜지션되는 영역에서 최대 피크-피크 전압과 최소 피크-피크 전압의 비율을 나타내는 프리 앰퍼시스 특성과, 데이터 구동 회로에 수신되는 데이터 패킷의 이퀄라이징 수준을 나타내는 이퀄라이징 특성 중 적어도 하나인 디스플레이 장치를 제공할 수 있다.

일 측면에서, 데이터 패킷의 수신 특성은 데이터 구동 회로에 수신되는 데이터 패킷의 이퀄라이징 수준을 나타내는 이퀄라이징 특성인 디스플레이 장치를 제공할 수 있다.

일 측면에서, 구동 환경은 디스플레이 패널의 온도, 또는 서브픽셀에 배치된 구동 트랜지스터의 특성값 편차인 디스플레이 장치를 제공할 수 있다.

일 측면에서, 디스플레이 패널의 온도는 온도 센서를 통해 측정되거나, 디스플레이 패널의 구동 시간이나 주위 환경, 또는 디스플레이되는 영상의 패턴에 의해 결정되는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 스캔 범위는 디스플레이 패널의 온도가 기준 온도로부터 높을수록 증가하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 비트 에러율은 디스플레이 구동 프로세스 구간 내의 수직 블랭크 구간 또는 수평 블랭크 구간에서 측정되는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 비트 에러율은 기준 범위에 대하여 복수의 블랭크 구간에 분산되어 측정되는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 기준 옵션값은 파워 온 프로세스 구간에서 전체 옵션 범위에 대해 측정된 비트 에러율에 따라 결정되는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 데이터 구동 회로는 데이터 패킷을 수신하는 수신 버퍼와, 기준 옵션값 또는 로컬 옵션값에 따라 수신 버퍼의 수신 특성을 제어하는 수신 특성 제어 회로와, 수신 버퍼를 통해 전달된 데이터 패킷을 분리하는 언패커와, 언패커를 통해 분리된 직렬 구조의 디지털 영상 데이터를 병렬 구조로 변환하는 데이터 처리 회로와, 데이터 패킷으로부터 내부 클럭을 생성하는 클럭 복구 회로와, 내부 클럭 및 상기 데이터 패킷에 포함된 입력 클럭의 위상을 비교하는 위상 비교 회로를 포함하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 타이밍 컨트롤러는 클럭 트레이닝 패턴, 데이터 제어 신호, 및 디지털 영상 데이터를 직렬 데이터 신호로 정렬하는 데이터 처리 회로와, 데이터 패킷의 입력 클럭을 생성하는 클럭 생성 회로와, 직렬 데이터 신호에 입력 클럭을 내장하는 패커와, 패커로부터 입력되는 직렬 데이터 신호를 차동 신호의 데이터 패킷으로 변환하여 전송하는 송신 버퍼와, 데이터 패킷의 송신 특성을 제어하는 송신 특성 제어 회로를 포함하는 디스플레이 장치를 제공할 수 있다.

다른 측면에서, 본 발명의 실시예들은 디지털 영상 데이터를 직렬화하고 클럭 정보를 삽입하여 포인트-투-포인트 방식으로 데이터 패킷을 전송하는 인터페이스를 통해 데이터 패킷을 수신하는 수신 버퍼와, 디스플레이 구동 프로세스 구간에서 구동 환경에 따라 설정된 스캔 범위를 기준으로 데이터 패킷의 수신 특성에 대한 비트 에러율을 측정하며, 비트 에러율에 따라 결정된 옵션값으로 수신 버퍼의 수신 특성을 제어하는 수신 특성 제어 회로와, 수신 버퍼를 통해 전달된 데이터 패킷을 분리하는 언패커와, 언패커를 통해 분리된 직렬 구조의 디지털 영상 데이터를 병렬 구조로 변환하는 데이터 처리 회로와, 데이터 패킷으로부터 내부 클럭을 생성하는 클럭 복구 회로와, 내부 클럭 및 데이터 패킷에 포함된 입력 클럭의 위상을 비교하는 위상 비교 회로를 포함하는 구동 회로를 제공할 수 있다.

다른 측면에서, 옵션값은 파워 온 프로세스 구간에서 전체 옵션 범위에 대해 측정된 비트 에러율에 따라 결정되는 기준 옵션값, 또는 디스플레이 구동 프로세스 구간에서 구동 환경에 따라 설정된 스캔 범위를 기준으로 측정된 비트 에러율에 따라 결정되는 로컬 옵션값인 구동 회로를 제공할 수 있다.

또 다른 측면에서, 본 발명의 실시예들은 디지털 영상 데이터를 직렬화하고 클럭 정보를 삽입하여 포인트-투-포인트 방식으로 데이터 패킷을 전송하는 디스플레이 장치의 구동 방법에 있어서, 파워 온 프로세스 구간에서 데이터 패킷의 수신 특성에 관한 전체 옵션에 대한 비트 에러율을 측정하는 단계와, 기준 옵션값을 설정하는 단계와, 구동 환경에 따라 스캔 범위를 결정하는 단계와, 디스플레이 구동 프로세스 구간에서 스캔 범위를 기준으로 수신 특성에 대한 비트 에러율을 측정하는 단계와, 로컬 옵션값을 결정하는 단계와, 로컬 옵션값에 따라 수신 특성을 제어하는 단계를 포함하는 디스플레이 장치의 구동 방법을 제공할 수 있다.

본 발명의 실시예들에 의하면, 구동 환경에 맞게 데이터 패킷의 신호 특성을 조절할 수 있는 디스플레이 장치, 구동 회로 및 구동 방법을 제공할 수 있다.

본 발명의 실시예들에 의하면, 블랭크 구간에 데이터 패킷의 신호 특성을 조절함으로써, 영상 품질을 효과적으로 개선할 수 있는 디스플레이 장치, 구동 회로 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 패널의 온도 특성에 따라 데이터 패킷의 신호 특성을 효과적으로 조절할 수 있는 디스플레이 장치, 구동 회로 및 구동 방법을 제공할 수 있다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 3은 본 발명에 실시예들에 따른 디스플레이 장치에서 포인트-투-포인트 방식의 인터페이스 예시를 나타낸 구조이다.
도 4는 본 발명에 실시예들에 따른 디스플레이 장치에서, 포인트-투-포인트 방식의 인터페이스에서 전달되는 신호 파형의 예시를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치에서, 타이밍 컨트롤러와 데이터 구동 회로의 내부 구성을 나타낸 블록도이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 장치에서, 타이밍 컨트롤러의 신호 특성에 따른 아이 다이어그램(Eye diagram)을 예시로 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치에서 디지털 영상 데이터의 신호 특성 중 이퀄라이징 특성에 대한 예시를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법을 나타낸 흐름도이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서, 파워 온 프로세스 구간 동안 전체 이퀄라이징(EQ) 옵션에 대하여 측정된 비트 에러율과 이퀄라이징(EQ) 옵션값 설정을 예시로 나타낸 표이다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서, 파워 온 프로세스 구간과 디스플레이 구동 프로세스 구간에서 이퀄라이징(EQ) 옵션에 대한 스캔 범위를 달리하는 경우를 개념적으로 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서 온도에 따른 이퀄라이징(EQ) 옵션의 스캔 범위를 나타낸 예시 도표이다.
도 12는 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서 비트 에러율에 따라 이퀄라이징(EQ) 옵션값을 변경하는 경우를 나타낸 예시 도표이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 복수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 복수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 복수의 게이트 라인(GL)에 신호를 제공하는 게이트 구동 회로(120), 복수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140), 및 디스플레이 패널(110)의 온도를 감지하기 위한 온도 센서(150)를 포함할 수 있다.

디스플레이 패널(110)은 복수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 복수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.

액정 디스플레이의 경우, 디스플레이 패널(110)은 두 장의 기판 사이에 형성된 액정층을 포함하며, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 모드로도 동작될 수 있을 것이다. 반면, 전계 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.

디스플레이 패널(110)은 복수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 복수의 데이터 라인(DL)과 복수의 게이트 라인(GL)에 의해 정의될 수 있다.

하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)에 의해 형성된 영역에 배치된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압에 따라 발광하는 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.

예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)에 의해 형성된 영역에 각각 서브픽셀(SP)이 배치될 것이다.

게이트 구동 회로(120)는 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 복수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 복수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.

2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.

이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 직접 형성된 GIP(Gate In Panel) 형태로 구현될 수도 있다.

데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 디지털 영상 데이터(DATA)를 수신하고, 수신된 디지털 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.

마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.

경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.

타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 디지털 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.

이 때, 타이밍 컨트롤러(140)는 디지털 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭 신호(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다. 이에 따라, 타이밍 컨트롤러(140)는 외부로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.

예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.

또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.

온도 센서(150)는 디스플레이 패널(110)의 일부 영역 또는 전체 영역의 온도를 측정하기 위해서, 디스플레이 패널(110)에서 영상을 표시하지 않는 베젤 영역 또는 회로 영역 내의 임의의 위치에 배치될 수 있으며, 하나 또는 복수 개가 배치될 수 있다. 온도 센서(150)에서 센싱된 온도 값은 타이밍 컨트롤러(140)에 전달되고, 타이밍 컨트롤러(140)는 센싱된 온도 값에 따라 디지털 영상 데이터(DATA)를 보상하고, 보상된 디지털 영상 데이터를 데이터 구동 회로(130)를 통해 디스플레이 패널(110)에 공급할 수 있다.

이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적 회로를 더 포함할 수 있다.

한편, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 전계 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 발광 다이오드와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다. 이러한 디스플레이 장치(100)는 액정 디스플레이(Liquid Crystal Display), 유기 발광 디스플레이(Organic Light Emitting Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 등 다양한 타입의 장치일 수 있다.

도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.

도 2를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 구동 집적 회로(SDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현되고, 게이트 구동 회로(120)가 다양한 방식들(TAB, COG, COF, GIP 등) 중에서 GIP (Gate In Panel) 형태로 구현된 경우를 나타낸 것이다.

게이트 구동 회로(120)가 GIP 형태로 구현되는 경우, 게이트 구동 회로(120)에 포함된 복수의 게이트 구동 집적 회로(GDIC)는 디스플레이 패널(110)의 비표시 영역에 직접 형성될 수 있다. 이 때, 게이트 구동 집적 회로(GDIC)는 비표시 영역에 배치된 게이트 구동 관련 신호 배선을 통해, 스캔 신호의 생성에 필요한 각종 신호(클럭 신호, 게이트 하이 신호, 게이트 로우 신호 등)를 공급받을 수 있다.

마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.

이러한 디스플레이 장치(100)는 복수의 소스 구동 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.

이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.

컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 집적 회로(Power Management IC; PMIC, 180)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130)와 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 집적 회로(180)는 디스플레이 패널(110), 데이터 구동 회로(130) 및 게이트 구동 회로(120) 등으로 구동 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.

적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.

디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)과 전기적으로 연결된 세트 보드(Set Board, 170)를 더 포함할 수 있다. 이 때, 세트 보드(170)는 파워 보드(Power Board)라고 할 수도 있다. 이러한 세트 보드(170)에는 디스플레이 장치(100)의 전체 파워를 관리하는 메인 파워 관리 회로(Main Power Management Circuit; M-PMC, 160)가 존재할 수 있다. 메인 파워 관리 회로(160)는 파워 관리 집적 회로(180)와 연동될 수 있다.

위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 구동 전압은 세트 보드(170)에서 발생되어 컨트롤 인쇄 회로 기판(CPCB) 내의 파워 관리 집적 회로(180)로 전달된다. 파워 관리 집적 회로(180)는 디스플레이 구동 또는 특성값 센싱에 필요한 구동 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.

이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자와, 이를 발광시키기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.

각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.

본 발명의 디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)에 실장된 타이밍 컨트롤러(140)와 소스 인쇄 회로 기판(SPCB)에 실장된 데이터 구동 회로(130)를 연결하는 신호 라인의 수를 최소화하고, 신호 전송을 안정화하기 위하여, 디지털 영상 데이터(DATA)를 직렬화하고 클럭 정보를 삽입하여 패킷 단위로 전송하는 포인트-투-포인트(Point-to-Point) 방식의 인터페이스를 사용할 수 있다.

도 3은 본 발명에 실시예들에 따른 디스플레이 장치에서 포인트-투-포인트 방식의 인터페이스 예시를 나타낸 구조이고, 도 4는 본 발명에 실시예들에 따른 디스플레이 장치에서, 포인트-투-포인트 방식의 인터페이스에서 전달되는 신호 파형의 예시를 나타낸 도면이다.

도 3 및 도 4를 참조하면, 본 발명에 실시예들에 따른 디스플레이 장치(100)는 복수의 데이터 패킷(DP)을 송신하는 타이밍 컨트롤러(140) 및 타이밍 컨트롤러(140)에서 송신된 복수의 데이터 패킷(DP)을 수신하는 데이터 구동 회로(130)를 포함할 수 있다.

여기에서 예시하는 인터페이스 규격은 타이밍 컨트롤러(140)와 데이터 구동 회로(130) 사이의 데이터 전송 라인의 수를 감소시키고 고속 전송이 이루어질 수 있도록, 데이터 제어 신호(DCS)와 디지털 영상 데이터(DATA)를 직렬화하고 클럭 정보를 삽입하여 패킷 단위로 변환해서 포인트-투-포인트(Point-to-Point) 방식으로 데이터 패킷(DP)을 전송하는 임베디드 포인트-투-포인트 인터페이스(Embedded Point-to-point Interface; EPI)이다.

또한, 여기에서는 타이밍 컨트롤러(140)에서 데이터 패킷(DP)을 송신하고, 2개의 소스 구동 집적 회로(SDIC1, SDIC2)를 포함하는 데이터 구동 회로(130)에서 각각 데이터 패킷(DP1, DP2)을 수신하여, 이를 디스플레이 패널(110)로 공급하는 구조를 예로써 설명하고 있다.

타이밍 컨트롤러(140)는 클럭 신호(CLK)에 따라 데이터 패킷(DP1, DP2)을 해당하는 데이터 구동 회로(130)에 각각 송신할 수 있다.

이 때, 타이밍 컨트롤러(140)가 송신하는 데이터 패킷(DP)은 제 1 전송 기간, 제 2 전송 기간, 및 제 3 전송 기간으로 구분될 수 있다.

제 1 전송 기간에는 클럭 트레이닝 패턴(CT)을 이용해서 클럭 신호(CLK)를 동기화시키기 위한 클럭 트레이닝(Clock Training)이 이루어지고, 제 2 전송 기간에는 데이터 구동 회로(130)를 제어하는 데이터 제어 신호(DCS)가 전송되고, 제 3 전송 기간에는 디지털 영상 데이터(DATA)가 전송될 수 있다. 다만, 데이터 패킷(DP)이 전송되는 구간 및 전송되는 데이터의 종류는 다양하게 표현할 수 있을 것이다.

타이밍 컨트롤러(140)는 수평 블랭크 구간(Horizontal Blank Time) 또는 수직 블랭크 구간(Vertical Blank Time) 내에서, 클럭 트레이닝 시간(Tct) 동안 데이터 구동 회로(130)와 클럭 트레이닝을 실시함으로써, 클럭 신호(CLK)를 동기화 시킬 수 있다.

타이밍 컨트롤러(140)는 클럭 트레이닝을 통해 데이터 구동 회로(130)와 동기화된 상태에서, 데이터 구동 회로(130)에 락 입력 신호(Lock(IN))를 전송할 수 있다. 또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)로부터 락 출력 신호(Lock(OUT))를 피드백 받을 수 있다.

제 1 소스 구동 집적 회로(SDIC1)는 내부 클럭 신호의 위상이 고정되면 출력 안정 상태를 지시하는 하이 로직 레벨(High logic level)의 락 신호(Lock)를 생성해서 인접한 제 2 소스 구동 집적 회로(SDIC2)에 전달한다.

이 때, 데이터 구동 회로(130)의 마지막 소스 구동 집적 회로(여기에서는 SDIC2)에서 생성되는 락 신호(Lock)는 데이터 구동 회로(130)의 락 출력 신호(Lock(OUT))가 되며, 락 출력 신호(Lock(OUT))는 타이밍 컨트롤러(140)와 마지막 소스 구동 집적 회로(SDIC2) 사이에 연결된 신호 배선을 통해 타이밍 컨트롤러(140)로 전송된다. 이 때, 소스 구동 집적 회로(SDIC1, SDIC2)의 락 신호(Lock(IN), Lock) 입력 단자에는 하이 레벨의 직류 전원 전압(VCC)이 입력된다.

타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 통해 정상적인 락 출력 신호(Lock(OUT))가 수신되면, 데이터 구동 회로(130)를 구성하는 복수의 소스 구동 집적 회로(SDIC1, SDIC2)에 해당하는 데이터 패킷(DP1, DP2)을 송신할 수 있다.

이 때, 임베디드 포인트-투-포인트 인터페이스(EPI) 규격은 전송 라인을 줄이기 위해서, 타이밍 컨트롤러(140)와 데이터 구동 회로(130) 사이에 클럭 신호(CLK)를 전송하는 배선을 사용하지 않을 수 있다. 이 경우, 타이밍 컨트롤러(140)에서 데이터 패킷(DP)을 전송하면, 데이터 구동 회로(130)는 전송받은 데이터 패킷(DP)을 이용하여 클럭 복구 회로(131a, 131b)에서 내부 클럭 신호를 생성하고, 생성된 내부 클럭 신호에 대응하여 디지털 영상 데이터(DATA)를 수신할 수 있다.

이 때, 데이터 구동 회로(130)는 클럭 복구 회로(131a, 131b)에서 생성된 내부 클럭 신호와 타이밍 컨트롤러(140)에서 전송된 클럭 트래이닝 패턴을 비교할 수 있으며, 비교 결과 이상이 없는 경우에 하이 레벨의 락 신호(Lock)를 생성하거나, 락 출력 신호(Lock(OUT))를 타이밍 컨트롤러(140)로 전송할 수 있다.

한편, 데이터 구동 회로(130)에서 타이밍 컨트롤러(140)로 전송하는 락 출력 신호(Lock(OUT))는 타이밍 컨트롤러(140)에서 데이터 구동 회로(130)로 전송되는 락 입력 신호(Lock(IN))를 피드백한 신호일 수 있다.

락 출력 신호(Lock(OUT))가 타이밍 컨트롤러(140)에 전송된 상태에서, 데이터 구동 회로(130)는 클럭 트레이닝을 통해 동기화된 데이터 패킷(DP)의 위상과 주파수를 고정할 수 있으므로, 타이밍 컨트롤러(140)에서 송신되는 데이터 패킷(DP)을 전송받을 수 있는 상태가 된다.

이 때, 포인트-투-포인트 방식의 인터페이스를 사용하는 경우, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)와의 연결 상태 또는 신호 전달 특성에 따라 전송하는 데이터 패킷(DP)의 신호 특성을 제어할 수 있다.

도 5는 본 발명의 실시예들에 따른 디스플레이 장치에서, 타이밍 컨트롤러와 데이터 구동 회로의 내부 구성을 나타낸 블록도이다.

여기에서는 데이터 구동 회로(130) 내에 하나의 소스 구동 집적 회로(SDIC)가 배치되어 타이밍 컨트롤러(140)와 직접 신호를 주고받는 경우를 가정하여 나타내었지만, 앞에서 설명한 바와 같이 데이터 구동 회로(130)에 복수의 소스 구동 집적 회로(SDIC)가 위치할 수 있으며, 이 경우에 복수의 소스 구동 집적 회로(SDIC)는 동일한 회로 구성을 가질 수 있다.

도 5를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 타이밍 컨트롤러(140)는 데이터 처리 회로(141), 클럭 생성 회로(142), 패커(packer, 143), 송신 버퍼(144), 송신 특성 변경 회로(145), 송신 특성 제어 회로(147), 및 메모리(146)를 포함할 수 있다.

데이터 처리 회로(141)는 클럭 트레이닝 패턴(CT), 데이터 제어 신호(DCS), 및 디지털 영상 데이터(DATA)를 직렬 데이터 비트 스트림(serial data bit stream)으로 정렬하여 패커(143)에 공급한다.

클럭 생성 회로(142)는 입력 클럭(EPI CLK)의 비트를 패커(143)에 공급한다.

패커(143)는 포인트-투-포인트 인터페이스의 신호 전송 프로토콜을 만족하도록 직렬 데이터 신호에 입력 클럭(EPI CLK)의 비트를 내장하여 송신 버퍼(144)에 공급한다.

송신 버퍼(144)는 패커(143)로부터 입력되는 직렬 데이터 신호를 차동 신호(Differential Signal)의 데이터 패킷(DP)으로 변환하여 쌍으로 이루어진 신호 라인을 통해 데이터 구동 회로(130)로 전송한다.

이 때, 송신 특성 변경 회로(145)는 차동 입력 전압(Differential input voltage, VID), 프리 엠퍼시스(Pre-emphasis, PE) 등의 신호 특성을 가변한다. 예를 들어, 송신 특성 변경 회로(145)는 송신 버퍼(144)의 구동 전압이나 이득(gain)을 조정함으로써, 차동 입력 전압(VID)과 프리 엠퍼시스(PE)를 가변할 수 있다.

이를 위해서, 송신 특성 제어 회로(147)는 차동 입력 전압(VID)과 프리 엠퍼시스(PE)에 대한 신호 특성값을 정해진 기준에 따라 변경하도록 송신 특성 변경 회로(145)를 제어한다.

이 때, 송신 특성 제어 회로(147)는 데이터 구동 회로(130)에 공급한 락 입력 신호(Lock(IN))와 데이터 구동 회로(130)로부터 수신된 락 출력 신호(Lock(OUT))의 지연 시간(Td)에 따라 데이터 패킷(DP)의 신호 특성을 결정할 수 있다.

따라서, 타이밍 컨트롤러(140)는 락 입력 신호(Lock(IN))와 락 출력 신호(Lock(OUT))의 지연 시간(Td)을 고려하여 결정된 신호 특성에 따라, 데이터 패킷(DP)을 데이터 구동 회로(130)로 전송한다.

데이터 구동 회로(130) 또는 소스 구동 집적 회로(SDIC)는 수신 버퍼(135), 수신 특성 제어 회로(138), 언패커(Unpacker, 133), 데이터 처리 회로(134), 클럭 복구 회로(131), 에러 검출 회로(136), 위상 비교 회로(137), 및 논리 회로(132)를 포함한다.

수신 버퍼(135)는 쌍으로 이루어진 신호 라인을 통해 수신되는 데이터 패킷(DP)을 수신하여 언패커(133)에 공급한다. 수신 특성 제어 회로(138)는 데이터 구동 회로(130)의 수신 특성을 제어하기 위하여 타이밍 컨트롤러(140)로부터 수신된 신호 특성에 따라 이퀄라이징(Equalizing, EQ), 수신 저항(Rt) 등의 수신 특성을 가변할 수 있다.

예를 들어, 수신 특성 제어 회로(138)는 이퀄라이징(EQ) 설정값에 따라 수신 버퍼(135)의 이득을 조정함으로써 이퀄라이징(EQ) 수준을 가변한다. 수신 특성 제어 회로(138)에 의해 설정된 이퀄라이징(EQ) 수준에 따라 타이밍 컨트롤러(140)로부터 수신된 데이터 패킷(DP)이 증폭된다.

수신 저항(Rt)은 데이터 구동 회로(130)에서 수신 버퍼(135)의 양쪽 입력단 사이에 연결되고, 수신 특성 제어 회로(138)의 선택 신호에 따라 저항값이 선택되는 가변 저항으로 구현될 수 있다. 수신 특성 제어 회로(138)는 타이밍 컨트롤러(140)로부터 수신된 신호 특성에 따라 수신 저항(Rt)을 가변함으로써, 데이터 패킷(DP)의 진폭을 변경할 수 있다.

언패커(133)는 수신 버퍼(131)를 통해 수신된 데이터 패킷(DP)에서 클럭 트레이닝 패턴(CT), 데이터 제어 신호(DCS) 및 디지털 영상 데이터(DATA)를 분리한다.

그런 다음, 언패커(133)는 클럭 트레이닝 패턴(CT)에 포함된 입력 클럭(EPI CLK)을 클럭 복구 회로(131)로 전송하고, 데이터 제어 신호(DCS) 및 디지털 영상 데이터(DATA)는 데이터 처리 회로(134)로 전송한다.

데이터 처리 회로(134)는 시프트 레지스터(shift register)와 래치(latch)를 이용하여 직렬 구조의 디지털 영상 데이터(DATA)를 병렬 구조의 데이터로 변환한다. 이 때, 데이터 처리 회로(134)의 시프트 레지스터와 래치는 클럭 복구 회로(131)에서 생성된 내부 클럭(CDR CLK)에 따라 동기된다.

클럭 복구 회로(131)는 언패커(133)로부터 수신된 클럭 트레이닝 패턴(CT)에 따라 내부 클럭(CDR CLK)을 생성하고, 입력 클럭(EPI CLK)에 동기되도록 내부 클럭(CDR CLK)의 위상을 제어한다.

이 때, 클럭 복구 회로(131)는 내부 클럭(CDR CLK)의 위상이 입력 클럭(EPI CLK)과 일치하면, 내부 클럭(CDR CLK)의 위상을 고정시킨다.

위상 비교 회로(137)는 데이터 패킷(DP)에 포함된 입력 클럭(EPI CLK)의 위상과, 클럭 복구 회로(131)에서 생성된 내부 클럭(CDR CLK)의 위상을 비교하여 위상이 동일한 경우에, 하이 레벨의 출력 신호를 생성한다.

반면, 입력 클럭(EPI CLK)의 위상과, 내부 클럭(CDR CLK)의 위상이 동일하지 않은 경우에, 위상 비교 회로(137)는 로우 레벨의 출력 신호를 생성한다.

논리 회로(132)는 위상 비교 회로(137)로부터 하이 레벨의 출력 신호가 입력되고, 타이밍 컨트롤러(140)로부터 하이 레벨의 락 입력 신호(Lock(IN))가 입력되는 경우에, 하이 레벨의 락 출력 신호(Lock(OUT))를 타이밍 컨트롤러(140)로 전송할 수 있다.

이 때, 데이터 구동 회로(130)에 복수의 소스 구동 집적 회로(SDIC)가 배치되는 경우에는, 논리 회로(132)에 입력되는 락 입력 신호(Lock(IN))는 인접한 소스 구동 집적 회로(SDIC)에서 전달되는 락 신호(Lock)가 될 것이다.

에러 검출 회로(136)는 데이터 처리 회로(134)를 통해 출력되는 디지털 영상 데이터(DATA)에 오류가 있는지를 체크한다.

도 6은 본 발명의 실시예들에 따른 디스플레이 장치에서, 타이밍 컨트롤러의 신호 특성에 따른 아이 다이어그램(Eye diagram)을 예시로 나타낸 도면이다.

도 6을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 아이 다이어그램(Eye diagram)은 디지털 영상 데이터(DATA)의 아날로그 특성, 예를 들어, 진폭(amplitude), 상승 및 하강 시간(rise and falling time)의 기울기(slew rate), 직류 레벨, 지터(jitter) 등에 따라 영향을 받는 신호 품질을 나타내는 지표로 이용되고 있다.

차동 입력 전압(VID) 특성은 타이밍 컨트롤러(140)의 송신 버퍼(144)로부터 출력되는 데이터 패킷(DP)의 최대 전압 즉, 차동 입력 전압(VID)의 정극성 전압(+)과 부극성 전압(-) 사이의 최대 전압 레벨을 나타낸다.

이퀄라이징(EQ) 특성은 데이터 구동 회로(130)의 수신 버퍼(135)에 수신되는 데이터 패킷(DP)의 이퀄라이징 수준을 나타낸다.

프리 엠퍼시스(PE) 특성은 타이밍 컨트롤러(140)의 송신 버퍼(144)로부터 출력되는 데이터 패킷(DP)이 트랜지션되는 영역에서 최대 피크-피크 전압과 최소 피크-피크 전압의 비율을 나타낸다.

이 때, 타이밍 컨트롤러(140)는 비트 에러율(Bit Error Rate) 테스트 패턴을 이용해서 디지털 영상 데이터(DATA)의 신호 특성에 대한 최적의 옵션값을 결정할 수 있을 것이다.

도 7은 본 발명의 실시예들에 따른 디스플레이 장치에서 디지털 영상 데이터의 신호 특성 중 이퀄라이징 특성에 대한 예시를 나타낸 도면이다.

여기에서는 디지털 영상 데이터(DATA)의 신호 특성 중에서 이퀄라이징(EQ) 특성을 예로 들어서 설명하고 있지만, 이퀄라이징(EQ) 특성 이외에 차동 입력 전압(VID) 특성과 프리 엠퍼시스(PE) 특성 등 다른 신호 특성에 대해서도 동일하게 적용될 수 있을 것이다.

도 7을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 디지털 영상 데이터(DATA)의 신호 특성 중 이퀄라이징(EQ) 특성은 LLL=000, LLH=001, LHL=010, LHH=011, HLL=100, HLH=101, HHL=110, 및 HHH=111 의 8가지 이퀄라이징(EQ) 옵션을 가질 수 있으며, 이퀄라이징(EQ) 옵션에 따라 수신 버퍼(135)의 이득(Gain)이 가변될 수 있다.

예를 들어, 제 1 이퀄라이징(EQ) 옵션(EQ1=LLL)은 수신 버퍼(135)의 이득이 1.5dB, 제 2 이퀄라이징(EQ) 옵션(EQ2=LLH)은 수신 버퍼(135)의 이득이 3.0dB, 제 3 이퀄라이징(EQ) 옵션(EQ3=LHL)은 수신 버퍼(135)의 이득이 4.5dB, 제 4 이퀄라이징(EQ) 옵션(EQ4=LHH)은 수신 버퍼(135)의 이득이 6.0dB, 제 5 이퀄라이징(EQ) 옵션(EQ5=HLL)은 수신 버퍼(135)의 이득이 7.5dB, 제 6 이퀄라이징(EQ) 옵션(EQ6=HLH)은 수신 버퍼(135)의 이득이 9.0dB, 제 7 이퀄라이징(EQ) 옵션(EQ7=HHL)은 수신 버퍼(135)의 이득이 10.5dB, 제 8 이퀄라이징(EQ) 옵션(EQ8=HHH)은 수신 버퍼(135)의 이득이 12.0dB로 설정될 수 있다.

본 발명의 디스플레이 장치(100)는 비트 에러율(Bit Error Rate) 테스트 패턴을 이용해서 이퀄라이징(EQ) 특성에 대한 최적의 옵션값을 결정할 수 있다. 이 때, 최적의 이퀄라이징(EQ) 옵션값을 결정하는 방법은 디스플레이 장치(100)의 구동 상태에 따라 다르게 진행될 수 있다.

예를 들어, 디스플레이 장치(100)의 구동 상태는 파워 온 신호의 발생 이후 디스플레이 구동이 시작되기 이전의 파워 온 프로세스, 디스플레이 패널(110)에 데이터 전압을 공급하여 발광이 이루어지는 디스플레이 구동 프로세스, 및 파워 오프 신호에 의해서 디스플레이 패널(110)에 공급되는 데이터 전압을 차단하는 파워 오프 프로세스로 구분할 수 있다.

본 발명의 디스플레이 장치(100)는 파워 온 프로세스 구간에서 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정함으로써 기준 이퀄라이징(EQ) 옵션값을 설정하되, 디스플레이 구동 프로세스 구간에서 구동 환경에 따라 설정된 스캔 범위를 기준으로 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정하여, 디스플레이 패널(110)의 구동 환경에 따른 로컬 이퀄라이징(EQ) 옵션값으로 변경함으로써, 데이터 패킷(DP)의 신호 특성을 효과적으로 제어할 수 있다.

도 8은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법을 나타낸 흐름도이다.

도 8을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법은 파워 온 프로세스 구간에서 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정하는 단계(S100), 이퀄라이징(EQ) 옵션값을 설정하는 단계(S200), 디스플레이 패널(110)의 구동 환경에 따라 스캔 범위를 결정하는 단계(S300), 디스플레이 구동 프로세스 구간에서 스캔 범위를 기준으로 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정하는 단계(S400), 및 이퀄라이징(EQ) 옵션값을 변경하는 단계(S500)를 포함할 수 있다.

파워 온 프로세스 구간에서 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정하는 단계(S100)는 이퀄라이징(EQ) 특성을 구분하는 전체 옵션, 예를 들어 8가지 이퀄라이징(EQ) 옵션(EQ1 ~ EQ8) 각각에 대한 비트 에러율을 측정하는 과정이다.

전체 이퀄라이징(EQ) 옵션(EQ1 ~ EQ8)은 메모리(MEM) 내에 미리 저장되어 있기 때문에, 파워 온 신호의 발생 이후 디스플레이 구동이 시작되기 이전의 파워 온 프로세스 동안 메모리(MEM)에 저장된 전체 이퀄라이징(EQ) 옵션(EQ1 ~ EQ8)을 대상으로 각각의 비트 에러율을 측정할 수 있을 것이다.

구체적으로, 타이밍 컨트롤러(140)는 메모리(MEM)에 저장된 이퀄라이징(EQ) 옵션(EQ1 ~ EQ8)을 대상으로 비트 에러율 테스트 패턴을 생성해서 데이터 구동 회로(130)에 전달하고, 데이터 구동 회로(130)에서 생성되는 비트 에러율 테스트 패턴과 타이밍 컨트롤러(140)에서 전송된 비트 에러율 테스트 패턴을 비교함으로써 비트 에러율을 계산할 수 있을 것이다.

이퀄라이징(EQ) 옵션값을 설정하는 단계(S200)는 전체 이퀄라이징(EQ) 옵션(EQ1 ~ EQ8)을 대상으로 측정된 비트 에러율을 고려하여 데이터 구동 회로(130)의 수신 버퍼(135)의 이득을 결정하기 위한 기준 이퀄라이징(EQ) 옵션값을 설정하는 과정이다.

도 9는 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서, 파워 온 프로세스 구간 동안 전체 이퀄라이징(EQ) 옵션에 대하여 측정된 비트 에러율과 이퀄라이징(EQ) 옵션값 설정을 예시로 나타낸 표이다.

도 9를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법에서, 파워 온 프로세스 구간 동안 전체 이퀄라이징(EQ) 옵션에 대하여 측정된 비트 에러율은 모두 상이할 수도 있고, 일부 이퀄라이징(EQ) 옵션이 동일할 수도 있을 것이다.

예를 들어, 제 1 이퀄라이징(EQ) 옵션(EQ1=LLL)에 대한 비트 에러율은 35%, 제 2 이퀄라이징(EQ) 옵션(EQ2=LLH)에 대한 비트 에러율은 32%, 제 3 이퀄라이징(EQ) 옵션(EQ3=LHL)에 대한 비트 에러율은 36%, 제 4 이퀄라이징(EQ) 옵션(EQ4=LHH)에 대한 비트 에러율은 30%, 제 5 이퀄라이징(EQ) 옵션(EQ5=HLL)에 대한 비트 에러율은 35%, 제 6 이퀄라이징(EQ) 옵션(EQ6=HLH)에 대한 비트 에러율은 31%, 제 7 이퀄라이징(EQ) 옵션(EQ7=HHL)에 대한 비트 에러율은 34%, 제 8 이퀄라이징(EQ) 옵션(EQ8=HHH)에 대한 비트 에러율은 35%로 측정될 수 있다.

이와 같이, 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율이 측정되는 경우, 비트 에러율이 30%로 가장 낮은 제 4 이퀄라이징(EQ) 옵션(EQ4)을 기준 이퀄라이징(EQ) 옵션값으로 설정할 수 있을 것이다.

이에 따라, 타이밍 컨트롤러(140)는 제 4 이퀄라이징(EQ) 옵션(EQ4)에 따라 수신 버퍼(135)의 이득이 6.0dB 이 되도록 데이터 제어 신호(DCS)를 생성하고, 데이터 구동 회로(130)는 데이터 제어 신호(DCS)에 따라 수신 버퍼(135)의 이득을 제 4 이퀄라이징(EQ) 옵션(EQ4)에 해당하는 6.0dB로 설정하게 될 것이다.

한편, 디스플레이 장치(100)는 디스플레이 패널(110)에 정의된 각 서브픽셀(SP)에 발광 소자와 이를 발광하기 위한 구동 트랜지스터가 배치되는데, 디스플레이 패널(110)의 구동 환경에 따라 각 서브픽셀(SP) 내 구동 트랜지스터의 문턱 전압(threshold voltage) 또는 이동도(mobility)와 같은 특성값에 편차가 발생하고, 이로 인해 서브픽셀(SP) 간의 휘도 편차(휘도 불균일)가 발생하여 영상 품질이 저하될 수 있다.

특히, 디스플레이 장치(100)는 구동 시간이나 주위 환경, 또는 디스플레이 되는 영상의 패턴에 의해 온도가 변화될 수 있기 때문에, 이러한 구동 환경을 고려하여 디스플레이 구동 프로세스가 진행되는 구간에 이퀄라이징(EQ) 옵션과 같은 데이터 패킷(DP)의 신호 특성을 변경할 필요가 발생한다.

다만, 디스플레이 구동 프로세스가 진행되는 구간에는 서브픽셀(SP)에 데이터 전압을 공급하는 발광 구간이 대부분을 차지하며, 데이터 전압이 공급되지 않는 블랭크 구간이 매우 짧을 뿐만 아니라, 구동 트랜지스터의 특성값을 센싱하는 센싱 프로세스 등이 진행될 수 있으므로 이퀄라이징(EQ) 옵션을 변경하는 프로세스는 최대한 짧은 시간으로 진행하는 것이 효율적이다.

이를 위해서, 디스플레이 구동 프로세스 구간에는 디스플레이 장치(100)의 구동 환경에 따라, 전체 이퀄라이징(EQ) 옵션 중에서 비트 에러율을 측정하기 위한 스캔 범위를 조절하는 것이 바람직하다.

도 10은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서, 파워 온 프로세스 구간과 디스플레이 구동 프로세스 구간에서 이퀄라이징(EQ) 옵션에 대한 스캔 범위를 달리하는 경우를 개념적으로 나타낸 도면이다.

도 10을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법은 파워 온 프로세스 구간에서 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정함으로써 1차적으로 이퀄라이징(EQ) 옵션값을 설정하되, 디스플레이 구동 프로세스 구간에서 디스플레이 장치(100)의 구동 환경에 따라 설정된 스캔 범위를 기준으로 로컬 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정함으로써, 이퀄라이징(EQ) 특성에 대한 옵션값을 효과적으로 변경할 수 있다.

예를 들어, 타이밍 컨트롤러(140)는 파워 온 프로세스 구간에 비트 에러율 테스트 코드(BERT Set)와 전체 이퀄라이징(EQ) 옵션 정보(EQ1 ~ EQ8), 비트 에러율 테스트 패턴(BERT Pattern), 및 비트 에러율 테스트 리셋 정보(BERT Reset)를 순차적으로 데이터 구동 회로(130)에 전송할 수 있다.

데이터 구동 회로(130)는 타이밍 컨트롤러(140)에서 전송된 비트 에러율 테스트 코드(BERT Set), 전체 이퀄라이징(EQ) 옵션 정보(EQ1 ~ EQ8), 비트 에러율 테스트 패턴(BERT Pattern), 및 비트 에러율 테스트 리셋 정보(BERT Reset)를 이용해서 수신 버퍼(135)의 이득을 변경하면서 비트 에러율을 측정한다.

데이터 구동 회로(130)는 파워 온 프로세스 구간에서 측정된 전체 이퀄라이징(EQ) 옵션(EQ1 ~ EQ8)에 대한 비트 에러율을 비교하여, 가장 비트 에러율이 낮은 이퀄라이징(EQ) 옵션을 기준 옵션값(EQ Set)으로 설정하고, 기준 옵션값(EQ Set)에 해당하는 이득으로 수신 버퍼(135)를 제어한다.

파워 온 프로세스가 종료하고 디스플레이 패널(110)에 디지털 영상 데이터(DATA)가 공급되는 디스플레이 구동 프로세스가 진행되면, 타이밍 컨트롤러(140)는 디스플레이 장치(100)의 구동 환경에 따라 로컬 이퀄라이징(EQ) 옵션에 대한 스캔 범위(Scan Range)를 결정할 수 있다. 디스플레이 장치(100)의 구동 환경은 구동 시간이나 주위 환경, 또는 디스플레이 되는 영상의 패턴 등에 의해 변화되는 디스플레이 패널(110)의 온도가 될 수 있다.

디스플레이 패널(110)의 온도가 기준 온도, 예를 들어 통상의 실온 범위에 해당하는 경우에는 기준 이퀄라이징(EQ) 옵션값을 그대로 유지하거나 좁은 구간을 스캔 범위로 선택하여 비트 에러율을 측정할 수 있을 것이다. 반면, 디스플레이 패널(110)의 온도가 기준 온도보다 높아지는 경우에는 휘도 편차가 크게 발생할 수 있으므로 기준 이퀄라이징(EQ) 옵션값을 기준으로 넓은 구간을 스캔 범위로 선택하여 비트 에러율을 측정할 수 있을 것이다.

예를 들어, 타이밍 컨트롤러(140)는 디스플레이 구동 프로세스 구간에 디스플레이 장치(100)의 구동 환경에 따라 결정된 로컬 이퀄라이징(EQ) 옵션에 대한 스캔 범위(Scan Range)를 대상으로 비트 에러율 테스트 코드(BERT Set)와 로컬 이퀄라이징(EQ) 옵션 정보, 비트 에러율 테스트 패턴(BERT Pattern), 및 비트 에러율 테스트 리셋 정보(BERT Reset)를 순차적으로 데이터 구동 회로(130)에 전송할 수 있다. 이 때, 로컬 이퀄라이징(EQ) 옵션 정보는 파워 온 프로세스 구간에서 설정된 기준 옵션값(EQ Set)을 중심으로 스캔 범위(Scan Range)에 따라 변동 가능한 이퀄라이징(EQ) 옵션의 범위에 해당하게 될 것이다.

데이터 구동 회로(130)는 타이밍 컨트롤러(140)에서 전송된 비트 에러율 테스트 코드(BERT Set), 로컬 이퀄라이징(EQ) 옵션 정보, 비트 에러율 테스트 패턴(BERT Pattern), 및 비트 에러율 테스트 리셋 정보(BERT Reset)를 이용해서 수신 버퍼(135)의 이득을 변경하면서 비트 에러율을 측정한다.

이 때, 디스플레이 구동 프로세스가 진행되는 동안 이퀄라이징(EQ) 옵션에 대한 비트 에러율의 측정은 수직 블랭크 구간 또는 수평 블랭크 구간에서 이루어질 수 있다. 또한, 복수의 이퀄라이징(EQ) 옵션에 대해 비트 에러율을 측정하는 경우에는 블랭크 구간에 분산되어 진행될 수도 있을 것이다.

예를 들어, 제 1 수직 블랭크 구간에 제 1 이퀄라이징(EQ) 옵션(EQ1)에 대한 비트 에러율을 측정하고, 제 2 수직 블랭크 구간에 제 2 이퀄라이징)(EQ) 옵션(EQ2)에 대한 비트 에러율을 측정할 수 있을 것이다.

디스플레이 패널(110)의 구동 환경에 따라 스캔 범위를 결정하는 단계(S300)는 디스플레이 패널(110)의 온도에 따라 디스플레이 구동 프로세스 구간에 비트 에러율을 측정할 이퀄라이징(EQ) 옵션의 범위를 결정하는 과정이다.

도 11은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서 온도에 따른 이퀄라이징(EQ) 옵션의 스캔 범위를 나타낸 예시 도표이다.

도 11을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법에서, 디스플레이 구동 프로세스 구간 내에서 블랭크 구간에 진행되는 이퀄라이징(EQ) 옵션의 스캔 범위는 디스플레이 장치(100)의 구동 환경에 따라 달라질 수 있다.

특히, 디스플레이 장치(100)는 구동 시간이나 주위 환경, 또는 디스플레이 되는 영상의 패턴에 의해 온도가 변화될 수 있기 때문에, 온도 변화를 고려하여 디스플레이 구동 프로세스가 진행되는 구간에 이퀄라이징(EQ) 옵션을 변경하는 것이 바람직하다.

이 때, 디스플레이 장치(100)의 온도가 실온에 가까운 정상 범위에 있는 경우에는 이퀄라이징(EQ) 옵션의 스캔 범위를 적게 설정하고, 구동 시간의 증가, 주위 환경 또는 디스플레이되는 영상 패턴에 의해서 디스플레이 장치(100)의 온도가 증가할수록 이퀄라이징(EQ) 옵션의 스캔 범위를 증가시켜서 최적의 이퀄라이징(EQ) 옵션값을 결정하도록 할 수 있을 것이다.

예를 들어, 디스플레이 장치(100)의 온도가 20도 이하의 정상 범위인 경우에는 파워 온 프로세스 또는 이전에 설정된 이퀄라이징(EQ) 옵션값을 그대로 유지하도록 스캔 범위를 0으로 설정하고, 디스플레이 장치(100)의 온도가 20 ~ 30도 범위에 있는 경우에는 스캔 범위를 1로 설정할 수 있다.

이 때, 스캔 범위를 1로 설정한다는 의미는 파워 온 프로세스 또는 이전에 설정된 이퀄라이징(EQ) 옵션값을 기준으로 -1 또는 +1의 스캔 범위를 대상으로 이퀄라이징(EQ) 옵션에 대한 비트 에러율 테스트를 진행한다는 의미이다. 즉, 이전에 설정된 이퀄라이징(EQ) 옵션이 EQ4인 상태에서 스캔 범위가 1로 설정되면, EQ4를 기준으로 -1에 해당하는 EQ3에서 +1에 해당하는 EQ5까지를 대상으로 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정할 수 있을 것이다.

마찬가지로, 디스플레이 장치(100)의 온도가 증가할수록 이퀄라이징(EQ) 옵션에 대한 비트 에러율 테스트의 범위가 넓어지도록 스캔 범위를 증가시킬 수 있을 것이다.

디스플레이 구동 프로세스 구간에서 스캔 범위를 기준으로 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정하는 단계(S400)는 파워 온 프로세스 또는 이전에 설정된 이퀄라이징(EQ) 옵션값을 기준으로 온도에 따라 설정된 스캔 범위를 대상으로 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정하는 과정이다.

이퀄라이징(EQ) 옵션값을 변경하는 단계(S500)는 온도에 따라 설정된 스캔 범위 내에서 측정된 비트 에러율 중에서, 가장 낮은 비트 에러율을 가지는 이퀄라이징(EQ) 옵션값을 새로운 이퀄라이징(EQ) 옵션값으로 선택해서 변경하는 과정이다.

도 12는 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서 비트 에러율에 따라 이퀄라이징(EQ) 옵션값을 변경하는 경우를 나타낸 예시 도표이다.

도 12를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 파워 온 프로세스 구간에 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율 측정으로 결정된 이퀄라이징(EQ) 옵션값에 대해서, 블랭크 구간 동안 디스플레이 패널(110)의 온도에 따라 결정된 스캔 범위 내에서 추가적인 비트 에러율을 측정하여 이퀄라이징(EQ) 옵션값을 변경할 수 있다. 또는, 디스플레이 구동 프로세스 구간에 결정된 이전의 이퀄라이징(EQ) 옵션값에 대해서, 블랭크 구간 동안 디스플레이 패널(110)의 온도에 따라 결정된 스캔 범위 내에서 추가적인 비트 에러율을 측정하여 이퀄라이징(EQ) 옵션값을 변경할 수 있다.

예를 들어, 타이밍 컨트롤러(140)는 파워 온 프로세스 구간 동안 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정해서, 비트 에러율이 가장 낮은 제 4 이퀄라이징(EQ) 옵션(EQ4)을 기준 이퀄라이징(EQ) 옵션값으로 설정할 수 있다. 이 경우, 타이밍 컨트롤러(140)는 제 4 이퀄라이징(EQ) 옵션(EQ4)에 따라 수신 버퍼(135)의 이득이 6.0dB 이 되도록 데이터 제어 신호(DCS)를 생성하고, 데이터 구동 회로(130)는 데이터 제어 신호(DCS)에 따라 수신 버퍼(135)의 이득을 제 4 이퀄라이징(EQ) 옵션(EQ4)에 해당하는 6.0dB로 설정하게 될 것이다.

이 때, 온도 센서(150)를 통해 측정된 디스플레이 패널(110)의 온도가 20 ~ 30도 사이의 범위로 측정되어 스캔 범위가 1로 설정된 경우, 디스플레이 구동 프로세스가 진행되는 기간 내의 블랭크 구간에서 제 3 이퀄라이징 옵션(EQ3)부터 제 5 이퀄라이징 옵션(EQ5)의 범위에서 비트 에러율을 측정할 수 있다.

이 때, 제 3 이퀄라이징 옵션(EQ3) 내지 제 5 이퀄라이징 옵션(EQ5)에 대한 비트 에러율 측정은 하나의 블랭크 구간에서 이루어질 수도 있고, 복수의 블랭크 구간에 분산되어 이루어질 수도 있을 것이다.

제 3 이퀄라이징 옵션(EQ3) 내지 제 5 이퀄라이징 옵션(EQ5)에 대한 비트 에러율 측정이 완료되면, 비트 에러율이 가장 낮은 이퀄라이징(EQ) 옵션을 새로운 로컬 이퀄라이징(EQ) 옵션값으로 변경할 수 있다. 예를 들어, 제 3 이퀄라이징(EQ) 옵션(EQ3)의 비트 에러율이 25%로 가장 낮다면 이퀄라이징(EQ) 옵션값은 제 4 이퀄라이징(EQ) 옵션(EQ4)에서 제 3 이퀄라이징(EQ) 옵션(EQ3)으로 변경될 것이다.

이와 같이, 파워 온 프로세스 구간에서 전체 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정함으로써 1차적으로 기준 이퀄라이징(EQ) 옵션값을 설정하되, 디스플레이 구동 프로세스 구간에서 디스플레이 장치(100)의 구동 환경에 따라 설정된 스캔 범위를 기준으로 이퀄라이징(EQ) 옵션에 대한 비트 에러율을 측정함으로써, 로컬 이퀄라이징(EQ) 옵션값으로 효과적으로 변경할 수 있게 된다.

한편, 위에서는 디스플레이 장치(100)의 구동 환경을 온도 기준으로 판단하기 위해서, 온도 센서(150)를 통해 측정된 디스플레이 패널(110)의 온도를 기준으로 스캔 범위를 결정하는 경우를 예로 들어서 설명하였으나, 이퀄라이징(EQ) 옵션에 대한 스캔 범위는 온도뿐만 아니라 서브픽셀(SP)에 배치된 구동 트랜지스터의 특성값 편차를 기준으로 설정될 수도 있을 것이다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
131: 클럭 복구 회로
132: 논리 회로
133: 언패커
134: 데이터 처리 회로
135: 수신 버퍼
136: 에러 검출 회로
137: 위상 비교 회로
138: 수신 특성 제어 회로
140: 타이밍 컨트롤러
141: 데이터 처리 회로
142: 클럭 생성 회로
143: 패커
144: 송신 버퍼
145: 송신 특성 변경 회로
146: 메모리
147: 송신 특성 제어 회로
150: 온도 센서
160: 메인 파워 관리 회로
170: 세트 보드
180: 파워 관리 집적 회로

Claims

복수의 게이트 라인, 복수의 데이터 라인, 및 복수의 서브픽셀이 배치된 디스플레이 패널;
상기 복수의 게이트 라인에 신호를 공급하는 게이트 구동 회로;
상기 복수의 데이터 라인에 데이터 전압을 공급하며, 데이터 패킷의 신호 특성에 대한 기준 옵션값에 따라 수신 특성을 제어하는 데이터 구동 회로; 및
상기 게이트 구동 회로와 상기 데이터 구동 회로를 제어하며, 디스플레이 구동 프로세스 구간에서 구동 환경에 따라 설정된 스캔 범위를 기준으로 측정된 비트 에러율을 기준으로, 상기 기준 옵션값을 로컬 옵션값으로 변경하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
제 1 항에 있어서,
상기 데이터 패킷의 신호 특성은
상기 데이터 패킷의 최대 전압을 나타내는 차동 입력 전압 특성;
상기 데이터 패킷이 트랜지션되는 영역에서 최대 피크-피크 전압과 최소 피크-피크 전압의 비율을 나타내는 프리 앰퍼시스 특성; 및
상기 데이터 구동 회로에 수신되는 데이터 패킷의 이퀄라이징 수준을 나타내는 이퀄라이징 특성 중 적어도 하나인 디스플레이 장치.
제 1 항에 있어서,
상기 데이터 패킷의 수신 특성은
상기 데이터 구동 회로에 수신되는 데이터 패킷의 이퀄라이징 수준을 나타내는 이퀄라이징 특성인 디스플레이 장치.
제 1 항에 있어서,
상기 구동 환경은
상기 디스플레이 패널의 온도; 또는
상기 서브픽셀에 배치된 구동 트랜지스터의 특성값 편차인 디스플레이 장치.
제 4 항에 있어서,
상기 디스플레이 패널의 온도는
온도 센서를 통해 측정되거나,
상기 디스플레이 패널의 구동 시간이나 주위 환경, 또는 디스플레이되는 영상의 패턴에 의해 결정되는 디스플레이 장치.
제 5 항에 있어서,
상기 스캔 범위는
상기 디스플레이 패널의 온도가 기준 온도로부터 높을수록 증가하는 디스플레이 장치.
제 1 항에 있어서,
상기 비트 에러율은
상기 디스플레이 구동 프로세스 구간 내의 수직 블랭크 구간 또는 수평 블랭크 구간에서 측정되는 디스플레이 장치.
제 7 항에 있어서,
상기 비트 에러율은
상기 기준 범위에 대하여 복수의 블랭크 구간에 분산되어 측정되는 디스플레이 장치.
제 1 항에 있어서,
상기 기준 옵션값은
파워 온 프로세스 구간에서 전체 옵션 범위에 대해 측정된 비트 에러율에 따라 결정되는 디스플레이 장치.
제 1 항에 있어서,
상기 데이터 구동 회로는
상기 데이터 패킷을 수신하는 수신 버퍼;
상기 기준 옵션값 또는 상기 로컬 옵션값에 따라 상기 수신 버퍼의 수신 특성을 제어하는 수신 특성 제어 회로;
상기 수신 버퍼를 통해 전달된 상기 데이터 패킷을 분리하는 언패커;
상기 언패커를 통해 분리된 직렬 구조의 디지털 영상 데이터를 병렬 구조로 변환하는 데이터 처리 회로;
상기 데이터 패킷으로부터 내부 클럭을 생성하는 클럭 복구 회로; 및
상기 내부 클럭과 상기 데이터 패킷에 포함된 입력 클럭의 위상을 비교하는 위상 비교 회로를 포함하는 디스플레이 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는
클럭 트레이닝 패턴, 데이터 제어 신호, 및 디지털 영상 데이터를 직렬 데이터 신호로 정렬하는 데이터 처리 회로;
상기 데이터 패킷의 입력 클럭을 생성하는 클럭 생성 회로;
상기 직렬 데이터 신호에 상기 입력 클럭을 내장하는 패커;
상기 패커로부터 입력되는 상기 직렬 데이터 신호를 차동 신호의 상기 데이터 패킷으로 변환하여 전송하는 송신 버퍼; 및
상기 데이터 패킷의 송신 특성을 제어하는 송신 특성 제어 회로를 포함하는 디스플레이 장치.
디지털 영상 데이터를 직렬화하고 클럭 정보를 삽입하여 포인트-투-포인트 방식으로 데이터 패킷을 전송하는 인터페이스를 통해 데이터 패킷을 수신하는 수신 버퍼;
디스플레이 구동 프로세스 구간에서 구동 환경에 따라 설정된 스캔 범위를 기준으로 상기 데이터 패킷의 수신 특성에 대한 비트 에러율을 측정하며, 상기 비트 에러율에 따라 결정된 옵션값으로 상기 수신 버퍼의 수신 특성을 제어하는 수신 특성 제어 회로;
상기 수신 버퍼를 통해 전달된 상기 데이터 패킷을 분리하는 언패커;
상기 언패커를 통해 분리된 직렬 구조의 디지털 영상 데이터를 병렬 구조로 변환하는 데이터 처리 회로;
상기 데이터 패킷으로부터 내부 클럭을 생성하는 클럭 복구 회로; 및
상기 내부 클럭과 상기 데이터 패킷에 포함된 입력 클럭의 위상을 비교하는 위상 비교 회로를 포함하는 구동 회로.
제 12 항에 있어서,
상기 옵션값은
파워 온 프로세스 구간에서 전체 옵션 범위에 대해 측정된 비트 에러율에 따라 결정되는 기준 옵션값; 또는
상기 디스플레이 구동 프로세스 구간에서 구동 환경에 따라 설정된 스캔 범위를 기준으로 측정된 비트 에러율에 따라 결정되는 로컬 옵션값인 구동 회로.
제 12 항에 있어서,
상기 데이터 패킷의 수신 특성은
상기 데이터 구동 회로에 수신되는 데이터 패킷의 이퀄라이징 수준을 나타내는 이퀄라이징 특성인 구동 회로.
제 12 항에 있어서,
상기 구동 환경은
상기 디스플레이 패널의 온도; 또는
상기 서브픽셀에 배치된 구동 트랜지스터의 특성값 편차인 구동 회로.
제 12 항에 있어서,
상기 스캔 범위는
상기 디스플레이 패널의 온도가 기준 온도로부터 높을수록 증가하는 구동 회로.
디지털 영상 데이터를 직렬화하고 클럭 정보를 삽입하여 포인트-투-포인트 방식으로 데이터 패킷을 전송하는 디스플레이 장치의 구동 방법에 있어서,
파워 온 프로세스 구간에서 상기 데이터 패킷의 수신 특성에 관한 전체 옵션에 대한 비트 에러율을 측정하는 단계;
기준 옵션값을 설정하는 단계;
구동 환경에 따라 스캔 범위를 결정하는 단계;
디스플레이 구동 프로세스 구간에서 상기 스캔 범위를 기준으로 상기 수신 특성에 대한 비트 에러율을 측정하는 단계;
로컬 옵션값을 결정하는 단계; 및
상기 로컬 옵션값에 따라 상기 수신 특성을 제어하는 단계를 포함하는 디스플레이 장치의 구동 방법.
제 17 항에 있어서,
상기 데이터 패킷의 수신 특성은
상기 데이터 패킷의 이퀄라이징 수준을 나타내는 이퀄라이징 특성인 디스플레이 장치의 구동 방법.
제 17 항에 있어서,
상기 스캔 범위는
디스플레이 패널의 온도가 기준 온도로부터 높을수록 증가하는 디스플레이 장치의 구동 방법.