KR102242651B1

KR102242651B1 - 표시장치

Info

Publication number: KR102242651B1
Application number: KR1020140126222A
Authority: KR
Inventors: 조혁력; 최승찬
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-09-22
Filing date: 2014-09-22
Publication date: 2021-04-21
Also published as: KR20160035193A

Abstract

본 발명은 표시패널, 스캔 구동부 및 보상회로부를 포함한다. 표시패널은 영상을 표시한다. 스캔 구동부는 표시패널에 스캔신호를 공급한다. 보상회로부는 스캔 구동부의 시프트 레지스터부의 출력단의 상태를 모니터링하고, 시프트 레지스터부의 출력단의 상태에 대응하여 시프트 레지스터부에 공급되는 전압을 보상한다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.

위와 같은 표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.

스캔신호를 출력하는 스캔 구동부는 박막 트랜지스터 공정과 함께 이루어지는 게이트인패널(Gate In Panel; GIP) 형태로 표시패널에 형성되는 내장형으로 구현된다. 내장형으로 구현된 스캔 구동부는 장시간 구동시 출력단에 포함된 트랜지스터의 열화로 인하여 다양한 문제가 제기되고 있어 이의 개선이 요구된다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 스캔 구동부의 출력 신호의 저하나 미출력과 같은 오동작과 더불어 소자의 수명이나 신뢰성이 저하되는 문제를 개선 및 방지할 수 있는 표시장치를 제공하는 것이다.

상술한 과제 해결 수단으로 본 발명은 표시패널, 스캔 구동부 및 보상회로부를 포함한다. 표시패널은 영상을 표시한다. 스캔 구동부는 표시패널에 스캔신호를 공급한다. 보상회로부는 스캔 구동부의 시프트 레지스터부의 출력단의 상태를 모니터링하고, 시프트 레지스터부의 출력단의 상태에 대응하여 시프트 레지스터부에 공급되는 전압을 보상한다.

보상회로부는 시프트 레지스터부로부터 출력되는 게이트하이전압의 출력 레벨을 안정화할 수 있다.

보상회로부는 시프트 레지스터부의 출력단에 위치하는 풀업 트랜지스터의 상태에 대응하여 클록신호의 전압 레벨을 가변할 수 있다.

보상회로부는 시프트 레지스터부의 출력단에 위치하는 풀업 트랜지스터의 상태에 대응하여 시프트 레지스터부의 Q노드의 전압 레벨을 가변할 수 있다.

보상회로부는 풀업 트랜지스터의 상태를 모니터링하는 모니터부와, 모니터부로부터 출력된 결과값을 기반으로 클록신호의 전압 레벨을 가변하는 전압조정신호를 생성하는 전압 보정부를 포함할 수 있다.

전압 보정부는 모니터부로부터 출력된 결과값이 내부에 마련된 기준값과 다르면 전압조정신호를 생성할 수 있다.

전압 보정부는 결과값과 기준값 간의 차이에 따라 보정양(또는 가변양)을 달리하도록 전압조정신호를 생성할 수 있다.

모니터부는 표시패널을 실질적으로 구동하고 있는 풀업 트랜지스터를 통해 모니터링하거나, 표시패널을 비구동하고 있는 모니터링용 풀업 트랜지스터를 통해 모니터링할 수 있다.

본 발명은 장시간 구동시 스캔 구동부의 출력단에 포함된 트랜지스터의 열화로 인하여 출력 신호의 저하나 미출력과 같은 오동작과 더불어 소자의 수명이나 신뢰성이 저하되는 문제를 개선 및 방지할 수 있는 효과가 있다.

도 1은 표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 구성 예시도.
도 3은 시프트 레지스터부의 출력단을 나타낸 예시도.
도 4는 장시간 구동시 시프트 레지스터부의 문제점을 설명하기 위한 파형도.
도 5는 본 발명의 제1실시예에 따른 효과를 설명하기 위한 파형다.
도 6은 본 발명의 제1실시예에 따른 보상회로를 보여주는 도면.
도 7은 클록신호의 전압 가변의 예시도.
도 8은 본 발명의 제2실시예에 따른 보상회로를 보여주는 도면.
도 9 및 도 10은 풀업 트랜지스터의 위치와 구동 조건을 설명하기 위한 도면들.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

<제1실시예>

도 1은 표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 구성 예시도이며, 도 3은 시프트 레지스터부의 출력단을 나타낸 예시도이고, 도 4는 장시간 구동시 시프트 레지스터부의 문제점을 설명하기 위한 파형도이며, 도 5는 본 발명의 제1실시예에 따른 효과를 설명하기 위한 파형도이다.

도 1에 도시된 바와 같이, 표시장치에는 표시패널(100), 타이밍 제어부(110), 데이터 구동부(120) 및 스캔 구동부(130, 140)가 포함된다.

표시패널(100)에는 상호 교차하는 데이터 라인들(DL) 및 스캔 라인들(GL)에 구분되어 연결된 서브 픽셀들이 포함된다. 표시패널(100)은 서브 픽셀들이 형성되는 표시영역(100A)과 표시영역(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다. 표시패널(100)은 액정표시장치(LCD), 유기발광표시장치(OLED), 전기영동표시장치(EPD) 등으로 구현될 수 있다.

도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)에는 스캔 라인(GL1)과 데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 스캔신호에 대응하여 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 스위칭 트랜지스터(SW)는 박막 트랜지스터 형태로 형성된다. 서브 픽셀(SP)은 픽셀회로(PC)의 구성에 따라 액정소자를 포함하는 액정표시패널이나 유기발광소자를 포함하는 유기발광표시패널 등으로 구현된다.

표시패널(100)이 액정표시패널로 구성된 경우, 이는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다. 표시패널(100)이 유기발광표시패널로 구성된 경우, 이는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.

타이밍 제어부(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 클럭신호 등의 타이밍신호를 입력받는다. 타이밍 제어부(110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)와 스캔 구동부(130, 140)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.

데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 제어부(110)로부터 데이터신호(DATA)와 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 디지털신호에서 아날로그신호로 변환하고, 이를 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 데이터 라인들(DL)에 접속된다.

스캔 구동부(130, 140)는 레벨 시프터부(130) 및 시프트 레지스터부(140)를 포함한다. 스캔 구동부(130, 140)는 레벨 시프터부(130)와 시프트 레지스터부(140)가 구분되어 형성된 게이트인패널(Gate In Panel; 이하 GIP) 방식으로 형성된다.

레벨 시프터부(130)는 IC 형태로 표시패널(100)에 접속되는 외부 기판에 형성된다. 레벨 시프터부(130)는 타이밍 제어부(110)로부터 공급되는 신호를 기반으로 클록신호(CLK), 스타트 신호(VST) 그리고 전원 등을 생성한다.

레벨 시프터부(130)는 생성된 클록신호(CLK), 스타트 신호(VST) 그리고 전원 등의 레벨을 시프팅한 후 시프트 레지스터부(140)에 공급한다. 레벨 시프터부(130)는 전원을 생성 및 출력하는 전원공급부 내에 포함되기도 하는바 이를 전원공급부로 통칭하기도 한다.

시프트 레지스터부(140)는 GIP 방식에 의해 표시패널(100)의 비표시영역(100B)에 박막 트랜지스터 형태로 형성된다. 시프트 레지스터부(140)는 레벨 시프터부(130)로부터 공급된 클록신호(CLK), 스타트 신호(VST) 그리고 전원 등에 대응하여 스캔신호를 시프트하고 출력하는 스테이지들로 구성된다. 시프트 레지스터부(140)에 포함된 스테이지들은 출력단들을 통해 스캔신호들을 순차적으로 출력한다.

레벨 시프터부(130)와 시프트 레지스터부(140)가 구분되어 형성된 내장형 스캔 구동부는 시프트 레지스터부(140)를 산화물이나 아몰포스 실리콘 박막 트랜지스터 등으로 구현된다. 시프트 레지스터부(140)를 구성하는 박막 트랜지스터는 장시간 구동시 열화로 인하여 문턱전압 등이 변한다.

도 3 내지 도 5에 도시된 바와 같이, 시프트 레지스터부(140)의 출력단에는 풀업 트랜지스터(T6)와 풀다운 트랜지스터(T7)가 포함된다.

풀업 트랜지스터(T6)는 Q노드(Q)에 게이트전극이 연결되고 클록신호를 전달하는 클록신호라인(CLK)에 제1전극이 연결되고 스캔라인(GLn)에 제2전극이 연결된다. 풀업 트랜지스터(T6)는 Q노드(Q)의 전위에 대응하여 턴온되고 레벨 시프터부로부터 공급된 클록신호를 게이트하이전압의 스캔신호로 출력한다.

풀다운 트랜지스터(T7)는 QB노드(QB)에 게이트전극이 연결되고 저전위전압을 전달하는 저전위전압라인(VGL)에 제1전극이 연결되고 스캔라인(GLn)에 제2전극이 연결된다. 풀다운 트랜지스터(T7)는 QB노드(QB)의 전위에 대응하여 턴온되고 레벨 시프터부로부터 공급된 저전위전압을 게이트로우전압의 스캔신호로 출력한다.

풀업 트랜지스터(T6)와 풀다운 트랜지스터(T7)의 제1전극과 제2전극은 박막 트랜지스터의 타입(N타입 또는 P타입)에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 정의될 수 있으므로 위와 같이 기재함을 참조한다.

한편, 시프트 레지스터부(140)는 1 프레임 기간 동안 게이트하이전압의 스캔신호를 출력한 이후 게이트로우전압의 스캔신호를 출력한다. 시프트 레지스터부(140)는 1 프레임 기간 동안 게이트하이전압의 스캔신호를 출력하는 시간보다 게이트로우전압의 스캔신호를 출력하는 시간이 길다. 하지만, 장시간 구동을 지속하면 게이트하이전압의 스캔신호를 출력하는 풀업 트랜지스터(T6)의 문턱전압(Vth)에 변화(이동)가 일어난다.

레벨 시프터부로부터 출력되는 클록신호의 로직하이(CLK High) 및 클록신호의 로직로우(CLK Low) 레벨은 시프트 레지스터부(140)가 장시간 구동을 지속하더라도 변하지 않는다. 하지만, 시프트 레지스터부(140)의 출력단에 위치하는 풀업 트랜지스터(T6)에 열화가 발생하면 도 4에 도시된 Dg의 기울기와 같이 시간이 지날수록 게이트하이전압(VGH)의 출력 레벨이 저하된다. 이는 즉 풀업 트랜지스터(T6)의 문턱전압(Vth)이 이동하였음을 의미한다.

본 발명의 제1실시예는 시프트 레지스터부(140)의 출력단에 위치하는 풀업 트랜지스터(T6)의 열화 문제를 해결하기 위해 풀업 트랜지스터(T6)의 열화 상태를 감지 및 파악한다. 그리고, 도 5의 Dg의 기울기가 CP의 기울기로 변하는 것과 같이 저하된 게이트하이전압(VGH)의 출력 레벨을 보상한다. 또한, 본 발명의 제1실시예는 시프트 레지스터부(140)의 출력단에 위치하는 풀업 트랜지스터(T6)의 열화에 대응하여 Q노드에 공급되는 전압을 보상한다.

예컨대, 본 발명의 제1실시예는 보상회로부를 이용하여 풀업 트랜지스터(T6)의 상태를 감지하고 감지 결과 풀업 트랜지스터(T6)가 열화 되었다고 판단되면 클록신호의 전압 레벨을 가변하는 방식으로 게이트하이전압(VGH)의 출력 레벨을 보상한다. 또한, 풀업 트랜지스터(T6)의 열화에 대응하여 Q노드에 공급되는 전압을 보상한다.

보상회로부는 풀업 트랜지스터(T6)의 상태에 대응하여 클록신호의 로직하이 레벨을 가변하는 방식으로 보상을 할 수 있다. 보상회로부의 보상 동작에 의해 게이트하이전압(VGH)의 출력 레벨은 풀업 트랜지스터(T6)의 구동 시간이 지속(또는 열화가 지속)되더라도 안정화될 수 있다.

이하, 본 발명의 제1실시예에 따른 보상방식에 대한 설명을 구체화한다.

도 6은 본 발명의 제1실시예에 따른 보상회로를 보여주는 도면이고, 도 7은 클록신호의 전압 가변의 예시도이다.

도 6에 도시된 바와 같이, 본 발명의 제1실시예에 따른 보상회로에는 모니터부(150)와 전압 보정부(160)를 포함하는 보상회로부가 포함된다.

표시패널(Panel)에는 GIP 방식으로 구현된 풀업 트랜지스터(T6)가 형성된다. 표시패널(Panel)에 전기적으로 접속된 인쇄회로기판(PCB)(또는 연성회로기판)에는 모니터부(150)와 전압 보정부(160)가 형성된다.

모니터부(150)는 모니터라인(ML)을 통해 표시패널(Panel)에 형성된 시프트 레지스터부의 출력단에 연결된다. 구체적으로, 모니터부(150)는 모니터라인(ML)을 통해 풀업 트랜지스터(T6)의 제2전극을 모니터링한다. 모니터부(150)는 OPAMP나 비교기 그리고 수동 소자 등으로 구성될 수 있다.

모니터부(150)는 모니터라인(ML)을 통해 풀업 트랜지스터(T6)의 출력 상태를 검출한다. 모니터부(150)는 모니터라인(ML)을 통해 검출된 검출전압과 참조전압라인(Ref)을 통해 전달되는 참조전압을 비교한 후 결과값(RLT)을 생성 및 출력한다. 모니터부(150)를 통해 출력되는 결과값(RLT)은 아날로그 형태로 출력되거나 디지털 형태로 변환되어 출력될 수 있다. 참조전압은 풀업 트랜지스터(T6)가 열화 되기 전의 초기값에 대응되는 전압으로 설정된다.

전압 보정부(160)는 모니터부(150)로부터 공급된 결과값(RLT)을 기반으로 클록신호를 보정할 수 있는 전압조정신호(전압조정)를 생성 및 출력한다. 전압 보정부(160)는 아날로그신호를 디지털로 변환하는 회로와 논리회로 등으로 구성될 수 있다.

전압 보정부(160)는 모니터부(150)로부터 공급된 결과값(RLT)을 분석하고 결과값(RLT)이 내부에 마련된 기준값과 유사하거나 대응되면 전압조정신호(전압조정)를 미생성한다.

반면, 전압 보정부(160)는 모니터부(150)로부터 공급된 결과값(RLT)을 분석하고 결과값(RLT)이 내부에 마련된 기준값과 다르면 전압조정신호(전압조정)를 생성한다. 이때, 전압 보정부(160)는 결과값(RLT)과 기준값 간의 차이에 따라 보정양(또는 가변양)을 달리할 수 있도록 전압조정신호(전압조정)를 생성할 수 있다.

전압 보정부(160)는 생성된 전압조정신호(전압조정)를 레벨 시프터부에 공급한다. 전압 보정부(160)는 타이밍 제어부의 내부 또는 레벨 시프터부에 포함되거나 별도의 회로로 독립되도록 구현될 수 있다.

도 7에 도시된 바와 같이, 레벨 시프터부(130)는 전압 보정부로부터 출력된 전압조정신호(전압조정)에 대응하여 클록신호(CLK)를 가변한다. 클록신호(CLK)는 전압조정신호(전압조정)에 대응하여 제1레벨(L1)(정상 레벨)을 유지하거나 포지티브 방향의 제2 내지 제4레벨(L2 ~ L4)(보상 레벨) 또는 네거티브 방향의 제2 내지 제4레벨(-L2 ~ -L4)(보상 레벨)로 가변된다.

클록신호(CLK)를 포지티브 방향이나 네거티브 방향으로 가변하는 이유는 시프트 레지스터부를 구성하는 트랜지스터의 구동 특성(트랜지스터는 N타입과 P타입이 존재하므로)에 대응하여 신호의 레벨을 다양한 형태로 가변하기 위함이다.

이와 같이, 레벨 시프터부(130)는 전압조정신호(전압조정)에 대응하여 클록신호의 전압 레벨을 가변할 수 있게 된다. 그 결과, 풀업 트랜지스터가 열화 되더라도 클록신호의 전압 레벨이 열화에 대응하여 가변되므로 스캔 구동부는 게이트하이전압의 출력 레벨을 일정하게 보상 및 유지할 수 있게 된다.

<제2실시예>

도 8은 본 발명의 제2실시예에 따른 보상회로를 보여주는 도면이다.

도 8에 도시된 바와 같이, 본 발명의 제2실시예에 따른 보상회로에는 모니터부(150), 제1보조회로(153), 제2보조회로(155) 및 전압 보정부(160)가 포함된 타이밍 제어부(110)가 포함된다.

표시패널(Panel)에는 GIP 방식으로 구현된 풀업 트랜지스터(T6)가 형성된다. 표시패널(Panel)에 전기적으로 접속된 인쇄회로기판(PCB)(또는 연성회로기판)에는 모니터부(150), 제1보조회로(153), 제2보조회로(155) 및 전압 보정부(160)가 포함된 타이밍 제어부(110)가 형성된다.

모니터부(150)는 모니터라인(ML)을 통해 풀업 트랜지스터(T6)의 출력 상태를 검출한다. 모니터부(150)는 모니터라인(ML)을 통해 검출된 검출전압과 참조전압라인(Ref)을 통해 전달되는 참조전압을 비교한 후 결과값(RLT)를 생성 및 출력한다. 모니터부(150)를 통해 출력되는 결과값(RLT)은 디지털 형태로 변환되어 출력될 수 있다.

제1보조회로(153)는 커런트 싱크 소스로 구현되고, 제2보조회로(155)는 저항기 및 커패시터 등과 같은 수동 소자로 구현된다. 제1보조회로(153) 및 제2보조회로(155)는 모니터부(150)가 모니터라인(ML)을 통해 표시패널(Panel)에 형성된 시프트 레지스터부의 출력단을 모니터링할 때 회로의 신뢰성을 부여하기 위해 추가로 구성되는 회로이다.

전압 보정부(160)가 포함된 타이밍 제어부(110)는 모니터부(150)로부터 공급된 결과값(RLT)을 기반으로 클록신호를 보정할 수 있는 전압조정신호(전압조정)를 생성 및 출력한다. 전압 보정부(160)는 아날로그신호를 디지털로 변환하는 회로와 논리회로 등으로 구성될 수 있다.

전압 보정부(160)가 포함된 타이밍 제어부(110)는 모니터부(150)로부터 공급된 결과값(RLT)을 분석하고 결과값(RLT)이 내부에 마련된 기준값과 유사하거나 대응되면 전압조정신호(전압조정)를 미생성한다.

반면, 전압 보정부(160)가 포함된 타이밍 제어부(110)는 모니터부(150)로부터 공급된 결과값(RLT)을 분석하고 결과값(RLT)이 내부에 마련된 기준값과 다르면 전압조정신호(전압조정)를 생성한다. 이때, 전압 보정부(160)가 포함된 타이밍 제어부(110)는 결과값(RLT)과 기준값 간의 차이에 따라 보정양(또는 가변양)을 달리할 수 있도록 전압조정신호(전압조정)를 생성할 수 있다.

전압 보정부(160)가 포함된 타이밍 제어부(110)는 생성된 전압조정신호(전압조정)를 레벨 시프터부에 공급한다. 전압 보정부(160)는 타이밍 제어부(110)의 내부가 아닌 레벨 시프터부에 포함되거나 별도의 회로로 독립되도록 구현될 수도 있다.

도 7에 도시된 바와 같이, 레벨 시프터부(130)는 전압 보정부로부터 출력된 전압조정신호(전압조정)에 대응하여 클록신호(CLK)를 가변한다. 클록신호(CLK)는 전압조정신호(전압조정)에 대응하여 제1레벨(L1)을 유지하거나 포지티브 방향의 제2 내지 제4레벨(L2 ~ L4) 또는 네거티브 방향의 제2 내지 제4레벨(-L2 ~ -L4)로 가변된다.

클록신호(CLK)를 포지티브 방향이나 네거티브 방향으로 가변하는 이유는 시프트 레지스터부를 구성하는 트랜지스터의 구동 특성에 대응하여 신호의 레벨을 다양한 형태로 가변하기 위함이다.

레벨 시프터부(130)는 전압조정신호(전압조정)에 대응하여 클록신호의 전압 레벨을 가변할 수 있게 된다. 그 결과, 풀업 트랜지스터가 열화 되더라도 클록신호의 전압 레벨이 열화에 대응하여 가변되므로 스캔 구동부는 게이트하이전압의 출력 레벨을 일정하게 보상 및 유지할 수 있게 된다.

레벨 시프터부(130)는 위의 설명과 같은 방식으로 전압조정신호(전압조정)에 대응하여 Q노드에 공급할 전압 또한 보상할 수 있다.

이하, 풀업 트랜지스터의 위치와 구동 조건에 대해 설명한다.

도 9 및 도 10은 풀업 트랜지스터의 위치와 구동 조건을 설명하기 위한 도면들이다.

도 9에 도시된 바와 같이, 보상회로부가 모니터라인(ML)을 통해 모니터링하는 위치는 시프트 레지스터부(140)의 스테이지들 중 하나의 출력단에 존재하는 풀업 트랜지스터로 선택된다. 즉, 보상회로부의 모니터링 대상은 표시패널(100)을 실질적으로 구동하고 있는 풀업 트랜지스터로 선택된다.

이와 같은 경우, 풀업 트랜지스터는 지속적으로 동작을 하고 있는 상태이다. 그러므로, 보상회로부는 별도의 신호를 공급하지 않고 모니터링 대상으로 선택된 풀업 트랜지스터에 연결된 모니터라인(ML)을 통해 모니터링 및 보상 동작을 수행할 수 있다. 다만, 표시패널(100)이 영상을 표시하는 구간 동안 모니터링을 수행하면 시프트 레지스터부(140)의 출력단에 전압 강하 등의 문제가 유발될 수 있다.

따라서, 보상회로부는 블랭크 구간이나 비표시 구간 동안 풀업 트랜지스터(T6)를 턴온하고 전류나 전압 등을 흘린 다음 모니터라인(ML)을 통해 풀업 트랜지스터(T6)의 출력 상태를 검출할 수 있다. 이때, 풀업 트랜지스터(T6)를 턴온하는 신호는 클록신호로 선택될 수 있다. 그리고, 풀업 트랜지스터(T6)의 출력 상태를 검출한 이후 풀업 트랜지스터(T6)의 게이트전극에 연결된 Q노드는 방전된다.

앞서 설명한 바와 같은 구조는, 표시패널(100)을 구동하고 있는 풀업 트랜지스터로 모니터링을 수행하므로 모니터링을 할 수 있는 구간이 한정된다.

도 10에 도시된 바와 같이, 보상회로부가 모니터라인(ML)을 통해 모니터링하는 위치는 시프트 레지스터부(140)의 스테이지들 중 더미 스테이지(140d)의 출력단에 존재하는 풀업 트랜지스터로 선택된다. 즉, 보상회로부의 모니터링 대상은 표시패널(100)을 실질적으로 구동하고 있지 않은 더미 풀업 트랜지스터(또는 모니터링용 풀업 트랜지스터)로 선택된다.

이와 같은 경우, 풀업 트랜지스터는 지속적으로 동작을 할 수 없으므로 임의로 스트레스를 주어야 한다. 예컨대, 풀업 트랜지스터의 Q노드를 구동하면서 클록신호를 출력하도록 회로를 구현한다. 즉, 더미 스테이지(140d)에도 시프트 레지스터부(140)의 스테이지들과 유사 또는 동일한 스트레스가 인가되도록 회로를 구현한다.

그러므로, 보상회로부는 모니터링 대상으로 선택된 풀업 트랜지스터에 연결된 모니터라인(ML)을 통해 모니터링 및 보상 동작을 수행하기 위해 별도의 신호 등을 공급할 수 있다. 이는 도 9와 달리, 표시패널(100)이 영상을 표시하는 구간 동안 모니터링을 수행하더라도 시프트 레지스터부(140)의 출력단에 전압 강하 등의 문제가 유발되지 않는다.

따라서, 보상회로부는 표시구간, 블랭크 구간 또는 비표시 구간을 포함하는 모든 구간 동안 모니터라인(ML)을 통해 풀업 트랜지스터(T6)의 출력 상태를 검출할 수 있다.

앞서 설명한 바와 같은 구조는 표시패널(100)을 비구동하고 있는 풀업 트랜지스터로 모니터링을 수행하므로 모니터링을 할 수 있는 구간에 대한 제약 사항을 탈피할 수 있다.

한편, 본 발명에서는 도 9 및 도 10과 같이 표시패널을 실질적으로 구동하고 있는 풀업 트랜지스터를 통해 모니터링하거나, 표시패널을 비구동하고 있는 모니터링용 풀업 트랜지스터를 통해 모니터링하는 것으로 모니터링 대상을 예시하였으나, 이는 예시일 뿐 이 둘을 모두 사용할 수도 있다. 그 이유는 풀업 트랜지스터의 상태를 실시간으로 보상해야할 때도 있고, 표시패널의 초기 구동이나 표시패널의 턴오프시 풀업 트랜지스터의 상태를 보상해야할 때도 있기 때문이다.

이상 본 발명은 장시간 구동시 스캔 구동부의 출력단에 포함된 트랜지스터의 열화로 인하여 출력 신호의 저하나 미출력과 같은 오동작과 더불어 소자의 수명이나 신뢰성이 저하되는 문제를 개선 및 방지할 수 있는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 표시패널 110: 타이밍 제어부
120: 데이터 구동부 130: 레벨 시프터부
140: 시프트 레지스터부 T6: 풀업 트랜지스터
T7: 풀다운 트랜지스터 150: 모니터부
160: 전압 보정부

Claims

표시패널;
상기 표시패널에 스캔신호를 공급하는 스캔 구동부; 및
상기 스캔 구동부의 시프트 레지스터부의 출력단의 상태를 모니터링하고, 상기 시프트 레지스터부의 출력단의 상태에 대응하여 상기 시프트 레지스터부에 공급되는 전압을 보상하는 보상회로부를 포함하며,
상기 보상회로부는
상기 시프트 레지스터부의 출력단에 위치하는 풀업 트랜지스터의 상태에 대응하여 클록신호의 전압 레벨을 가변하는, 표시장치.
제1항에 있어서,
상기 보상회로부는
상기 시프트 레지스터부로부터 출력되는 게이트하이전압의 출력 레벨을 안정화하는, 표시장치.
삭제
제1항에 있어서,
상기 보상회로부는
상기 시프트 레지스터부의 출력단에 위치하는 풀업 트랜지스터의 상태에 대응하여 상기 시프트 레지스터부의 Q노드의 전압 레벨을 가변하는, 표시장치.
제1항에 있어서,
상기 보상회로부는
상기 풀업 트랜지스터의 열화 상태를 모니터링하는 모니터부와,
상기 모니터부로부터 출력된 결과값을 기반으로 상기 클록신호의 전압 레벨을 가변하는 전압조정신호를 생성하는 전압 보정부를 포함하는 표시장치.
제5항에 있어서,
상기 전압 보정부는
상기 모니터부로부터 출력된 결과값이 내부에 마련된 기준값과 다르면 상기 전압조정신호를 생성하는, 표시장치.
제6항에 있어서,
상기 전압 보정부는
상기 결과값과 상기 기준값 간의 차이에 따라 보정양(또는 가변양)을 달리하도록 상기 전압조정신호를 생성하는, 표시장치.
제5항에 있어서,
상기 모니터부는
상기 표시패널을 실질적으로 구동하고 있는 풀업 트랜지스터를 통해 모니터링하거나,
상기 표시패널을 비구동하고 있는 모니터링용 풀업 트랜지스터를 통해 모니터링하는, 표시장치.