KR101279351B1 - 타이밍 컨트롤러 및 이를 이용한 액정표시장치 - Google Patents

타이밍 컨트롤러 및 이를 이용한 액정표시장치 Download PDF

Info

Publication number
KR101279351B1
KR101279351B1 KR1020100122155A KR20100122155A KR101279351B1 KR 101279351 B1 KR101279351 B1 KR 101279351B1 KR 1020100122155 A KR1020100122155 A KR 1020100122155A KR 20100122155 A KR20100122155 A KR 20100122155A KR 101279351 B1 KR101279351 B1 KR 101279351B1
Authority
KR
South Korea
Prior art keywords
delay
data
timing controller
liquid crystal
crystal display
Prior art date
Application number
KR1020100122155A
Other languages
English (en)
Other versions
KR20120060577A (ko
Inventor
김형식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100122155A priority Critical patent/KR101279351B1/ko
Priority to US13/309,110 priority patent/US8860711B2/en
Publication of KR20120060577A publication Critical patent/KR20120060577A/ko
Application granted granted Critical
Publication of KR101279351B1 publication Critical patent/KR101279351B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Abstract

본 발명은 타이밍 컨트롤러에 관한 것으로서, 액정표시패널 제작단계에서의 측정에 의해 산출된 지연 보상값을 입력받아 타이밍 컨트롤러와 데이터 드라이브 IC 사이의 지연을 보상할 수 있는, 타이밍 컨트롤러 및 이를 이용한 액정표시장치를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 타이밍 컨트롤러는, 시스템으로부터 영상신호와 타이밍신호를 공급받는 수신부; 상기 타이밍신호를 이용해 게이트 제어신호와 데이터 제어신호를 생성하여 게이트 구동부 및 데이터 구동부 각각으로 출력하는 제어신호 생성부; 상기 영상신호를 재정렬하여, 재정렬된 영상신호를 출력하는 영상신호 생성부; 및 상기 영상신호 생성부와 상기 데이터 구동부의 각 데이터 드라이브 IC 간의 지연 보상값에 따라 재조합된 회로를 이용해, 상기 재정렬된 영상신호에 대한 지연 보상을 수행한 후, 상기 각 데이터 드라이브 IC로 상기 지연 보상된 영상신호를 출력하는 지연 보상부를 포함한다.

Description

타이밍 컨트롤러 및 이를 이용한 액정표시장치{TIMING CONTROLLER AND LIQUID CRYSTAL DISPLAY USING THE SAME}
본 발명은 타이밍 컨트롤러와 데이터 드라이브 IC 간에 발생되는 mini-LVDS 출력 신호의 지연을 보상할 수 있는 타이밍 컨트롤러 및 이를 이용한 액정표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 형태의 표시장치들이 개발되고 있다. 평판 형태의 평판표시장치로는 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Panel), 전계 방출 표시장치(Field Emission Display Device) 및 유기전계발광소자(Organic Light Emitting Diodes, OLED)를 이용하는 유기전계발광 표시장치 등이 활발히 연구되고 있다.
이중, 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지고 있기 때문에, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 뿐만 아니라 제조기술의 발달로 대형 디지털 TV 등에도 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하기 때문에 다양한 분야에서 널리 이용되고 있다.
이러한 액정표시장치는 일반적으로 인터페이스, 타이밍 컨트롤러, 기준전압 생성부, 데이터 구동부, 게이트 구동부, 전원전압생성부 및 액정표시패널을 포함하여 구성된다.
여기서, 인터페이스는 퍼스널 컴퓨터 또는 DTV SoC 등과 같은 구동 시스템으로부터 입력되는 데이터(RGB Data) 및 타이밍신호(입력클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호)들을 입력받아 타이밍 컨트롤러로 공급한다. 이때, 구동 시스템으로부터 데이터 및 타이밍신호 전송을 위해서는, 주로 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 이러한, 인터페이스 기능은 타이밍컨트롤와 함께 단일 칩(Chip)으로 집적되어 사용되고 있다.
또한, 타이밍 컨트롤러는 인터페이스를 통해 입력되는 타이밍신호를 이용하여 복수개의 데이터 드라이브 집적회로(IC)들로 구성된 데이터 구동부와 복수개의 게이트 드라이브 집적회로(IC)들로 구성된 게이트 구동부를 구동하기 위한 제어신호를 생성한다. 또한, 타이밍 컨트롤러는 인터페이스를 통해 입력되는 데이터들을 데이터 구동부로 전송한다.
한편, 상기한 바와 같은 기본 구조를 갖는 액정표시장치로 구성된 노트북 컴퓨터와 같은 장치에서, 인터페이스로부터 입력되는 신호, 즉, LVDS 신호는, 타이밍 컨트롤러로 전송되어, 타이밍 컨트롤러의 내부 회로를 통해 데이터 구동부로 전송된다.
도 1는 종래의 액정표시장치를 개략적으로 나타낸 일실시예 구성도로서, 종래의 액정표시장치가 mini-LVDS 출력 신호 지연을 보상하는 방법을 설명하기 위한 예시도이다.
상기한 바와 같은 종래의 액정표시장치는, 도 1에 도시된 바와 같이, RMLVDS 저항의 값에 따라 mini-LVDS 출력 전류를 제어하고 있다.
즉, 종래의 액정표시장치에 있어서, 타이밍 컨트롤러(11)는, 외부 제어(RMLVDS) 핀(pin)을 통해 저항 값을 변경하여 mini-LVDS 출력 전류를 제어함으로써, 전체 mini-LVDS 신호의 출력 레벨을 제어하고 있다.
따라서, 종래의 액정표시장치는 고정된 종단(Termination) 저항 값과 출력 전류에 의해 mini-LVDS 출력 신호의 레벨 제어가 가능했다.
그러나, 타이밍 컨트롤러의 mini-LVDS 출력이 동일하게 출력된다 하더라도 타이밍 컨트롤러(11)와 데이터 드라이브 IC(15) 사이에 존재하는 각종 케이블(cable)(12) 및 소스 PCB(13) 등을 거치면서 지연(delay)이 발생하고 있다.
따라서, 각 데이터 드라이브 IC(15)의 입력단에서 서로 다른 지연(delay)이 발생되어, 기준 클럭(clock)과의 동기가 맞지 않을 수 있으며, 이 경우, 특정 데이터 드라이브 IC의 출력이 비정상적일 수 있다.
그러나, 종래의 액정표시장치는 상기한 바와 같이 타이밍 컨트롤러에서 각 데이터 드라이브 IC로 출력되는 mini-LVDS 출력 신호의 지연(delay)를 제어할 수 기능은 수행하지 못하고 있다.
부연하여 설명하면, 각 데이터 드라이브 IC의 동기가 맞춰지기 위해서는, 타이밍 컨트롤러에서 출력되는 mini-LVDS 신호가 케이블(Cable) 및 Source PCB 등을 거치는 동안 동일한 지연을 가져야 하며, 그러기 위해서는 케이블(Cable) 저항 성분이 일정해야 하고, Source PCB 내 전송 경로(path) 등이 모두 일치하여야 한다. 그러나, 제한된 면적을 가지는 인쇄회로기판 위에 동일한 전송 경로 길이를 유지하는 것은 어려운 일이며, 케이블 내 모든 전송선 간 기생 성분을 동일하게 맞추는 것 또한 어려운 일이기 때문에 실질적으로는 지연이 발생되고 있다. 한편, 상기와 같은 지연을 해결하는 간단한 방법으로는, 문제가 되는 특정 경로에 대하여 지연 보상을 수행하면 되지만, 종래의 액정표시장치의 경우 이러한 지연 제어가 불가능하며, 특정 경로의 지연 문제를 해결하기 위해서는, source PCB의 re-design 등을 통한 개선이 수행되어야 함으로, 이러한 개선을 위한 추가 개발 기간 및 비용이 발생하고 있는 실정이다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정표시패널 제작단계에서의 측정에 의해 산출된 지연 보상값을 입력받아 타이밍 컨트롤러와 데이터 드라이브 IC 사이의 지연을 보상할 수 있는, 타이밍 컨트롤러 및 이를 이용한 액정표시장치를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 타이밍 컨트롤러는, 시스템으로부터 영상신호와 타이밍신호를 공급받는 수신부; 상기 타이밍신호를 이용해 게이트 제어신호와 데이터 제어신호를 생성하여 게이트 구동부 및 데이터 구동부 각각으로 출력하는 제어신호 생성부; 상기 영상신호를 재정렬하여, 재정렬된 영상신호를 출력하는 영상신호 생성부; 및 상기 영상신호 생성부와 상기 데이터 구동부의 각 데이터 드라이브 IC 간의 지연 보상값에 따라 재조합된 회로를 이용해, 상기 재정렬된 영상신호에 대한 지연 보상을 수행한 후, 상기 각 데이터 드라이브 IC로 상기 지연 보상된 영상신호를 출력하는 지연 보상부를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 상기 타이밍 컨트롤러; 영상을 표시하는 액정표시패널; 복수의 게이트 드라이브 IC로 구성되며, 상기 타이밍 컨트롤러로부터 전송되는 게이트 제어신호에 따라 상기 액정표시패널의 게이트 라인을 제어하는 게이트 구동부; 및 복수의 데이터 드라이브 IC로 구성되며, 상기 타이밍 컨트롤러로부터 전송되어온 데이터 제어신호와 영상신호에 따라 상기 액정표시패널의 데이터 라인을 제어하는 데이터 구동부를 포함한다.
상술한 해결 수단에 따라 본 발명은 다음과 같은 효과를 제공한다.
즉, 본 발명은 액정표시패널 제작단계에서의 측정에 의해 산출된 지연 보상값을 입력받아 타이밍 컨트롤러와 데이터 드라이브 IC 사이의 지연을 보상함으로써, 액정표시장치의 품질 및 신뢰성을 향상시킬 수 있으며, 케이블 신규 개발과 PCB 수정(Revision) 등에 따르는 개발 비용을 절감하는 한편, 개발 일정 단축을 단축할 수 있다는 효과를 제공한다.
또한, 본 발명은 문제를 야기시키는 특정 경로에 대한 개별 제어를 통해 PCB 수정 등과 같은 추가 개발비를 절감할 수 있다는 효과를 제공한다.
또한, 본 발명은 타이밍 컨트롤러의 특정 출력단 만을 제어함으로써, 종래 기술 대비 소비 전력 증가 및 EMI 특성 악화 등과 같은 부가적인 문제를 방지할 수 있다는 효과를 제공한다.
도 1는 종래의 액정표시장치를 개략적으로 나타낸 일실시예 구성도.
도 2는 본 발명에 따른 액정표시장치의 일실시예 구성도.
도 3은 본 발명에 따른 타이밍 컨트롤러 중 지연 보상부를 설명하기 위한 예시도.
도 4는 도 3에 도시된 지연기(200)의 세부 구성을 나타낸 예시도.
도 5는 본 발명에 따른 액정표시장치에서 데이터 드라이브 IC로 입력되는 파형을 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 2는 본 발명에 따른 액정표시장치의 일실시예 구성도이다.
본 발명에 따른 타이밍 컨트롤러를 이용한 액정표시장치는 도 2에 도시된 바와 같이, 액정표시패널(102)과, 타이밍 컨트롤러(114), 복수의 게이트 드라이브 IC(미도시)로 구성된 게이트 구동부(104), 복수의 데이터 드라이브 IC(130)로 구성된 데이터 구동부(150)를 포함하는 구동 회로부 및 미도시된 백라이트 유닛을 포함하여 구성된다.
여기서, 타이밍 컨트롤러(114)는 제어보드(160)에 탑재되어 있고, 액정표시패널(102)의 데이터 라인(DL)을 구동하기 위한 데이터 드라이브 IC(130)는 데이터 회로 필름에 실장된 상태로 제어보드(160)와 연결되어 있으며, 게이트 구동부(104)는 액정표시패널(102) 상에 형성되어 있으나, 데이터 구동부를 구성하는 데이터 드라이브 IC(130) 및 게이트 구동부는 다양한 형태로 형성될 수 있다.
우선, 액정표시패널(102)은 액정층(미도시)을 사이에 두고 합착된 상부 기판(미도시)과 하부 기판을 포함하며, 복수의 화소(Clc, 액정셀)가 매트릭스 형태로 배열된다. 이러한, 액정표시패널(102)은 데이터 전압에 따라 각 화소의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.
상부 기판은 복수의 화소 각각에 대응되도록 화소 영역을 정의하는 블랙 매트릭스, 상기 블랙 매트릭스에 의해 정의된 각 화소 영역에 형성된 적색(Red), 녹색(Green), 청색(Blue) 컬러필터, 및 상기 적색, 녹색, 청색 컬러필터와 상기 블랙 매트릭스를 덮도록 형성되어 상부 기판을 평탄화 시키는 오버코트층을 포함한다.
하부 기판은 n개의 게이트 라인들(GL)과 m개의 데이터 라인들(DL)의 교차에 의해 정의되는 영역마다 형성되는 복수의 화소를 포함한다. 복수의 화소 각각은 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막 트랜지스터(TFT)는 게이트 라인을 통해 공급되는 스캔 신호에 응답하여 데이터 라인을 통해 공급되는 데이터 전압을 화소(Clc)로 공급한다.
즉, 복수의 화소 각각은 서로 교차하는 데이터 라인과 게이트 라인에 의해 정의되며, 게이트 라인을 통해 인가되는 게이트 신호(스캔 신호)에 따라 박막 트랜지스터(TFT)가 스위칭 되어 복수의 화소 각각이 턴온(turn on) 된다. 턴온된 화소 각각은 데이터 라인(142)을 통해 인가되는 데이터 전압에 따라 전계를 형성하여 액정층이 구동된다.
이를 위해, 복수의 화소 각각에는 영상 신호에 따른 데이터 전압을 화소에 공급하는 화소전극(미도시, Pixel ITO)과, 공통전압(Vcom)이 인가되는 공통전극이 형성된다. 여기서, 공통전극 및 화소전극은 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명 전도성 물질로 형성되며, 공통전극은 화소전극의 상부 또는 하부에 형성된다.
다음으로, 구동 회로부는 외부 시스템(112), 외부 시스템으로부터 전송되는 영상신호를 프레임 단위로 정렬하여 디지털 영상 데이터(R, G, B)를 생성함과 아울러, 데이터 드라이브 IC 및 게이트 드라이브 IC의 구동 제어신호(DCS, GCS)를 생성하는 타이밍 컨트롤러(114), 액정표시패널에 영상 신호에 따른 데이터 전압을 공급하는 복수의 데이터 드라이브 IC(130)를 포함하는 데이터 구동부, 액정표시패널의 공통전극에 공통전압(Vcom)을 공급하는 공통전압 생성부(미도시), 액정표시패널에 스캔 신호를 공급하는 복수의 게이트 드라이브 IC로 구성되는 게이트 구동부(104) 및 구동 전원을 공급하는 전원 공급부(미도시)를 포함한다.
외부 시스템(112)은 퍼스널 컴퓨터 등과 같은 장치에서 생성되는 데이터(RGB Data) 및 타이밍신호(입력클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호)들을 입력받아 타이밍 컨트롤러(114)로 공급한다. 이때, 시스템으로부터 타이밍 컨트롤러로의 데이터 및 타이밍신호 신호전송을 위해서는, 주로 LVDS(Low Voltage Differential Signal) 인터페이스가 사용되고 있다.
즉, 타이밍 컨트롤러(114)는 외부 시스템(112)과 연결되어 통신을 수행하고 있는데, 종래에는 TTL(transistortransistor logic) 레벨로 타이밍 컨트롤러와 시스템 간의 데이터의 전송이 이루어졌다. 그러나, TTL 레벨로 데이터를 전송하는 방법은 많은 수의 전송 선로를 필요로 하므로, 케이블이나 커넥터의 수가 많아지게 되고, 전송선로가 외부 노이즈 원에 노출될 확률 또한 높아지기 때문에 최근에는, 저전압 차등 시그널링(low voltage differential signaling, 이하 간단히 'LVDS'라 함) 기술이 시스템과 타이밍 컨트롤러간의 인터페이스로 널리 이용되고 있다.
즉, LVDS는 상반된 극성의 두 개의 신호를 생성하고, 이 두 개의 신호를 서로 참조하여 데이터를 전송한다. 따라서, LVDS는 저전압으로 데이터 전송을 실현할 수 있어, 소비 전력이 낮으며 전송속도가 빠르다는 장점을 가지고 있으며, 또한, 노이즈에 대해 우수한 내성을 가진다.
또한, 타이밍 컨트롤러(114)는 시스템(112)을 통해 입력되는 타이밍신호를 이용하여 복수개의 데이터 드라이브 IC(130)들로 구성된 데이터 구동부(130)와 복수개의 게이트 드라이브 IC들로 구성된 게이트 구동부(104)를 구동하기 위한 제어신호를 생성한다. 또한, 시스템을 통해 LVDS 방식으로 수신된 데이터들을 제정렬하여 데이터 드라이브 IC(130)로 전송한다.
즉, 본 발명에 따른 타이밍 컨트롤러(114)는 시스템으로부터 공급된 영상신호를 재정렬하여 데이터 구동부의 데이터 드라이브 IC로 전송하고, 시스템으로부터 공급된 클럭신호(CLK)와, 수평동기신호(Hsync)와, 수직동기신호(Vsync) 및 데이터 인에이블 신호(DE)를 이용해서 게이트 제어신호(GDC)와 데이터 제어신호(DDC)를 생성하여 게이트 구동부(104) 및 데이터 구동부(150)로 전송하는 기능을 수행하고 있다.
또한, 타이밍 컨트롤러는 타이밍 컨트롤러와 각 데이터 드라이브 IC 간에 발생되는 신호 지연을 보상해 줌으로써, 각 데이터 드라이브 IC가 타이밍 컨트롤러와 타이밍 동기화된 상태에서 구동되도록 하고 있다. 이를 위해 타이밍 컨트롤러(114)는 도 2에 도시된 바와 같이, 수신부(114a), 제어신호 생성부(114b), 영상신호 생성부(114c) 및 지연보상부(114d)를 포함하여 구성된다.
수신부(114a)는 시스템으로부터 타이밍신호(클럭신호(CLK), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 데이터 인에이블(DE) 등) 및 영상신호를 공급받는 기능을 수행한다.
제어신호 생성부(114b)는 수신부를 통해 수신된 타이밍신호를 이용하여 게이트 제어신호 및 데이터 제어신호를 생성하는 기능을 수행하며, 생성된 게이트 제어신호 및 데이터 제어신호를 게이트 구동부 및 데이터 구동부로 전송하는 기능을 수행한다.
영상신호 생성부(114c)는 수신부를 통해 수신된 영상신호를 재정렬하여 데이터 구동부의 각 게이트 드라이브 IC로 출력하는 기능을 수행한다.
지연 보상부(114d)는 타이밍 컨트롤러와 데이터 구동부의 각 데이터 드라이브 IC 간에 발생되는 지연을 보상하여, 각 데이터 드라이브 IC가 타이밍 동기화된 상태에서, 타이밍 컨트롤러로부터 전송되어온 영상신호를 출력하도록 하는 기능을 수행한다.
즉, 타이밍 컨트롤러로부터 전송되어온 영상신호를 정상적으로 출력하기 위해서는, 각 데이터 드라이브 IC의 동기가 맞춰져야 하는데, 이를 위해서는 타이밍 컨트롤러에서 출력되는 mini-LVDS 신호가 케이블(Cable) 및 소스 PCB 등을 거치는 동안 동일한 지연을 가져야 한다. 이를 위해서는, 제어보드(160)와 데이터 드라이브 IC(130) 상의 케이블(Cable) 저항 성분이 일정해야 하고, 제어보드 내 전송 경로(path) 등이 모두 일치하여야 한다. 또한, 도 2에서는 데이터 드라이브 IC가 TCP 상에 실장되어 있는 것으로, 도시되어 있으나, 데이터 드라이브 IC는 별도의 소스 PCB 또는 제어보드 상에 구현될 수도 있으며, 이 경우 타이밍 컨트롤러와 데이터 드라이브 IC 사이의 전송 경로상에서 저항 성분 등이 모두 일치되어야 한다.
그러나, 제한된 면적을 가지는 인쇄회로기판(제어보드 또는 소스 PCB) 위에 동일한 전송 경로 길이를 유지하는 것은 어려운 일이며, 케이블 내 모든 전송선 간 기생 성분을 동일하게 맞추는 것 또한 어려운 일이기 때문에 실질적으로는 지연이 발생되고 있다.
따라서, 본 발명은 상기와 같은 타이밍 컨트롤러와 각 데이터 드라이브 IC 간의 서로 다른 지연 특성을 보상하기 위하여, 타이밍 컨트롤러 상에 지연 보상부(114d)를 구비하고 있다.
즉, 본 발명은 타이밍 컨트롤러로부터 출력된 후, 타이밍 컨트롤러와 데이터 드라이브 IC(130) 사이에 존재하는 각종 케이블 및 소스 PCB 등을 거치면서 발생되는 소형-저전압 차동 신호(mini-LVDS : LOW VOLTAGE DIFFERENTIAL SIGNALING)(이하, 간단히 'LVDS'라 함)의 신호의 지연을 보상하기 위한 것으로서, 이를 위해 타이밍 컨트롤러에는 mini LVDS의 각 출력단마다 연결되어 있는 지연 보상기를 포함하는 지연 보상부(114d)가 포함되어 있다.
부연설명하면, 이상적인 경우, 타이밍 컨트롤러에서 변환되어 동시에 출력되는 mini LVDS는 복수의 데이터 드라이브 IC(130)에 동시에 입력되어 기준 클럭(clock)과의 동기가 일치되어야 한다. 그러나, 데이터 드라이브 IC는 도 2에 도시된 바와 같이, 칩 온 필름(COF : Chip On Film) 방식으로 베이스 필름상에 실장되거나, 또는 칩 온 글래스(Chip On Glass; COG)방식으로 액정표시패널 상에 직접 실장되기도 하기 때문에, 타이밍 컨트롤러와 데이터 드라이브 IC 사이에는 각종 케이블, 선로, 필름 및 PCB 등이 존재하게 되며, 따라서, 타이밍 컨트롤러로부터 출력되어 서로 다른 데이터 드라이브 IC로 입력되는 min LVDS 신호는 서로 다른 지연값을 가지게 된다.
따라서, 본 발명은 액정표시장치의 제작과정 중에, 측정장치를 이용하여 타이밍 컨트롤러에서 출력되어 복수의 데이터 드라이브 IC 각각으로 입력되는 mini LVDS 출력신호의 지연값을 측정하여, 측정된 지연값을 이용하여 지연 보상값을 생성한 후, 생성된 보상값에 따라 타이밍 컨트롤러의 지연 보상부의 회로를 제조합하는 방법을 이용하고 있다.
다음으로, 각 데이터 드라이브 IC(130)는 타이밍 컨트롤러(114)로부터 입력되는 데이터 제어신호들에 응답하여, 지연 보상된 입력 영상신호의 기준전압들을 선택하고, 선택된 기준전압을 액정표시패널(102)에 공급하여 액정 분자의 회전 각도를 제어하는 기능을 수행한다.
마지막으로, 게이트 구동부(104)는 타이밍 컨트롤러(114)로부터 입력되는 게이트 제어신호들에 응답하여 액정표시패널(102)상에 배열된 박막트랜지스터(TFT)들의 온/오프 제어를 수행함으로써, 데이터 구동부로부터 공급되는 아날로그 영상신호들이 각 TFT들에 접속된 픽셀들로 인가되도록 한다.
또한, 미도시된 전원전압생성부는 상기한 바와 같은 각 구성들의 동작전원을 공급하고 액정표시패널(102)의 공통전극전압을 생성하여 공급하는 기능을 수행하며, 미도시된 백라이트 유닛은 액정표시패널에 필요한 광원을 제공하는 기능을 수행한다.
도 3은 본 발명에 따른 타이밍 컨트롤러 중 지연 보상부를 설명하기 위한 예시도이다. 또한, 도 4는 도 3에 도시된 지연기(200)의 세부 구성을 나타낸 예시도로서, 특히, 하나의 데이터 드라이브 IC와 연결되어 있는 하나의 지연기(200)의 구성을 나타낸 예시도이다. 또한, 도 5는 본 발명에 따른 액정표시장치에서 데이터 드라이브 IC로 입력되는 파형을 나타낸 예시도이다.
본 발명에 따른 타이밍 컨트롤러(114)는 그래픽카드와 같은 외부 시스템(112)으로부터 입력된 다수의 타이밍신호를 이용하여 메인클럭신호(mCLK), 복수개의 소스 드라이브 IC(130)들로 구성된 데이터 구동부(150)와 복수개의 게이트 드라이브 IC들로 구성된 게이트 구동부(104)를 구동하기 위한 다수의 게이트 제어신호를 생성하는 것으로서, 상기한 바와 같은 타이밍 컨트롤러와 각 데이터 드라이브 IC 간의 서로 다른 지연특성을 보상하기 위하여 지연 보상부(114d)를 구비하고 있다.
이를 위해 지연 보상부(114d)는 도 3에 도시된 바와 같이, 각 데이터 드라이브 IC와 연결되어 있는 복수의 지연기(200), 복수의 지연기 각각의 출력단에 연결되어 지연 보상된 영상신호를 출력하는 버퍼(300) 및 복수의 지연기 각각의 지연 보상 회로를 논리적으로 재조합할 수 있는 정보를 저장할 수 있는 조합기(400)를 포함하여 구성되어 있다.
조합기(400)는 본 발명에 따른 액정표시장치의 제작과정 중에, 측정장치를 이용하여 타이밍 컨트롤러에서 출력되어 복수의 데이터 드라이브 IC(130) 각각으로 입력되는 mini LVDS 출력신호의 지연값을 측정하여, 측정된 지연값을 이용하여 생성된 지연 보상값을 저장하는 한편, 상기 지연 보상값을 이용하여 지연기의 회로 구성이 재조합되도록 하는 기능을 수행한다. 이를 위해 조합기는 이이피롬(EEPROM : Electrically Erasable and Programmable Read-Only Memory) 또는 논리(Logic) 조합으로 형성될 수 있다.
지연기(200)는 조합기에 의해 설정된 지연 보상값에 따라 회로가 재조합됨으로써, 보상된 지연값에 따라 영상신호를 데이터 드라이브 IC로 출력하는 기능을 수행한다. 이를 위해 지연기는 도 4에 도시된 바와 같이, 복수의 지연셀(Delay Cell)로 구성될 수 있다.
즉, 지연기(200)는 복수의 지연셀로 구성된 상태에서, 조합기(400)로부터 전송되는 논리신호에 따라, 각 지연셀의 조합을 변경시킴으로써, 조합기를 통해 설정된 지연 보상값을 회로적으로 구현할 수 있다.
또한, 본 발명은 지연기(200)가 도 3에 도시된 바와 같이, 각 데이터 드라이브 IC(130)와 1대1 관계로 구성되어 있기 때문에, 각 데이터 드라이브 IC와 타이밍 컨트롤러 간의 지연을 보상할 수 있는 지연 보상값에 따른 회로 구성을 각 데이터 드라이브 IC 별로 구성할 수 있다는 특징을 가지고 있다.
즉, 본 발명은 조합기(400)의 EEPROM 또는 Logic의 조합을 이용하여, 각 mini-LVDS 출력단의 입력 신호를 지연기(200)에서 개별적으로 제어함으로써, 케이블 또는 소스 PCB의 기생 저항 및 커패시터 성분에 의해 문제가 발생되는 특정 경로의 신호 지연을 보상할 수 있다는 특징을 가지고 있다.
한편, 버퍼(300)는 각 지연기(200)로부터 출력된 영상신호를 데이터 드라이브 IC로 출력하는 기능을 수행한다.
즉, 상기한 바와 같은 본 발명에 의하면, 타이밍 컨트롤러에서 각 데이터 드라이브 IC로 출력되는 영상신호는, 이미 타이밍 컨트롤러와 각 데이터 드라이브 IC 사이에 존재하는 각종 구성요소들에 의해 발생될 수 있는 지연이 보상된 상태의 영상신호이기 때문에, 타이밍 컨트롤러로부터 각 데이터 드라이브 IC로 전송되는 영상신호들은 도 5의 (b)에 도시된 바와 같이, 동기가 이루어진 상태로 각 데이터 드라이브 IC로 입력될 수 있다. 즉, 도 5에서 (a)는 종래의 액정표시장치에서 각 데이터 드라이브 IC로 입력되는 영상신호의 타이밍을 나타낸 예시도로서, 각 데이터 드라이브 IC로 입력되는 영상신호들이 동기화되어 있지 않음을 알 수 있다. 그러나, (b)는 본 발명에 따른 액정표시장치에서 각 데이터 드라이브 IC로 입력되는 영상신호의 타이밍을 나타낸 예시도로서, 각 데이터 드라이브 IC로 입력되는 영상신호들이 동기화되어 있음을 알 수 있다.
상기한 바와 같은 본 발명을 이용하여 mini-LVDS 출력 신호 지연을 보상하는 방법을 설명하면 다음과 같다.
우선, 액정표시장치의 제작 단계에서, 제작자는 타이밍 컨트롤러(114)로부터 데이터 드라이브 IC(130)까지의 지연을 측정한다. 이때, 상기한 바와 같이, 도 2에서는 데이터 드라이브 IC가 TCP 형태로 구성되어 있는 것으로 도시되어 있으나, 데이터 드라이브 IC는 소스 PCB(미도시) 또는 제어보드(160) 또는 액정표시패널(102)에 직접 형성되어 있을 수도 있다.
다음으로, 제작자는 상기 과정을 통해 측정된 타이밍 컨트롤러와 각 데이터 드라이브 IC 간의 지연값을 이용하여 지연 보상값을 산출한 후, 산출된 지연 보상값에 대한 정보들을 조합기(400)에 입력한다. 이때, 지연 보상값은 각 데이터 드라이브 IC별로 생성되어 조합기(400)에 저장될 수 있다. 또한, 조합기는 지연 보상부(114d) 내에서, 각 데이터 드라이브 IC별(또는 각 지연기(200)별로 복수개 형성될 수도 있으나, 도 2에 도시된 바와 같이, 하나만이 형성되어 복수의 지연기에 대한 지연 보상값을 통합적으로 입력받도록 구성될 수도 있다.
이후, 액정표시장치가 구동되면, 지연기(200)는 조합기(400)에서 설정된 지연 보상값에 따라 회로를 재구성하여, 지연 보상된 영상신호를 데이터 드라이브 IC로 출력한다. 이때, 조합기에는 각 데이터 드라이브 IC별로의 지연 보상값에 대한 정보가 저장되어 있기 때문에, 지연 보상값에 대한 정보가 저장되어 있지 않은 데이터 드라이브 IC와 연결되어 있는 지연기에서는 별도의 지연 보상을 위한 회로 재조합이 이루어지지 않으며, 지연 보상값에 대한 정보가 저장되어 있는 데이터 드라이브 IC와 연결되어 있는 지연기에서만 지연 보상을 위한 회로 재조합이 이루어진다.
상기한 바와 같은 본 발명은 mini-LVDS 출력 신호의 지연(delay)을 각 데이터 드라이브 IC별로 개별 제어함으로써, 각 데이터 드라이브 IC와 타이밍 컨트롤러 간의 케이블 및 PCB(제어보드 또는 소스 PCB) 상에서 발생될 수 있는 지연을 개별적으로 보상하여, 액정표시장치의 품질을 향상 시킬 수 있다.
즉, 본 발명은 타이밍 컨트롤러로부터 데이터 드라이브 IC로 인가되는 mini-LVDS 신호의 지연을 개별적으로 제어함으로써, 케이블 특성 및 PCB 설계에 따른 지연 요소를 각각 보상하여, 액정표시장치의 품질 향상 및 개발 일정 단축을 도모할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
114 : 타이밍 컨트롤러 114a : 수신부
114b : 제어신호 생성부 114c :영상신호 생성부
114d : 지연보상부 200 : 지연기
300 : 버퍼 400 : 조합기

Claims (9)

  1. 시스템으로부터 영상신호와 타이밍신호를 공급받는 수신부;
    상기 타이밍신호를 이용해 게이트 제어신호와 데이터 제어신호를 생성하여 게이트 구동부 및 데이터 구동부 각각으로 출력하는 제어신호 생성부;
    상기 영상신호를 재정렬하여, 재정렬된 영상신호를 출력하는 영상신호 생성부; 및
    상기 영상신호 생성부와 상기 데이터 구동부의 각 데이터 드라이브 IC 간의 지연 보상값에 따라 재조합된 회로를 이용해, 상기 재정렬된 영상신호에 대한 지연 보상을 수행한 후, 상기 각 데이터 드라이브 IC로 상기 지연 보상된 영상신호를 출력하는 지연 보상부를 포함하며,
    상기 지연 보상부는,
    상기 각 데이터 드라이브 IC와 각각 연결되어 있는 복수의 지연기;
    상기 복수의 지연기 각각의 출력단에 연결되어, 상기 지연 보상된 영상신호를 출력하여 상기 데이터 드라이브 IC로 전송하는 버퍼; 및
    상기 복수의 지연기 각각의 지연 보상 회로를 재조합할 수 있는 정보를 저장하고 있는 조합기를 포함하는 는 타이밍 컨트롤러.
  2. 제 1 항에 있어서,
    상기 지연 보상값은, 상기 데이터 구동부를 구성하는 각 데이터 드라이브 IC별로 생성되어 상기 지연 보상부에 저장되는 것을 특징으로 하는 타이밍 컨트롤러.
  3. 제 1 항에 있어서,
    상기 데이터 드라이브 IC는, 상기 타이밍 컨트롤러가 형성되어 있는 제어보드에 형성되어 있거나, 또는 별도의 소스 PCB에 형성되어 있거나, 또는 TCP 형태로 필름상에 형성되어 있거나 또는 액정표시패널에 형성되어 있는 것을 특징으로 하는 타이밍 컨트롤러.
  4. 제 1 항에 있어서,
    상기 지연 보상값은 상기 게이트 구동부와 상기 데이터 구동부가 액정표시패널 상에 셋팅되는 단계에서 측정장치를 통해 측정된 지연값에 의해 생성되어, 상기 지연 보상부에 저장되는 것을 특징으로 하는 타이밍 컨트롤러.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 조합기는,
    이이피롬(EEPROM) 또는 논리(Logic) 조합으로 구성되는 것을 특징으로 하는 타이밍 컨트롤러.
  7. 제 1 항에 있어서,
    상기 조합기는,
    상기 각 데이터 드라이브 IC와 연결되어 있는 각 지연기와 개별적으로 연결되도록 복수개로 구성되거나, 또는 상기 지연기들 모두에 대한 지연 보상값을 저장할 수 있도록 하나로 형성되는 것을 특징으로 하는 타이밍 컨트롤러.
  8. 제 1 항에 있어서,
    상기 지연기는,
    복수의 지연셀을 포함할 수 있으며,
    상기 지연셀들 간의 회로연결은 상기 조합기의 지연 보상값에 따라 재조합되는 것을 특징으로 하는 타이밍 컨트롤러.
  9. 제 1 항 내지 제 4 항, 제 6 항 내지 제 8 항 중 어느 한 항에 기재되어 있는 타이밍 컨트롤러;
    영상을 표시하는 액정표시패널;
    복수의 게이트 드라이브 IC로 구성되며, 상기 타이밍 컨트롤러로부터 전송되는 게이트 제어신호에 따라 상기 액정표시패널의 게이트 라인을 제어하는 게이트 구동부; 및
    복수의 데이터 드라이브 IC로 구성되며, 상기 타이밍 컨트롤러로부터 전송되어온 데이터 제어신호와 영상신호에 따라 상기 액정표시패널의 데이터 라인을 제어하는 데이터 구동부를 포함하는 타이밍 컨트롤러를 이용한 액정표시장치.
KR1020100122155A 2010-12-02 2010-12-02 타이밍 컨트롤러 및 이를 이용한 액정표시장치 KR101279351B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100122155A KR101279351B1 (ko) 2010-12-02 2010-12-02 타이밍 컨트롤러 및 이를 이용한 액정표시장치
US13/309,110 US8860711B2 (en) 2010-12-02 2011-12-01 Timing controller and liquid crystal display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122155A KR101279351B1 (ko) 2010-12-02 2010-12-02 타이밍 컨트롤러 및 이를 이용한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20120060577A KR20120060577A (ko) 2012-06-12
KR101279351B1 true KR101279351B1 (ko) 2013-07-04

Family

ID=46161801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122155A KR101279351B1 (ko) 2010-12-02 2010-12-02 타이밍 컨트롤러 및 이를 이용한 액정표시장치

Country Status (2)

Country Link
US (1) US8860711B2 (ko)
KR (1) KR101279351B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130134814A (ko) * 2012-05-31 2013-12-10 삼성디스플레이 주식회사 액정 표시 장치
KR20150019884A (ko) * 2013-08-16 2015-02-25 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 장치
CN103489403B (zh) * 2013-09-26 2015-07-01 中颖电子股份有限公司 有源矩阵有机发光二极管屏幕显示驱动芯片系统
CN104299550B (zh) * 2013-11-27 2017-02-08 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的矢量字符发生器
KR102412111B1 (ko) * 2015-09-23 2022-06-21 엘지디스플레이 주식회사 표시장치
CN105304053B (zh) * 2015-11-25 2018-06-29 深圳市华星光电技术有限公司 时序控制芯片内起始信号控制方法、芯片及显示面板
US10140912B2 (en) 2015-12-18 2018-11-27 Samsung Display Co., Ltd. Shared multipoint reverse link for bidirectional communication in displays
WO2022025713A1 (ko) * 2020-07-30 2022-02-03 엘지전자 주식회사 디스플레이 장치
CN112397023B (zh) * 2020-11-10 2022-02-22 武汉华星光电半导体显示技术有限公司 驱动电路、显示装置及其显示驱动方法
CN113178158A (zh) * 2021-04-21 2021-07-27 京东方科技集团股份有限公司 显示面板的驱动方法、装置、存储介质及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212543A (ja) * 2006-02-07 2007-08-23 Sharp Corp 表示ユニットおよびそれを備えた表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135234A (ja) * 2000-10-20 2002-05-10 Mitsubishi Electric Corp スキュー調整回路
US8194200B2 (en) * 2005-09-15 2012-06-05 Hiap L. Ong Low cost switching element point inversion driving scheme for liquid crystal displays
JP4869706B2 (ja) * 2005-12-22 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP4209430B2 (ja) * 2006-05-25 2009-01-14 パナソニック株式会社 ドライバ制御装置
KR100850211B1 (ko) * 2007-02-26 2008-08-04 삼성전자주식회사 타이밍 컨트롤러 및 소스 드라이버를 구비하는 ｌｃｄ 장치
KR101286541B1 (ko) * 2008-05-19 2013-07-23 엘지디스플레이 주식회사 액정표시장치
KR101545697B1 (ko) * 2008-08-29 2015-08-21 삼성디스플레이 주식회사 액정 표시 장치
US20100141636A1 (en) * 2008-12-09 2010-06-10 Stmicroelectronics Asia Pacific Pte Ltd. Embedding and transmitting data signals for generating a display panel
JP2010170104A (ja) * 2008-12-26 2010-08-05 Rohm Co Ltd タイミングコントロール回路およびそれを用いたディスプレイ装置
KR101537533B1 (ko) * 2008-12-30 2015-07-17 주식회사 동부하이텍 디스플레이 장치 및 그의 차동 신호 수신 방법
JP5522375B2 (ja) * 2009-03-11 2014-06-18 Ｎｌｔテクノロジー株式会社 液晶表示装置、該装置に用いられるタイミングコントローラ及び信号処理方法
JP5457286B2 (ja) * 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212543A (ja) * 2006-02-07 2007-08-23 Sharp Corp 表示ユニットおよびそれを備えた表示装置

Also Published As

Publication number Publication date
US20120139895A1 (en) 2012-06-07
US8860711B2 (en) 2014-10-14
KR20120060577A (ko) 2012-06-12

Similar Documents

Publication Publication Date Title
KR101279351B1 (ko) 타이밍 컨트롤러 및 이를 이용한 액정표시장치
US8519926B2 (en) Liquid crystal display device and driving method thereof
KR102396469B1 (ko) 디스플레이 장치
KR101286541B1 (ko) 액정표시장치
US11004399B2 (en) Display apparatus and driving method thereof
KR101987191B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR20040084854A (ko) 구동 장치 및 표시 모듈
US10726766B2 (en) Display device and interface method thereof
KR101361956B1 (ko) 액정표시장치
KR20220089535A (ko) 디스플레이 장치 및 구동 방법
KR20120126312A (ko) 표시장치와 그 구동 방법
TWI396167B (zh) 顯示裝置及其驅動方法，以及包含該顯示裝置之電子設備
KR102106856B1 (ko) 타이밍 제어부 및 이를 포함하는 표시 장치
KR101633103B1 (ko) 액정표시장치
KR20110066735A (ko) 액정표시장치 및 그 구동방법
KR20150022182A (ko) 표시 장치
KR102379188B1 (ko) 표시장치 및 이의 구동방법
KR101244773B1 (ko) 표시장치
KR101588897B1 (ko) 액정표시장치
KR20150135615A (ko) 표시장치 및 그 구동방법
KR101487225B1 (ko) 액정표시장치
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
KR20080100044A (ko) 액정표시장치
KR20130143335A (ko) 액정표시장치
KR20120072681A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7