KR20150019884A

KR20150019884A - 디스플레이 구동 회로 및 디스플레이 장치

Info

Publication number: KR20150019884A
Application number: KR20130097317A
Authority: KR
Inventors: 김양효; 이상민; 강원식; 박준홍; 배종곤; 우재혁; 김인석; 박성진
Original assignee: 삼성전자주식회사
Priority date: 2013-08-16
Filing date: 2013-08-16
Publication date: 2015-02-25
Also published as: US20150049076A1

Abstract

본 발명의 일 실시예에 따른, 디스플레이 장치는, 복수의 데이터 제어신호를 생성하는 타이밍 컨트롤러; 상기 타이밍 컨트롤러로부터 상기 복수의 데이터 제어신호를 수신하고, 데이터 전압을 생성하는 소스 드라이버부; 상기 데이터 전압을 수신하여 화상 이미지를 출력하는 디스플레이 패널을 포함하고, 상기 소스 드라이버부는 상기 데이터 전압을 복수의 데이터 라인들을 통하여 프레임마다 서로 다른 딜레이를 가지고 상기 디스플레이 패널에 전달하는 것을 특징으로 한다.

Description

디스플레이 구동 회로 및 디스플레이 장치 {Display Driving Circuit and Display Device}

본 발명은 디스플레이 구동 회로 및 디스플레이 장치에 관한 것이다. 특히, EMI(Electro Magnetic Interference)로 인한 노이즈의 발생을 억제하는 디스플레이 구동 회로 및 디스플레이 장치에 관한 것이다.

최근 디스플레이 구동 회로에서 점점 더 많은 데이터의 처리를 하게 됨으로써, 구동 회로에서 사용하는 전류량이 점점 증가하고 있다. 특히, 평판 디스플레이 장치의 표시화면 크기의 확대와 고해상도 및 패널의 화질 개선으로 인하여 패널에서의 EMI로 인한 노이즈 발생 확률이 증가하고 있다. 또한 평판 디스플레이가 복합 장비와 터치센서 등의 기타 부품과 조합하여 사용되고 있고, 사용되는 신호 간의 간섭과 노이즈로 인한 장비의 오작동 문제가 발생한다.

이러한 EMI로 인한 노이즈는 디스플레이의 구동을 위한 각종 신호의 일시적 출력으로 인하여 패널에서 발생하는 것으로 확률적으로 노이즈 발생 빈도를 줄이면 기기의 오작동을 방지 할 수 있다.

본 발명이 이루고자하는 기술적 과제는 EMI로 인한 노이즈의 발생을 억제하는 디스플레이 구동회로 및 디스플레이 장치를 제공하는 데 있다.

바람직하게는, 상기 디스플레이 패널은 상기 프레임마다 서로 다른 딜레이를 보상하여 화상 이미지를 출력하는 것을 특징으로 한다.

바람직하게는, 상기 소스 드라이버부는 복수의 소스 드라이버들을 포함하고, 상기 복수의 소스 드라이버부들은 서로 다른 딜레이를 가지고 데이터 전압을 생성하는 것을 특징으로 한다.

바람직하게는, 상기 타이밍 컨트롤러는 상기 복수의 데이터 제어신호를 상기 랜덤한 딜레이를 가지고 전달하는 것을 특징으로 한다.

바람직하게는, 상기 소스 드라이버부는 복수의 소스 드라이버들을 포함하고, 상기 타이밍 컨트롤러는 랜덤한 딜레이를 가지고 상기 복수의 소스 드라이버에 상기 복수의 데이터 제어신호를 전달하는 것을 특징으로 한다.

바람직하게는, 상기 소스 드라이버부는 복수의 데이터 라인과 각각 연결된 복수의 소스 채널을 포함하고, 상기 복수의 소스 채널 각각은 서로 다른 딜레이를 가지고 상기 데이터 전압을 상기 디스플레이 패널에 전달하는 것을 특징으로 한다.

바람직하게는, 상기 디스플레이 장치는 클럭 제어기를 포함하고, 상기 클럭 제어기는, 상기 클럭 패턴 신호를 생성하는 클럭 패턴 생성기; 상기 클럭 패턴 신호를 수신하여 예비 클럭 신호를 생성하는 클럭 발생기; 상기 클럭 패턴 신호를 수신하여 상기 예비 클럭 신호들의 주파수에 대응하는 보상 클럭 신호들을 생성하는 동기화 보상기; 상기 클럭 발생기에서 수신한 상기 예비 클럭 신호와 상기 동기화 보상기에서 수신한 상기 보상 클럭 신호를 합성하여 클럭 신호을 생성하는 분배기를 포함하고, 상기 클럭 신호는 상기 타이밍 컨트롤러로 전달되는 것을 특징으로 한다.

바람직하게는, 상기 복수의 클럭 신호들은 일정범위의 주파수를 갖는 것을 특징으로 한다.

바람직하게는, 상기 클럭 패턴 신호는 프레임 주파수를 고려하여 결정되는 것을 특징으로 한다.

바람직하게는, 상기 클럭 패턴 신호는 상기 디스플레이 패널의 출력되는 이미지의 수평 라인 단위 또는 프레임 단위로 변경되는 것을 특징으로 한다.

바람직하게는, 상기 데이터 제어신호는 적어도 3개의 서브 컬러 데이터를 포함하는 컬러 데이터를 포함하고, 상기 소스 드라이버부는 상기 적어도 3개의 서브 컬러 데이터를 서로 다른 딜레이를 가지고 상기 데이터 전압을 상기 디스플레이 패널에 전달하는 것을 특징으로 한다.

본 발명의 다른 실시예에 따른 디스플레이 구동회로는, 복수의 데이터 제어신호를 생성하는 타이밍 컨트롤러; 상기 타이밍 컨트롤러로부터 상기 복수의 데이터 제어신호를 수신하고, 데이터 전압을 생성하는 소스 드라이버부; 상기 소스 드라이버부는 상기 데이터 전압을 복수의 데이터 라인들을 통하여 프레임마다 서로 다른 딜레이를 가지고 디스플레이 패널에 전달하는 것을 특징으로 한다.

바람직하게는, 상기 디스플레이 구동장치는 클럭 제어기를 포함하고, 상기 클럭 제어기는, 상기 클럭 패턴 신호를 생성하는 클럭 패턴 생성기; 상기 클럭 패턴 신호를 수신하여 예비 클럭 신호를 생성하는 클럭 발생기; 상기 클럭 패턴 신호를 수신하여 상기 예비 클럭 신호들의 주파수에 대응하는 보상 클럭 신호들을 생성하는 동기화 보상기; 상기 클럭 발생기에서 수신한 상기 예비 클럭 신호와 상기 동기화 보상기에서 수신한 상기 보상 클럭 신호를 합성하여 클럭 신호을 생성하는 분배기를 포함하고, 상기 클럭 신호는 상기 타이밍 컨트롤러로 전달되는 것을 특징으로 한다.

본 발명의 일 실시예에 따른, 디스플레이 구동회로 및 디스플레이 장치는 EMI(Electronic Magenetic Interference)의 발생을 억제 할 수 있다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(Display Device, 1000)의 블록도를 도시하는 도면이다.
도 2는 본 발명의 일 실시예에 따른 소스 드라이버부(100)를 구체적으로 도시하는 도면이다.
도 3은 본 발명의 일 실시예에 따른, 도 2의 제1 소스 드라이버(SIC_1) 내지 제3 소스 드라이버(SIC_3)에서 공급되는 데이터 전압이 갖는 딜레이 분포를 도시하는 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 소스 드라이버부(200)를 구체적으로 도시하는 도면이다.
도 6은 도 5의 제1 소스 드라이버에서 제1 멀티플렉서 신호(MUX1<1:3>) 내지 제5 멀티플렉서 신호(MUX5<1:3>)가 활성화되는 시간구간을 도시하는 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치(Display Device, 1000_a)의 블록도를 도시하는 도면이다.
도 8은 도 7의 클럭 제어부(150_a)를 보다 구체적으로 도시하는 도면이다.
도 9는 클럭 패턴 생성기(152)를 구체적으로 도시하는 도면이다.
도 10은 클럭 발생기(151)에서 생성되는 예비 클럭 신호(PRE_CLK)에 대한 타이밍도이다.
도 11은 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.
도 12은 본 발명의 실시 예에 따른 디스플레이 칩(IC)를 나타내는 블록도이다.
도 13는 본 발명의 실시 예에 따른 디스플레이 시스템을 나타낸 도면이다.
도 14은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(Display Device, 1000)의 블록도를 도시하는 도면이다.

도 1을 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(DISPLAY PANNEL, 140), 타이밍 컨트롤러(Time controller, 110), 소스 드라이버부(data driver Unit, 100) 및 게이트 드라이버부(gate driver unit, 130) 를 포함 할 수 있다.

타이밍 컨트롤러(110)는 컬러 데이터(Color Data), 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭신호(CLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 소스 드라이버부(120)의 동작 타이밍을 제어하기 위한 데이터 제어신호(D_CON)와, 게이트 드라이버부(130)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다.

본 발명의 일 실시예에 따른 타이밍 컨트롤러(110)는 각각의 소스 채널, 각각의 프레임 또는 각각의 수평동기라인에 대응하는 복수의 데이터 제어신호(D_CON)들 간에 서로 다른 딜레이를 가지고 복수의 데이터 제어신호(D_CON)들을 전송 할 수 있다. 따라서, 타이밍 컨트롤러(110)에서 소스 드라이버부(100)로 전송되는 신호에 의한 EMI의 발생을 최소화 할 수 있다.

예를 들어, 타이밍 컨트롤러(110)는 제1 프레임에 대한 복수의 데이터 제어신호(D_CON)에 대해서는 t1의 딜레이를 가지고, 소스 드라이버부(100)로 데이터 제어신호(D_CON)을 전송하고, 한편, 제2 프레임에 대한 복수의 데이터 제어신호(D_CON)에 대해서는 t2의 딜레이를 가지고, 소스 드라이버부(100)로 데이터 제어신호(D_CON)을 전송할 수 있다.

예를 들어, 타이밍 컨트롤러(110)는 제1 프레임의 제1 수평동기라인에 대한 복수의 데이터 제어신호(D_CON)에 대해서는 t3의 딜레이를 가지고, 소스 드라이버부(100)로 데이터 제어신호(D_CON)을 전송하고, 한편, 제1 프레임의 제2 수평동기라인에 대한 복수의 데이터 제어신호(D_CON)에 대해서는 t4의 딜레이를 가지고, 소스 드라이버부(100)로 데이터 제어신호(D_CON)을 전송할 수 있다.

예를 들어, 타이밍 컨트롤러(110)는 제1 프레임의 제1 수평동기라인 및 제1 소스 채널에 대한 복수의 데이터 제어신호(D_CON)에 대해서는 t5의 딜레이를 가지고, 소스 드라이버부(100)로 데이터 제어신호(D_CON)을 전송하고, 한편, 제1 프레임의 제1 수평동기라인 및 제2 소스 채널에 대한 복수의 데이터 제어신호(D_CON)에 대해서는 t6의 딜레이를 가지고, 소스 드라이버부(100)로 데이터 제어신호(D_CON)을 전송할 수 있다.

본 발명의 다른 실시예에 따른 타이밍 컨트롤러(110)는 각각의 소스 채널, 각각의 프레임 또는 각각의 수평동기라인에 대응하는 복수의 데이터 제어신호(D_CON)들 간에 랜덤하게 정해진 딜레이를 가지고 복수의 데이터 제어신호(D_CON)들을 전송 할 수 있다.

소스 드라이버부(100)는 타이밍 컨트롤러(110)로부터 수신한 복수의 데이터 제어 신호(D_CON)를 수신할 수 있다. 또한, 소스 드라이버부(100)는 직렬적으로 수신한 복수의 데이터 제어 신호(D_CON)를 컬러 데이터(Color Data)와 클럭 데이터(CLK)로 분리할 수 있다. 또한, 소스 드라이버부(100)는 컬러 데이터(Color Data)를 아날로그 형태의 데이터 전압으로 변환하고, 데이터 전압을 클럭 데이터(CLK)에 따라서 동기화하여, 데이터라인들(DL)에 공급할 수 있다.

소스 드라이버부(100)는 복수의 소스 드라이버(SIC1, SIC2, SIC3)를 포함할 수 있다. 도 1에서 소스 드라이버부(100)에 포함되는 소스 드라이버의 개수는 3개이나, 소스 드라이버부에 포함되는 소스 드라이버의 개수는 본 발명의 권리범위를 한정하지 않는다. 예를 들어, 본 발명의 다른 실시예에서, 소스 드라이버부(100)는 3개 이상의 소스 드라이버를 포함할 수 있다.

본 발명의 일 실시예에 따른 소스 드라이버부(100)는 각각의 소스 채널, 각각의 프레임 또는 각각의 수평동기라인에 대응하는 복수의 데이터 전압 간에 서로 다른 딜레이를 가지고 복수의 데이터 전압들을 데이터 라인들(DL)에 공급할 수 있다. 따라서, 소스 드라이버부(100)에서 디스플레이 패널(140)로 전송되는 신호에 의한 EMI의 발생을 최소화 할 수 있다.

본 발명의 일 실시예에 따른 소스 드라이버부(100)는 각각의 소스 채널, 각각의 프레임 또는 각각의 수평동기라인에 대응하는 복수의 데이터 전압 간에 랜덤하게 정해진 딜레이를 가지고 복수의 데이터 전압들을 데이터 라인들(DL)에 공급할 수 있다. 따라서, 소스 드라이버부(100)에서 디스플레이 패널(140)로 전송되는 신호에 의한 EMI의 발생을 최소화 할 수 있다.

게이트 드라이버부(130)는 타이밍 컨트롤러(110)의 제어하에 스캔펄스를 발생하여 게이트라인들(GL)에 순차적으로 공급함으로써, 데이터전압이 인가될 수평동기라인을 선택한다.

디스플레이 패널(140)에는 다수의 데이터라인들(data line, DL)과 다수의 게이트라인들(gate line, GL)이 서로 교차되고, 교차되는 디스플레이 영역에 복수의 픽셀들이 배치된다.

본 발명의 일 실시예에 따른 디스플레이 패널(140)은 소스 드라이버부(100)에서 서로 다른 딜레이를 가지고 전송된 데이터 전압을 수신하여 서로 다른 딜레이를 보상하여, 복수의 픽셀들을 통하여 화상 이미지를 출력 할 수 있다.

본 발명의 일실시예에 따른, 디스플레이 장치는 송수신되는 전류(Current Flow)들의 주기성을 줄여서, EMI(Electronic Magenetic Interference)의 발생을 최소화 할 수 있다. 보다 구체적인 구성 및 동작에 대한 설명은 후술한다.

도 2는 본 발명의 일 실시예에 따른 소스 드라이버부(100)를 구체적으로 도시하는 도면이다.

도 2를 참조하면, 소스 드라이버부(100)는 다수의 소스 드라이버를 포함할 수 있으며, 예를 들어, 제1 소스 드라이버 내지 제3 소스 드라이버(101, 103, 105)를 포함할 수 있다.

제1 소스 드라이버(101)는, 소스 드라이버부(100)에 수신된 복수의 데이터 제어신호(D_CON, 도 1 참조) 중에서, 제1 소스 드라이버에 대한 제1 데이터 제어신호(D_CON[1])만을 선택하여 수신할 수 있다. 제1 소스 드라이버(101)는 제1 데이터 제어신호(D_CON[1])를 컬러 데이터 및 클럭 데이터로 분리할 수 있다.

제1 소스 드라이버(101)는 제1 데이터 제어신호(D_CON[1])에서 분리된 컬러 데이터를 아날로그 형태의 데이터 전압으로 변환할 수 있다. 또한, 제1 소스 드라이버(101)는 변환된 데이터 전압을 제1 데이터 제어신호(D_CON[1])에서 분리된 클럭 데이터에 따라서 동기화하여, 데이터 라인들(DL11, DL12, DL13, DL14, DL15)를 통하여 디스플레이 패널(도 1의 150)에 공급할 수 있다.

제1 소스 드라이버(101)와 유사하게, 제2 소스 드라이버(103), 제3 소스 드라이버(105)도 동작할 수 있다. 예를 들어, 제2 소스 드라이버(103)는 제2 데이터 제어신호(D_CON[2])만을 선택하여 수신할 수 있고, 제2 소스 드라이버(103)는 제2 데이터 제어신호(D_CON[2])를 컬러 데이터 및 클럭 데이터로 분리할 수 있다. 또한, 제2 소스 드라이버(103)은 데이터 라인들(DL21, DL22, DL23, DL24, DL25)를 통하여 제2 데이터 제어신호(D_CON[2])에 대응하는 데이터 전압을 디스플레이 패널(도 1의 150)에 공급할 수 있다.

도 2에서는 소스 드라이버부(100)에 포함되는 소스 드라이버의 개수는 3개로 도시하였으나, 이는 본 발명의 권리범위를 제한하지 않고, 적용되는 실시예에 따라서 다양할 수 있다.

본 발명의 일 실시예에 따른, 제1 소스 드라이버는 각각의 데이터 라인들(DL11, DL12, DL13, DL14, DL15)을 통하여 공급되는 데이터 전압을, 서로 다른 딜레이 또는 랜덤하게 정해진 딜레이를 가지고 디스플레이 패널(도 1의 150)에 공급할 수 있다.

유사하게, 본 발명의 일 실시예에 따른, 제2 소스 드라이버 및 제3 소스 드라이버는 데이터 전압을 각각의 데이터 라인에 따라서 서로 다른 딜레이 또는 랜덤하게 정해진 딜레이를 가지고 디스플레이 패널(도 1의 150)에 공급할 수 있다.

도 3은 본 발명의 일 실시예에 따른, 도 2의 제1 소스 드라이버(SIC_1) 내지 제3 소스 드라이버(SIC_3)에서 공급되는 데이터 전압이 갖는 딜레이 분포를 도시하는 그래프이다.

도 3을 참조하면, 제1 소스 드라이버(SIC_1)는 각각의 데이터 라인(DL11, DL12, DL13, DL14, DL15)에 따라서 서로 다른 딜레이를 가지고 데이터 전압을 공급할 수 있다. 또한, 제1 소스 드라이버(SIC_1)의 데이터 라인(DL11)은 각각의 프레임에 따라서 서로 다른 딜레이를 가지고 데이터 전압을 공급할 수 있다. 또한, 제1 소스 드라이버(SIC_1)는 제2 소스 드라이버(SIC_2) 및 제3 소스 드라이버(SIC_3)와 다른 딜레이를 가지고 데이터 전압을 공급할 수 있다. 본 발명의 다른 실시예에서, 제1 소스 드라이버(SIC_1) 내지 제3 소스 드라이버(SIC_3)은 각각의 프레임 별로 그리고 각각의 데이터 라인별로 랜덤한 딜레이를 가지고 데이터 전압을 공급할 수 있다.

따라서, 본 발명의 일 실시예에 따른 디스플레이 장치는 송수신되는 전류 또는 전압 신호의 딜레이를 서로 다르게 하여 동시에 전류 또는 전압 신호가 생성되어 발생될 수 있는 EMI(Electronic Magenetic Interference)의 발생을 최소화 할 수 있다.

도 4는 본 발명의 다른 실시예에 따른 소스 드라이버부(200)를 구체적으로 도시하는 도면이다.

도 4를 참조하면, 소스 드라이버부(200)는 제1 소스 드라이버 내지 제3 소스 드라이버(201, 203, 205)를 포함할 수 있다.

제1 소스 드라이버(201)는, 소스 드라이버부(200)에 수신된 복수의 데이터 제어신호(D_CON, 도 1 참조) 중에서, 제1 소스 드라이버에 대한 제1 데이터 제어신호(D_CON[1])에 대응하는 제1 컬러 데이터(Color Data[1])만을 선택하여 수신할 수 있다. 제1 소스 드라이버(201)는 제1 데이터 제어신호(D_CON[1])에서 분리된 컬러 데이터를 아날로그 형태의 데이터 전압으로 변환할 수 있다. 제2 소스 드라이버(203) 및 제3 소스 드라이버(205)도 제1 소스 드라이버(201)와 유사하게 동작할 수 있다.

제1 제어 블록(CTRL BLK_1)은 제1 소스 드라이버(201)으로부터 변환된 데이터 전압을 수신할 수 있다. 제1 제어 블록(CTRL BLK_1)은 제1 클럭 신호(CLK[1])를 수신할 수 있다. 여기서, 제1 클럭 신호(CLK[1])는 클럭신호(CLK) 중에서 제1 소스 드라이버(201)에 대응하는 부분이다. 제1 제어 블록(CTRL BLK_1)은 제1 클럭 신호(CLK[1])에 따라서, 각각의 데이터 라인(DL11, DL12, DL13, DL14, DL15)에 데이터 전압을 서로 다른 딜레이를 가지고 공급할 수 있다. 제2 제어 블록(CTRL BLK_2) 및 제3 제어 블록(CTRL BLK_3)도 제1 제어 블록(CTRL BLK_1)과 유사하게 동작할 수 있다.

즉, 제1 소스 드라이버 내지 제3 소스 드라이버(201, 203, 205)는 도 2의 제1 소스 드라이버 내지 제3 소스 드라이버(101, 103, 105)와 달리 제1 데이터 제어신호(D_CON[1])에서 분리된 컬러 데이터(Color Data[1], Color Data[2], Color Data[3])만을 수신하고, 별도의 제어 블럭에서 제1 데이터 제어신호(D_CON[1])에서 분리된 클럭 신호(CLK[1], CLK[2], CLK[3])를 수신할 수 있다.

도 4에서는 소스 드라이버부(200)에 포함되는 소스 드라이버의 개수는 3개로 도시하였으나, 이는 본 발명의 권리범위를 제한하지 않고, 적용되는 실시예에 따라서 다양할 수 있다.

본 발명의 일 실시예에 따른, 제1 소스 드라이버는 각각의 데이터 라인들(DL11, DL12, DL13, DL14, DL15)을 통하여 공급되는 데이터 전압을, 각각의 데이터 라인에 따라서 서로 다른 딜레이 또는 랜덤하게 정해진 딜레이를 가지고 디스플레이 패널(도 1의 150)에 공급할 수 있다.

본 발명의 일 실시예에 따른, 제1 소스 드라이버는 각각의 데이터 라인들(DL11, DL12, DL13, DL14, DL15)을 통하여 공급되는 데이터 전압을, 각각의 프레임 또는 각각의 수평동기라인에 따라서, 서로 다른 딜레이 또는 랜덤하게 정해진 딜레이를 가지고 디스플레이 패널(도 1의 150)에 공급할 수 있다.

도 5(a)는 본 발명의 다른 실시예에 따른, 제1 소스 드라이버(301)를 도시하는 도면이다.

제1 소스 드라이버(301)는 제1 멀티플렉서(MUX_1) 내지 제5 멀티플렉서(MUX_5) 및 제1 소스 채널(SCH_1) 내지 제 5 소스 채널(SCH_5)을 포함할 수 있다.

제1 멀티플렉서(MUX_1) 내지 제5 멀티플렉서(MUX_5)는 각각 제1 RGB 데이터(RGB Data[1]) 내지 제5 RGB 데이터(RGB Data[5])을 수신할 수 있다. 제1 RGB 데이터(RGB Data[1]) 내지 제5 RGB 데이터(RGB Data[5])는 도 1의 컬러 데이터(Color Data)에 의하여 생성된 신호 일 수 있다. 제1 RGB 데이터(RGB Data[1])는 하나의 픽셀에 포함된 3개의 서브 픽셀에서 구현되는 적색, 녹색, 청색 데이터를 포함할 수 있다. 제2 RGB 데이터(RGB Data[2]) 내지 제5 RGB 데이터(RGB Data[5])도 제1 RGB 데이터(RGB Data[1])와 유사하게 적색, 녹색, 청색 데이터를 포함할 수 있다.

제1 멀티플렉서(MUX_1) 내지 제5 멀티플렉서(MUX_5)는 각각 제1 멀티플렉서 신호(MUX1<1:3>) 내지 제5 멀티플렉서 신호(MUX5<1:3>)를 수신할 수 있다. 제1 RGB 데이터(RGB Data[1]) 내지 제5 RGB 데이터(RGB Data[5])는 도 1의 클럭 데이터(CLK)에 의하여 생성된 신호 일 수 있다.

제1 멀티플렉서(MUX_1)는 제1 RGB 데이터(RGB Data[1])를 수신하여 제1 멀티플렉서 신호(MUX1<1:3>)에 따라서 서로 다른 딜레이를 가지고 제1 RGB 데이터(RGB Data[1])에 따른 삼색 각각에 대한 데이터를 제1 소스 채널에 전달할 수 있다. 제2 멀티플렉서(MUX_2) 내지 제5 멀티플렉서(MUX_5)도 유사하게 동작한다.

도 5(a)에서 RGB 데이터라고 기재되어 있으나, 본 발명의 권리범위는 적색, 녹색, 청색으로 제한되는 것은 아니고, 적어도 하나 이상의 서브 컬러 데이터라면 본 발명의 권리범위에 포함된다.

예를 들어, 도 5(b)에 도시된 바와 같이, 적색 및 녹색의 서브 픽셀 또는 청색 및 녹색의 서브 픽셀을 포함하는 펜타일(Pentile) 구조의 컬러 픽셀에 대한 데이터에 대해서도 적용될 수 있을 것이다.

도 6(a)은 도 5(a)의 제1 소스 드라이버에서 제1 멀티플렉서 신호(MUX1<1:3>) 내지 제5 멀티플렉서 신호(MUX5<1:3>)가 활성화되는 시간구간을 도시하는 타이밍도이다.

도 5(a) 및 도 6(a)을 참조하면, 제1 멀티플렉서 신호(MUX1<1>) 내지 제5 멀티플렉서 신호(MUX5<1>)은 t1부터 t2까지의 각각 다른 시간 구간에서 활성화 될 수 있다. 제1 멀티플렉서 신호(MUX1<2>) 내지 제5 멀티플렉서 신호(MUX5<2>)은 t3부터 t4까지의 각각 다른 시간 구간에서 활성화 될 수 있다. 제1 멀티플렉서 신호(MUX1<3>) 내지 제5 멀티플렉서 신호(MUX5<3>)은 t5부터 t6까지의 각각 다른 시간 구간에서 활성화 될 수 있다.

따라서, 본 발명의 일 실시예에 따른 제1 소스 드라이버(301)는 삼색 서브픽셀에 대한 데이터를 소스 채널에 각각 다른 시간에 전송하여 EMI의 발생을 억제할 수 있다.

도 6(b)은 도 5(b)의 제1 소스 드라이버에서 제1 멀티플렉서 신호(MUX1<1:2>) 내지 제5 멀티플렉서 신호(MUX5<1:3>)가 활성화되는 시간구간을 도시하는 타이밍도이다.

도 5(a) 및 도 6(a)을 참조하면, 제1 멀티플렉서 신호(MUX1<1>) 내지 제4 멀티플렉서 신호(MUX4<1>)은 t1부터 t2까지의 각각 다른 시간 구간에서 활성화 될 수 있다. 제1 멀티플렉서 신호(MUX1<2>) 내지 제4 멀티플렉서 신호(MUX4<2>)은 t3부터 t4까지의 각각 다른 시간 구간에서 활성화 될 수 있다.

따라서, 본 발명의 일 실시예에 따른 제1 소스 드라이버(401)는 펜타일 구조의 픽셀에 대한 데이터를 소스 채널에 각각 다른 시간에 전송하여 EMI의 발생을 억제할 수 있다.

도 7은 본 발명의 일 실시예에 따른 디스플레이 장치(Display Device, 1000_a)의 블록도를 도시하는 도면이다.

도 7을 참조하면, 디스플레이 장치(1000_a)는 디스플레이 패널(DISPLAY PANNEL, 140_a), 타이밍 컨트롤러(Time controller, 110_a), 소스 드라이버부(data driver Unit, 100_a), 게이트 드라이버부(gate driver unit, 130_a) 및 클럭 제어부(CLOCK CONTROLLER, 150_a)를 포함 할 수 있다.

디스플레이 패널(140_a), 타이밍 컨트롤러(110_a), 소스 드라이버부(100_a), 게이트 드라이버부(130_a)는 도 1의 디스플레이 패널(140), 타이밍 컨트롤러(110), 소스 드라이버부(100), 게이트 드라이버부(130)와 유사하게 동작할 수 있다.

클럭 제어부(150_a)는 클럭신호(CLK)를 생성하여, 타이밍 컨트롤러(110_a)에 전달한다. 본 발명의 일 실시예에 따른 클럭 제어부(150_a)는 내부적으로 생성되는 신호를 주파수를 변경하면서 전송하여, EMI의 발생을 억제할 수 있다. 구체적인 구성 및 동작은 후술한다.

도 8은 도 7의 클럭 제어부(150_a)를 보다 구체적으로 도시하는 도면이다.

도 8을 참조하면, 클럭 제어부(150_a)는 클럭 발생기(CLOCK GENERATOR, 151), 클럭 패턴 생성기(CLOCK PATTERN GENERATOR, 152), 동기화 보상기(SYNC COMPENSATOR, 153), 분배기(DIVIDER, 154)를 포함할 수 있다.

클럭 패턴 생성기(152)는 클럭 패턴 신호(Clock Pattern Signal, CPS)를 생성할 수 있다. 클럭 패턴 신호(CPS)는 클럭 발생기 및 동기화 보상기에 전달 될 수 있다. 클럭 패턴 생성기(152)가 클럭 패턴 신호(CPS)를 생성하는 방법은 도 9을 참조한다.

도 9는 클럭 패턴 생성기(152)를 구체적으로 도시하는 도면이다.

도 9를 참조하면, 클럭 패턴 생성기(152)는 제1 쉬프트 레지스터(SR_1) 내지 제4 쉬프트 레지스터(SR_4) 및 하나의 XOR 게이트를 포함할 수 있다. 제1 싸이클에서 XOR 게이트의 입력은 제3 쉬프트 레지스터(SR_3) 및 제4 쉬프트 레지스터(SR_4)에 저장된 값이 될 수 있다. 또한, 제1 싸이클에서 XOR 게이트의 출력은 제1 쉬프트 레지스터(SR_1)에 저장될 수 있다.

예를 들어, 제1 싸이클(1T)에서, 도시된 바와 같이 제1 쉬프트 레지스터(SR_1)에는 논리 로우(Low), 제2 쉬프트 레지스터(SR_2)에는 논리 로우(Low), 제3 쉬프트 레지스터(SR_3)에는 논리 로우(Low), 제4 쉬프트 레지스터(SR_4)에는 논리 하이(High)가 저장될 수 있다.

제2 싸이클(2T)에서, 제1 쉬프트 레지스터(SR_1)는, 제1 싸이클(1T)의 제3 쉬프트 레지스터(SR_3), 제4 쉬프트 레지스터(SR_4)에 저장된 논리 로우(Low) 및 논리 하이(High)가 XOR 연산된 결과값인 논리 하이(High)를 저장한다.

제2 싸이클(2T)에서, 제2 쉬프트 레지스터(SR_2)는 제1 싸이클(1T)의 제1 쉬프트 레지스터(SR_1)에 저장된 값을 수신한다. 즉, 제2 싸이클(2T)에서, 제2 쉬프트 레지스터(SR_2)에는 논리 하이(High)가 저장된다. 유사하게, 제3 쉬프트 레지스터(SR_3)에는 논리 로우(Low), 제4 쉬프트 레지스터(SR_4)에는 논리 로우(Low)가 저장될 수 있다.

이러한 방식으로 클럭 패턴 생성기(152)는 순차적으로 클럭 패턴 신호(CPS)를 생성할 수 있다.

다시 도 8를 참조하면, 클럭 발생기(151)는 클럭 패턴 생성기(152)에서 생성된 클럭 패턴 신호(CPS)를 수신한다. 클럭 발생기(151) 순차적으로 수신되는 클럭 패턴 신호(CPS)에 따라서, 예비 클럭 신호(PRE_CLK)를 생성할 수 있다. 클럭 발생기(151)는 순차적으로 수신되는 클럭 패턴 신호(CPS)에 따라서, 예비 클럭 신호(PRE_CLK)의 주파수를 조절할 수 있다. 구체적인 클럭 발생기(151)의 동작을 도 10에 대한 설명을 참고한다.

도 10은 클럭 발생기(151)에서 생성되는 예비 클럭 신호(PRE_CLK)에 대한 타이밍도이다.

도 10을 참조하면, 제1 싸이클(1T)에 대응하는 예비 클럭 신호(PRE_CLK)의 주파수는 100Mhz일 수 있다. 또한, 제2 싸이클(2T)에 대응하는 예비 클럭 신호(PRE_CLK)의 주파수는 98Mhz일 수 있다. 또한, 제3 싸이클(3T)에 대응하는 예비 클럭 신호(PRE_CLK)의 주파수는 102Mhz일 수 있다. 이와 같이, 클럭 발생기(151)는 순차적으로 예비 클럭 신호(PRE_CLK)의 주파수를 조절할 수 있다.

다시, 도 8을 참조하면, 동기화 보상기(153)는 클럭 패턴 신호(CPS)를 수신하여 예비 클럭 신호(PRE_CLK)들의 주파수에 대응하는 보상 클럭 신호(C_CLK)들을 생성할 수 있다.

분배기(154)는 보상 클럭 신호(C_CLK)를 수신하여, 예비 클럭 신호(PRE_CLK)와 합성하여, 클럭신호(CLK)를 생성할 수 있다. 클럭신호(CLK)는 타이밍 컨트롤러(도 1의 110)에 전달될 수 있다. 또한, 클럭신호(CLK)의 주파수의 2배, 4배의 클럭신호가 디스플레이 장치의 다른 IP들에 전송될 수 있다.

따라서, 본 발명의 일 실시예에 따른 클럭 제어기(150_a)는 클럭 발생기(151)에서 동일한 주파수의 예비 클럭 신호를 발생시키지 않고, 지속적으로 변경되는 주파수의 예비 클럭 신호를 발생시키므로, EMI의 발생을 억제할 수 있다.

도 11은 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.

도 11을 참조하면, 디스플레이 모듈(2000)은 디스플레이 장치(2100), 편광판(2200) 및 윈도우 글라스(2300)를 구비할 수 있다. 디스플레이 장치(2100)는 디스플레이 패널(2110), 인쇄 기판(2120) 및 디스플레이 구동 칩(2130)을 구비한다.

윈도우 글라스(2300)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 디스플레이 모듈(2000)을 보호한다. 편광판(2200)은 디스플레이 패널(2110)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(2110)은 인쇄 기판(2120) 상에 투명 전극으로 패터닝되어 형성된다. 디스플레이 패널(2110)은 프레임을 표시하기 위한 복수의 화소 셀들을 포함한다. 일 실시예에 따르면 디스플레이 패널(2110)은 유기발광 다이오드 패널일 수 있다. 각 화소 셀에는 전류의 흐름에 대응하여 빛을 발광하는 유기발광 다이오드를 포함한다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(2110)은 다양한 종류 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(2110)은 LCD(Liquid Crystal Display), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.

디스플레이 구동 칩(2130)은 도 1의 타이밍 컨트롤러(110), 데이터 드라이버부(120), 게이트 드라이버부(130)를 포함할 수 있다. 본 실시예에서는 하나의 칩으로 도시되었으나, 이에 제한되는 것은 아니다. 복수의 구동 칩이 장착될 수 있다. 또한, 유리 소재의 인쇄 기판(2120) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시 예일 뿐, 디스플레이 구동 칩(213O)은 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.

디스플레이 모듈(2000)은 터치 패널(2300) 및 터치 컨트롤러(2400)을 더 포함할 수 있다. 터치 패널(2300)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극을 으로 패터닝되어 형성된다. 터치 컨트롤러(2400)는 터치 패널(2300)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(2400)는 디스플레이 구동 칩(2130)과 하나의 반도체 칩에 집적될 수도 있다.

도 12은 본 발명의 실시 예에 따른 디스플레이 칩(IC)를 나타내는 블록도이다.

본 발명의 실시 예에 따른 디스플레이 칩(IC)은 디스플레이 드라이버 회로(DDI) 및 터치 센싱 컨트롤러(TSC)를 포함할 수 있다. 디스플레이 칩(IC)은 외부 호스트로부터 영상 데이터를 수신하고, 터치 스크린 패널로부터 센싱 신호를 수신한다.

디스플레이 구동 회로(DDI)는 영상 데이터를 처리하여, 실제 디스플레이 장치를 구동하기 위한 계조 데이터를 발생하고 이를 디스플레이 패널로 제공한다. 디스플레이 구동 회로(DDI)는 도 1의 타이밍 컨트롤러(110), 소스 드라이버부(100) 및 게이트 드라이버부(130)을 포함할 수 있다.

터치 센싱 컨트롤러(TSC)는 상기 센싱 신호를 기초로 터치 데이터를 획득하고, 터치 데이터를 기초로 터치가 발생된 지점의 위치를 판단하여 외부 호스트로 제공할 수 있다.

디스플레이 구동 회로(DDI)와 터치 센싱 컨트롤러(TSC)는 서로간에 명령신호, 타이밍 신호 등을 송/수신하며, 상호 보완적으로 동작할 수 있다.

한편, 디스플레이 구동 회로(DDI)와 터치 센싱 컨트롤러(TSC)가 집적된 디스플레이 칩(IC)은 디스플레이 패널과 터치 스크린 패널이 일체로서 형성될 수 있고, 디스플레이 패널과 터치 스크린 패널이 분리되어 형성될 수 있다.

도 13는 본 발명의 실시 예에 따른 디스플레이 시스템을 나타낸 도면이다.

도 13를 참조하면, 디스플레이 시스템(3000)은 시스템 버스(3500)에 전기적으로 연결되는 프로세서(3100), 디스플레이 장치(3200), 주변 장치(3300) 및 메모리(3400)를 포함할 수 있다.

프로세서(3100)는 주변 장치(3300), 메모리(3400) 및 디스플레이 장치(3200)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 영상 데이터 의 이미지 처리를 수행할 수 있다.

디스플레이 장치(3200)는 패널(3210) 및 구동 회로(3220)를 포함하며, 시스템 버스(3500)를 통해 인가된 영상 데이터들을 구동 회로(3220) 내부에 포함된 프레임 메모리에 저장하였다가 패널(3210)에 디스플레이한다. 디스플레이 장치(3200)는 도 1의 디스플레이 장치(10)일 수 있다.

주변 장치(3300)는 카메라, 스캐너, 웹캠 등 동영상 또는 정지 영상등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(3300)를 통하여 획득된 영상 데이터는 상기 메모리(3400)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(3200)의 패널에 디스플레이 될 수 있다.

메모리(3400)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(3400)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(3400)는 주변 장치(3300)로부터 획득된 영상 데이터를 저장하거나 또는 프로세서(3100)에서 처리된 영상 신호를 저장할 수 있다.

본 발명의 실시예에 따른 디스플레이 시스템(3000)은 스마트폰과 같은 모바일 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(3000)은 영상을 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.

도 14은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.

본 발명에 따른 디스플레이 장치(4000)는 다양한 전자 제품에 채용될 수 있다. 휴대폰(4100)에 채용될 수 있음을 물론이고, TV(4200), 은행의 현금 입출납을 자동적으로 대행하는 ATM기(4300), 엘리베이터(4400), 지하철 등에서 사용되는 티켓 발급기(4500), PMP(4600), e-book(4700), 네비게이션(4800) 등에 폭넓게 사용될 수 있다. 본 발명에 따른 디스플레이 장치(4000)는 시스템의 프로세서와 비동기적으로 동작할 수 있다. 따라서, 프로세서의 구동 부담을 줄여 프로세서가 저전력 고속으로 동작할 수 있도록 함으로써 전자 제품의 기능을 향상 시킬 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims

복수의 데이터 제어신호를 생성하는 타이밍 컨트롤러;
상기 타이밍 컨트롤러로부터 상기 복수의 데이터 제어신호를 수신하고, 데이터 전압을 생성하는 소스 드라이버부;
상기 데이터 전압을 수신하여 화상 이미지를 출력하는 디스플레이 패널을 포함하고,
상기 소스 드라이버부는 상기 데이터 전압을 복수의 데이터 라인들을 통하여 프레임마다 서로 다른 딜레이를 가지고 상기 디스플레이 패널에 전달하는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 디스플레이 패널은 상기 프레임마다 서로 다른 딜레이를 보상하여 화상 이미지를 출력하는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 소스 드라이버부는 복수의 소스 드라이버들을 포함하고, 상기 복수의 소스 드라이버부들은 서로 다른 딜레이를 가지고 데이터 전압을 생성하는 디스플레이 장치.
제3항에 있어서, 상기 복수의 소스 드라이버들은 각각 복수의 데이터 라인들과 연결되어 있고, 하나의 소스 드라이버에 연결된 각각의 데이터 라인들은 서로 다른 딜레이를 가지고 데이터 전압을 생성하는 디스플레이 장치.
제1항에 있어서, 상기 타이밍 컨트롤러는 상기 복수의 데이터 제어신호를 상기 랜덤한 딜레이를 가지고 전달하는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 소스 드라이버부는 복수의 소스 드라이버들을 포함하고, 상기 타이밍 컨트롤러는 랜덤한 딜레이를 가지고 상기 복수의 소스 드라이버에 상기 복수의 데이터 제어신호를 전달하는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 소스 드라이버부는 복수의 데이터 라인과 각각 연결된 복수의 소스 채널을 포함하고, 상기 복수의 소스 채널 각각은 서로 다른 딜레이를 가지고 상기 데이터 전압을 상기 디스플레이 패널에 전달하는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 디스플레이 장치는 클럭 제어기를 포함하고, 상기 클럭 제어기는,
상기 클럭 패턴 신호를 생성하는 클럭 패턴 생성기;
상기 클럭 패턴 신호를 수신하여 예비 클럭 신호를 생성하는 클럭 발생기;
상기 클럭 패턴 신호를 수신하여 상기 예비 클럭 신호들의 주파수에 대응하는 보상 클럭 신호들을 생성하는 동기화 보상기;
상기 클럭 발생기에서 수신한 상기 예비 클럭 신호와 상기 동기화 보상기에서 수신한 상기 보상 클럭 신호를 합성하여 클럭 신호을 생성하는 분배기를 포함하고,
상기 클럭 신호는 상기 타이밍 컨트롤러로 전달되는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 데이터 제어신호는 적어도 2개의 서브 컬러 데이터를 포함하는 컬러 데이터를 포함하고,
상기 소스 드라이버부는 상기 적어도 2개의 서브 컬러 데이터를 서로 다른 딜레이를 가지고 상기 데이터 전압을 상기 디스플레이 패널에 전달하는 것을 특징으로 하는 디스플레이 장치.
복수의 데이터 제어신호를 생성하는 타이밍 컨트롤러;
상기 타이밍 컨트롤러로부터 상기 복수의 데이터 제어신호를 수신하고, 데이터 전압을 생성하는 소스 드라이버부;
상기 소스 드라이버부는 상기 데이터 전압을 복수의 데이터 라인들을 통하여 프레임마다 서로 다른 딜레이를 가지고 디스플레이 패널에 전달하는 것을 특징으로 하는 디스플레이 구동장치.