KR102530897B1

KR102530897B1 - 표시패널 모듈과 이를 이용한 표시장치

Info

Publication number: KR102530897B1
Application number: KR1020180116413A
Authority: KR
Inventors: 김태훈; 이동건; 김규진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-09-28
Filing date: 2018-09-28
Publication date: 2023-05-10
Also published as: KR20200036586A

Abstract

본 발명은 표시패널 모들과 이를 이용한 표시장치에 관한 것이다. 본 발명의 표시패널 모듈은 픽셀 어레이, 상기 픽셀 어레이 상측 밖의 제1 베젤, 상기 픽셀 어레이 좌측 밖의 제2 베젤, 상기 픽셀 어레이의 하측 밖의 제3 베젤, 상기 픽셀 어레이 우측 밖의 제4 베젤, 픽셀 어레이의 데이터 라인들을 구동하는 데이터 구동부, 및 픽셀 어레이의 게이트 라인들을 구동하는 게이트 구동부를 포함한 표시패널; 및 상기 표시패널의 베젤들 중 적어도 두 개의 베젤들을 덮는 베젤 커버를 포함한다.

Description

표시패널 모듈과 이를 이용한 표시장치{DISPLAY PANEL MODULE AND DISPLAY USING THE SAME}

본 발명은 표시패널의 베젤(bezel)에 전기적으로 연결되는 베젤 커버를 포함한 표시패널 모듈과 이를 이용한 표시장치에 관한 것이다.

평판 표시장치는 액정 표시장치(Liquid Crystal Display, LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 등이 있다.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율에서 월등한 수준으로 영상을 재현할 수 있다.

유기 발광 표시장치의 픽셀들 각각은 발광 소자인 OLED와, 게이트-소스간 전압(Vgs)에 따라 OLED에 전류를 공급하여 OLED를 구동하는 구동소자를 포함한다. OLED는 애노드 및 캐소드와, 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL), 전자주입층(Electron Injection layer, EIL) 등으로 이루어진다. OLED에 전류가 흐를 때 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 방출할 수 있다.

최근, 다양한 분야에서 유기 발광 표시장치가 적용되고 있다. 유기 발광 표시장치의 표시패널은 유리 기판이나 플리스틱 기판 위에 TFT(Thin Film Transistor)와 OLED가 형성된 구조를 갖는다. 플라스틱 기판은 유연하기 때문에 다양한 형태의 이형 디스플레이나 플렉시블 디스플레이(flexible display)에 적합하다.

래의 표시장치는 표시패널의 기판에 FPCB(Flexible Printed Circuit Board)와 같은 연성 회로 기판을 접착하여 이 연성 회로 기판을 PCB(printed circuit board)에 연결하여 표시패널 구동에 필요한 전원과 신호를 표시패널에 공급하였다. 그런데 연성 회로 기판의 크기가 작기 때문에 연성 회로 기판의 패드들이 고밀도로 배치되어 패드들이 작고 패드들 간 피치(pitch)가 작으며 패드 개수도 제한이 있었다. 표시패널의 기판 상에 연성 회로 기판의 패드들과 접착되는 패드들도 고밀도로 배치된다. 이로 인하여 표시패널에 전원과 신호 전송 경로 상에서 저항이 커지고 신호 왜곡 등 다양한 문제가 있다.

따라서, 본 발명은 영상 신호와 표시패널의 구동에 필요한 전원을 표시패널에 원활하게 공급할 수 있는 표시패널 모듈과 이를 이용한 표시장치를 제공한다.

본 발명의 표시패널 모듈은 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 배치되는 픽셀 어레이, 상기 픽셀 어레이 상측 밖의 제1 베젤, 상기 픽셀 어레이 좌측 밖의 제2 베젤, 상기 픽셀 어레이의 하측 밖의 제3 베젤, 상기 픽셀 어레이 우측 밖의 제4 베젤, 상기 데이터 라인들을 구동하는 데이터 구동부, 및 상기 게이트 라인들을 구동하는 게이트 구동부를 포함한 표시패널; 및 상기 표시패널의 베젤들 중 적어도 두 개의 베젤들을 덮는 베젤 커버를 포함한다.

상기 베젤 커버에 의해 덮여지는 상기 표시패널의 베젤들 상에 내부 패드들이 배치된다.

상기 베젤 커버는 상기 내부 패드들과 접촉되는 외부 패드들을 포함하여 상기 표시패널의 베젤들에 전기적으로 연결된다.

본 발명의 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 배치되는 픽셀 어레이, 상기 픽셀 어레이 상측 밖의 제1 베젤, 상기 픽셀 어레이 좌측 밖의 제2 베젤, 상기 픽셀 어레이의 하측 밖의 제3 베젤, 상기 픽셀 어레이 우측 밖의 제4 베젤, 상기 데이터 라인들을 구동하는 데이터 구동부, 및 상기 게이트 라인들을 구동하는 게이트 구동부를 포함한 표시패널; 호스트 시스템으로부터의 영상 신호를 상기 데이터 구동부에 공급하고 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러; 및 상기 타이밍 콘트롤러로부터 영상 신호를 수신하고 상기 표시패널의 베젤들 중 적어도 두 개의 베젤들을 덮는 베젤 커버를 포함한다.

본 발명은 표시패널의 베젤들에 내부 패드들을 배치하고 표시패널의 베젤들을 덮는 커버 부재들에 내부 패드들에 접촉되는 외부 패드들을 형성한다. 내부 패드들은 표시패널의 베젤의 넓은 면을 활용하여 크게 제작될 수 있고, 이웃한 내부 패드들 간의 간격(또는 pitch)이 커질 수 있다. 따라서, 본 발명은 영상 신호와 표시패널의 구동에 필요한 전원을 표시패널에 원활하게 공급할 수 있다.

본 발명은 내부 패드부에서 중앙 부분에 배치된 패드들을 통해 픽셀 어레이와 게이트 구동부에 전원이나 게이트 타이밍 신호가 픽셀 전원과 게이트 타이밍 신호가 표시패널의 배선을 통해 양측으로 전달되면 전압의 지연 현상을 줄일 수 있다. 또한, 본 발명은 픽셀 구동 전원 각각을 여러 개의 패드들을 통해 표시패널(100)에 병렬로 공급하여 픽셀 어레이 위치에 따른 전원 편차를 줄일 수 있다.

나아가, 본 발명은 픽셀들에 공통으로 공급되는 픽셀 구동 전압과 저전위 전원 전압의 전류가 같은 방향이 되도록 픽셀 어레이를 사이에 두고 나란한 베젤들에 전원 공급용 패드들을 배치함으로써 픽셀 어레이 상에서 픽셀 구동 전압과 저전위 전압 사이의 전압차의 편차를 줄일 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2 및 도 3은 본 발명에 적용 가능한 픽셀 회로들의 예를 보여 주는 회로도들이다.
도 4는 본 발명의 실시예에 따른 표시패널 모듈에서 표시패널로부터 분리된 커버 부재들을 평면도이다.
도 5는 본 발명의 실시예에 따른 표시패널 모듈에서 표시패널의 4 변에 커버 부재들이 조립된 예를 보여 주는 평면도이다.
도 6은 도 5에서 선 “Ⅰ-Ⅰ'”을 따라 절취한 표시패널 모듈의 단면도이다.
도 7 및 도 8은 표시패널과 커버 부재들의 조립 방법의 일 예를 보여 주는 도면들이다.
도 9는 표시패널과 커버 부재들의 조립 방법의 다른 예를 보여 주는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 표시패널 모듈을 보여 주는 평면도이다.
도 11 내지 도 13은 본 발명의 실시예에 따른 표시패널 모듈과 호스트 시스템의 연결 방법을 보여 주는 도면들이다.
도 14는 드라이브 IC와 전원 회로가 실장된 PCB가 표시패널에 연결된 예를 보여 주는 도면이다.
도 15는 도 14와 같은 표시패널 모듈에서 ELVDD 전류와 ELVSS 전류를 보여 주는 도면이다.
도 16은 도 14와 같은 표시패널 모듈에서 표시패널의 픽셀 어레이 위치에 따라 ELVDD와 ELVSS 간의 전압차를 보여 주는 도면이다.
도 17은 본 발명의 표시패널 모듈에서 ELVDD 전류와 ELVSS 전류를 보여 주는 도면이다.
도 18은 도 17과 같은 표시패널 모듈에서 표시패널의 픽셀 어레이 위치에 따라 ELVDD와 ELVSS 간의 전압차를 보여 주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.

"케이스(case)"는 "커버(cover)"과 같은 의미로 해석될 수 있다.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

본 발명의 전계 발광 표시장치에서 표시패널의 플라스틱 기판 상에 픽셀 회로와 게이트 구동부가 배치될 수 있다. 픽셀 회로와 게이트 구동부는 다수의 트랜지스터들을 포함한다. 트랜지스터들 각각은 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상을 포함할 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.

게이트 구동부로부터 출력되는 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 플라스틱 기판 상에 픽셀 어레이가 배치된 유기발광 표시장치를 중심으로 설명하지만 이에 한정되지 않는다. 예를 들어, 본 발명은 유리 기판 또는 플라스틱 기반의 표시패널을 사용하는 어떠한 표시장치에도 적용 가능할 것이다.

도 1 내지 도 6을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100)과, 표시패널(100)의 픽셀들(101)에 데이터를 기입하기 위한 표시패널 구동회로를 포함한다.

표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 다수의 데이터 라인들(102), 데이터 라인들(103)과 교차되는 다수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.

픽셀 회로는 도 2 및 도 3의 예와 같이, 발광 소자, 구동 소자, 하나 이상의 스위치 소자, 및 커패시터를 포함한다. 구동 소자와 스위치 소자는 TFT(Thin Film Transistor)로 구현될 수 있다. 픽셀 회로는 도 2 및 도 3에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 도 2 및 도 3은 p 채널 TFT 기반으로 구현된 픽셀 회로를 예시할 수 있으나 픽셀 회로는 공지된 n 채널 TFT 기반의 픽셀 회로로 구현될 수도 있다. 픽셀 회로는 데이터 라인(102)과 게이트 라인(103)에 연결된다.

표시패널(100)은 도 2 및 도 3에 도시된 바와 같이 픽셀 구동 전압(ELVDD)을 서브 픽셀들(101)에 공급하기 위한 제1 전원 라인(1041, 43), 픽셀 회로를 초기화하기 위한 기준 전압(Vref)을 서브 픽셀들(101)에 공급하기 위한 제2 전원 라인(1042), 저전위 전원 전압(ELVSS)을 픽셀들에 공급하기 위한 ELVSS 라인 등의 전원 라인들을 더 포함할 수 있다. 전원 라인들은 도시하지 않은 전원 회로에 연결된다.

전원 회로는 직류-직류 변환기(DC-DC converter), 차지 펌프(Charge pump), 레귤레이터(Regulator) 등을 이용하여 표시패널 구동회로와 표시패널(100)의 구동에 필요한 전원을 발생한다. 전원 회로는 호스트 시스템으로부터의 입력 전압을 조정하여 ELVDD, ELVSS, Vini, Vref 등의 픽셀 전원, 표시패널 구동 회로의 구동 전원, VGH 및 VGL 등의 게이트 전원, 감마 기준 전압 등을 발생할 수 있다.

표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

표시패널(100) 상의 픽셀 어레이는 플라스틱 기판 상에 배치될 수 있다. 표시패널(100)의 제작 방법은 PI(Poly-imide) 용액을 유리 기판(carrier glass) 위에 얇게 코팅을 한 후 오븐에서 경화하여 PI 용액을 필름화하여 플라스틱 기판을 제작하는 공정, TFT와 OLED를 순차적으로 형성하여 픽셀 어레이를 구현하고 이 픽셀 어레이를 밀봉하여 OLED를 습기와 산소로부터 보호하기 위한 봉지 공정(Encapsulation), 레이저(Laser)를 유리 기판 하부에 조사하여 플라스틱 기판을 유리 기판으로부터 박리하는 LLO(Laser Lift Off) 공정, 및 픽셀 어레이에 터치 스크린, 편광판, 커버 윈도우(Cover window) 등을 순차적으로 합착하는 공정, 표시패널 구동회로 실장 공정, 검사 공정, 에이징(aging) 등 일련의 제조 공정을 거쳐 제작된다.

표시패널 구동회로는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다. 표시패널 구동회로는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서(112)를 더 구비할 수 있다.

표시패널 구동회로는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 데이터를 기입한다. 표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기에서 표시패널 구동회로, 타이밍 콘트롤러(130) 그리고 전원 회로는 하나의 집적 회로에 집적될 수 있다.

표시패널 구동회로는 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수 만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 다시 말하여, 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 픽셀들의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.

데이터 구동부(110)는 전원 회로로부터 감마 기준 전압을 공급 받아 이 감마 기준 전압을 분압하여 계조별 감마 보상 전압을 발생한다. 데이터 구동부(110)는 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 픽셀 데이터(디지털 데이터)를 감마 보상 전압으로 변환하여 데이터 신호의 전압(이하, “데이터 전압”이라 함)를 발생한다. 데이터 구동부(110)는 채널들 각각에서 출력 버퍼를 통해 데이터 전압을 출력한다.

디멀티플렉서(112)는 다수의 스위치 소자들을 이용하여 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치되어 데이터 구동부(110)로부터 출력되는 데이터 전압을 데이터 라인들(102)로 분배한다. 데이터 구동부(110)에서 하나의 채널이 디멀티플렉서(112)를 통해 다수의 데이터 라인들에 순차적으로 연결되기 때문에 디멀티플레서(112)로 인하여 데이터 구동부(110)의 채널 개수가 감소될 수 있다. 디멀티플렉서(112)는 표시패널(100)의 기판 상에 배치되거나, 데이터 구동부(110)와 함께 하나의 IC(integrated circuit)에 집적될 수 있다.

게이트 구동부(120)는 픽셀 어레이의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 배치될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 데이터가 기입될 라인의 픽셀들을 선택하기 위한 스캔 신호(SCAN1, SCAN2)와, 데이터 전압이 충전된 픽셀들의 발광 시간을 정의하는 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다.

게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 스캔 신호(SCAN1, SCAN2)를 출력하고, 시프트 클럭에 따라 스캔 신호(SCAN1, SCAN2)를 순차적으로 시프트한다. 제2 게이트 구동부(122)는 EM 신호(EM)를 출력하고, 시프트 클럭에 따라 EM 신호(EM)를 순차적으로 시프트한다. 베젤(bezel)이 없는 모델의 경우에, 제1 및 제2 게이트 구동부들(121, 122)를 구성하는 스위치 소자들이 픽셀 어레이 내에 분산 배치될 수 있다.

타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(Data Enable signal, DE) 등을 포함할 수 있다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 액티브 영역(AA)의 픽셀들에 표시될 1 픽셀 라인의 픽셀 데이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)가 생략될 수 있다.

호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다. 모바일 기가와 웨어러블 기기의 경우에, 타이밍 콘트롤러(130)와 데이터 구동부(110)가 하나의 드라이브 IC에 집적될 수 있다.

타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.

타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서(112)의 동작 타이밍을 제어하기 위한 스위치 제어신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다.

게이트 타이밍 제어신호는 스타트 펄스(Gate Start Pulse, VST), 시프트 클럭(Gate Shift Clock, GCLK) 등을 포함한다. 스타트 펄스는 매 프레임 기간마다 프레임 기간의 초기에 1회 발생되어 게이트 구동부(120)에 입력된다. 게이트 스타트 펄스(VST)는 매 프레임 기간 마다 게이트 구동부(120)의 스타트 타이밍을 제어한다. 시프트 클럭(CLK)은 게이트 구동부(120)로부터 출력되는 게이트 신호의 시프트 타이밍(shift timing)을 제어한다.

타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압과 게이트 오프 전압으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다.

도 2 및 도 3은 본 발명에 적용 가능한 픽셀 회로들의 예를 보여 주는 회로도들이다. 도 2 및 도 3에 도시된 픽셀 회로들은 구동 소자의 문턱 전압(Vth)을 실시간 센싱하고 그 문턱 전압(Vth) 만큼 데이터 전압(Vdata)을 보상하는 내부 보상 회로가 적용된 예이다. 내부 보상 회로는 픽셀 회로마다 내장되어 픽셀 회로들 각각에서 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 문턱 전압을 샘플링하여 상기 구동 소자의 문턱 전압 만큼 데이터 전압을 실시간 보상한다.

도 2를 참조하면, 픽셀 회로의 일 예는 발광 소자(EL)와, 다수의 TFT들(T1~T5, DT), 커패시터(Cst) 등을 포함한다. TFT들(T1~T5, DT)은 p 채널 TFT(PMOS)로 구현될 수 있으나 이에 한정되지 않는다.

발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드는 제4 노드(n4)를 통해 제4 및 제5 스위치 TFT들(T4, T5)에 연결된다. OLED의 캐소드는 저전위 전원 전압(ELVSS)이 인가되는 ELVSS 라인에 연결된다. 구동 TFT(DT)는 OLED에 전류를 공급하여 OLED를 구동한다. OLED는 데이터 전압(Vdata)에 따라 구동 TFT(DT)에 의해 조절되는 전류량으로 발광한다. OLED의 전류패스는 제4 스위치 TFT(T4)에 의해 스위칭된다.

커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 제1 노드(n1)는 제1 스위치 TFT(T1)의 제2 전극, 제3 스위치 TFT(T3)의 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된다. 제2 노드(n2)는 커패시터(Cst)의 제2 전극, 구동 소자(DT)의 게이트, 및 제2 스위치 TFT(T2)의 제1 전극에 연결된다. 커패시터(Cst)에 샘플링된 구동 TFT(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 충전된다. 따라서, 서브 픽셀들 각각에서 데이터 전압(Vdata)은 구동 TFT(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에서 서브 픽셀들에서 구동 TFT의 특성 편차가 보상되어 균일한 구동 특성으로 구동될 수 있다.

제1 스위치 TFT(T1)는 제1 스캔 신호(SCAN1)의 게이트 온 전압에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급하는 스위치 소자이다. 제1 스위치 TFT(T1)는 제1 게이트 라인(1031)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다.

제2 스위치 TFT(T2)는 제2 스캔 신호(SCAN2)의 게이트 온 전압에 응답하여 턴-온되어 구동 TFT(DT)의 게이트와 제2 전극을 연결하여 구동 TFT(DT)를 다이오드(Diode)로 동작하게 한다. 제2 스위치 TFT(T2)는 제2 게이트 라인(1032)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.

제3 스위치 TFT(T3)는 EM 신호(EM)에 응답하여 소정의 기준 전압(Vref)을 제1 노드(n1)에 공급하여 제1 노드(n1)를 기준 전압(Vref)으로 초기화한다. 제3 스위치 TFT(T3)는 제3 게이트 라인(1033)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제2 전원 라인(1042)에 연결된 제2 전극을 포함한다. EM 신호(EM)는 발광 소자(EL)의 발광 시간을 정의한다. EM 신호(EM)가 게이트 온 전압(VGL)일 때 발광 소자(EL)의 전류 패스가 연결되어 발광 소자(EL)가 턴-온되어 발광 소자(EL)가 발광될 수 있다.

제4 스위치 TFT(T4)는 EM 신호(EM)에 응답하여 발광 소자(EL)의 전류 패스를 스위칭한다. 제4 스위치 TFT(T4)의 게이트는 제3 게이트 라인(1033)에 연결된다. 제4 스위치 TFT(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 TFT(T4)의 제2 전극은 제4 노드(n4)에 연결된다.

제5 스위치 TFT(T5)는 제2 스캔 신호(SCAN2)에 응답하여 발광 소자(EL)의 애노드에 연결된 제4 노드(n4)의 전압을 기준 전압(Vref)으로 초기화한다. 제5 스위치 TFT(T5)는 제2 게이트 라인(1032)에 연결된 게이트, 제2 전원 라인(1042)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다. 기준 전압(Vref)은 제2 전원 라인(1042)을 통해 픽셀들에 공급된다.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하는 구동 소자이다. 구동 TFT(DT)는 제2 노드(n2)에 연결된 게이트, 제1 전원 라인(1041)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 픽셀 구동 전압(ELVDD)은 제1 전원 라인(1041)을 통해 픽셀들에 공급된다.

도 3을 참조하면, 픽셀 회로는 발광 소자(EL)와, 다수의 TFT들 (T11~T16, DT), 커패시터(Cst) 등을 포함한다. TFT들(T11~T16, DT)은 p 채널 TFT(PMOS)로 구현될 수 있으나 이에 한정되지 않는다.

커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 픽셀 구동 전압(ELVDD)은 제1 전원 라인(1041)을 통해 픽셀 회로에 공급된다. 제1 노드(n1)는 픽셀 구동 전압(ELVDD)이 인가되는 제1 전원 라인(1041), 제3 스위치 TFT(T13)의 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된다. 제2 노드(n2)는 커패시터(Cst)의 제2 전극, 구동 소자(DT)의 게이트, 제5 스위치 TFT(T15)의 제1 전극, 및 제1 스위치 TFT(T11)의 제1 전극에 연결된다.

제1 스위치 TFT(T11)는 제N(N은 양의 정수) 스캔 신호(SCAN(N))에 응답하여 구동 TFT(DT)의 게이트와 제2 전극을 연결한다. 제1 스위치 TFT(T11)는 제1 게이트 라인(1031)에 연결된 게이트, 구동 TFT(DT)의 게이트에 연결된 제1 전극, 및 구동 TFT(DT)의 제2 전극에 연결된 제2 전극을 포함한다. 제N 스캔 신호(SCAN(N))는 제1 게이트 라인(1031)을 통해 픽셀 회로에 인가된다.

제2 스위치 TFT(T12)는 제N 스캔 신호(SCAN(N))에 응답하여 데이터 전압(Vdata)을 구동 TFT(DT)의 제1 전극에 인가한다. 제2 스위치 TFT(T12)는 제1 게이트 라인(1031)에 연결된 게이트, 구동 TFT(DT)의 제1 전극에 연결된 제1 전극, 및 데이터 라인(102)에 연결된 제2 전극을 포함한다.

제3 스위치 TFT(T13)는 EM 신호(EM1) 의 게이트 온 전압에 응답하여 픽셀 구동 전압(ELVDD)을 구동 TFT(DT)의 제1 전극에 인가한다. 제3 스위치 TFT(T13)는 제3 게이트 라인(1033)에 연결된 게이트, 제1 노드(n1)를 통해 제1 전원 라인(1041)에 연결된 제1 전극, 및 구동 TFT(DT)의 제1 전극과 제2 스위치 소자(T12)의 제1 전극에 연결된 제2 전극을 포함한다. EM 신호(EM1)는 제3 게이트 라인(1033)을 통해 픽셀 회로에 인가된다.

제4 스위치 TFT(T14)는 EM 신호(EM1)의 게이트 온 전압에 응답하여 구동 TFT(DT)의 제2 전극을 발광 소자(EL)의 애노드에 연결하여 구동 TFT(DT)와 발광 소자(EL) 사이의 전류 패스를 연결한다. 제4 스위치 TFT(T14)의 게이트는 제3 게이트 라인(1033)에 연결된다. 제4 스위치 TFT(T14)의 제1 전극은 구동 TFT(DT)의 제2 전극과 제1 스위치 TFT(T11)의 제2 전극에 연결되고, 제4 스위치 TFT(T14)의 제2 전극은 발광 소자(EL)의 애노드에 연결된다.

제5 스위치 TFT(T15)는 제N-1 스캔 신호(SCAN(N-1))에 응답하여 제2 노드(n2)를 제2 전원 라인(1042)에 연결한다. 기준 전압(Vini)은 제2 전원 라인(1042)을 통해 픽셀 회로에 인가된다. 제5 스위치 TFT(T15)는 제2 게이트 라인(1032)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제2 전원 라인(1042)에 연결된 제2 전극을 포함한다.

제6 스위치 TFT(T16)는 제N 스캔 신호(SCAN(N))에 응답하여 제2 전원 라인(1042)을 발광 소자(EL)의 애노드에 연결한다. 제6 스위치 TFT(T16)는 제1 게이트 라인(1031)에 연결된 게이트, 제2 전원 라인(1042)에 연결된 제1 전극, 및 발광 소자(EL)의 애노드에 연결된 제2 전극을 포함한다.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절한다. 구동 TFT(DT)는 제2 노드(n2)에 연결된 게이트, 제2 스위치 TFT(T12)의 제1 전극과 제3 스위치 TFT(T13)의 제2 전극에 연결된 제1 전극, 및 제1 스위치 TFT(T11)의 제2 전극과 제4 TFT(T14)의 제1 전극에 연결된 제2 전극을 포함한다.

ELVDD, ELVSS, Vini는 ELVDD = 7V~8V, ELVSS=0V, Vini=1V의 직류 전압일 수 있으나, 이에 한정되지 않는다. Vdata는 데이터 구동부(110)로부터 출력되는 0V~5V 사이의 전압일 수 있으나, 이에 한정되지 않는다.

도 4는 본 발명의 실시예에 따른 표시패널 모듈에서 표시패널로부터 분리된 커버 부재들을 평면도이다. 도 5는 본 발명의 실시예에 따른 표시패널 모듈에서 표시패널의 4 변에 커버들이 조립된 예를 보여 주는 평면도이다. 도 6은 도 5에서 선 “Ⅰ-Ⅰ'”을 따라 절취한 표시패널 모듈의 단면도이다.

도 4 내지 도 6을 참조하면, 본 발명의 표시패널 모듈(1000)은 표시패널(100)과, 표시패널(100)의 베젤들 중 적어도 두 개 이상의 베젤들을 덮는 표시패널의 베젤 커버를 포함한다.

표시패널(100)은 화면을 구성하는 픽셀 어레이, 픽셀 어레이 밖의 베젤들을 포함한다. 베젤들은 단축 방향(y)의 제1 베젤(또는 좌측 변), 장축 방향(x)의 제2 베젤(또는 하측 변), 단축 방향(y)의 제3 베젤(우측 변), 그리고 장축 방향(x)의 제4 베젤(또는 상측 변)을 포함한다.

베젤 커버는 표시패널의 베젤들 중 적어도 두 개의 베젤들을 덮고 그 베젤들에 전기적으로 연결되어 영상 신호를 표시패널 상의 드라이브 IC(200)에 공급하고 픽셀들의 구동에 필요한 픽셀 구동 전원, 및 게이트 구동부(120)의 구동에 필요한 전원과 게이트 타이밍 신호를 공급한다. 베젤 커버는 상기 표시패널에서 서로 다른 베젤들을 개별적으로 덮는 두 개 이상의 커버 부재들을 포함할 수 있다.

베젤 커버에 의해 덮여지는 표시패널(100)의 베젤들 상에 내부 패드들이 배치된다. 내부 패드들은 픽셀 어레이의 배선들, 데이터 구동부가 실장된 드라이브 IC, 게이트 구동부의 입력 단자들 중 적어도 하나에 연결된다. 픽셀 어레이의 배선들은 데이터 라인들, 게이트 라인들, 및 전원 라인들을 포함한다. 베젤 커버는 표시패널(100)의 배젤에 배치된 내부 패드들과 접촉되는 외부 패드들을 포함하여 표시패널(100)의 베젤들에 전기적으로 연결된다.

이하의 실시예에서 베젤 커버는 제1 베젤을 덮는 제1 커버 부재, 제2 베젤을 덮는 제2 커버 부재, 상기 제3 베젤을 덮는 제3 커버 부재, 및 제4 베젤을 덮는 제4 커버 부재를 포함하지만 이에 한정되지 않는다.

표시패널(100)은 플라스틱 기판 상에 픽셀 어레이와 터치 스크린이 형성될 수 있다. 표시패널(100)의 4 변 중 한 변 이상에 드라이브 IC(200)가 실장될 수 있다. 도 4의 예에서, 드라이브 IC(200)는 표시패널(100)의 제1 베젤에 배치된 예를 도시하였으나 이에 한정되지 않는다. 기존의 COF(Chip On Film)의 베이스 필름 상에서 드라이브 IC를 실장하는 공정과 같은 방법으로 플라스틱 기판 상에 드라이브 IC(200)가 실장될 수 있다. 도 4의 예에서, 드라이브 IC(200)는 데이터 구동부(110)를 포함한다.

표시패널(100)의 4 변 중 적어도 2 변 이상의 가장자리에 내부 패드들이 분산 배치된다. 표시패널(100) 상에 형성된 내부 패드들은 커버 부재들에 형성된 외부 패드들과 접촉된다. 내부 패드들은 외부 패드들과 전기적으로 연결되어 커버 부재들(300, 310, 320, 330) 중 적어도 하나를 통해 외부로부터 입력되는 영상 신호, 픽셀 구동 전원, 게이트 구동부(120)의 구동에 필요한 신호를 공급 받는다. 내부 패드들은 도 2 및 도 3에 도시된 픽셀 회로에 연결된 배선들에 연결된다. 내부 패드들 중 일부는 게이트 구동부(120)의 입력 배선들에 연결되어 스타트 신호(VST), 시프트 클럭(GCLK) 등을 게이트 구동부(120)에 공급할 수 있다.

커버 부재들(300, 310, 320, 330) 중 적어도 하나는 외부의 호스트 시스템, 타이밍 콘트롤러(130), 전원 회로에 연결된 외부 패드들을 포함할 수 있다. 커버 부재들(300, 310, 320, 330) 중 적어도 하나는 전원 회로, 인터페이스 회로 등의 회로를 포함할 수 있다.

제1 커버 부재(310)는 표시패널(100)의 제1 베젤에서 상면을 덮는 구조로 제작된다. 제1 커버 부재(310)는 도 6에 도시된 바와 같이 표시패널(100)의 제1 베젤에서 상면과 함께 측면 및 저면을 감싸는 구조로 제작될 수도 있다. 제1 커버 부재(310)는 데이터 전송부(312), 데이터 수신부(314), 및 제1 전원 공급부(316)를 포함할 수 있다. 데이터 수신부(314)는 외부의 호스트 시스템 또는 타이밍 콘트롤러(130)로부터 수신 받은 입력 영상 신호를 데이터 전송부(312)에 공급한다. 입력 영상 신호는 픽셀 데이터와 타이밍 신호를 포함한다. 데이터 전송부(312)는 드라이브 IC(200)로 전송되는 통신 프로토콜을 따라 영상 신호를 드라이브 IC(200)로 전송한다. 제1 전원 공급부(316)는 전원 회로로부터 감마 기준 전압, 아날로그 및 디지털 전원 등의 전원을 공급 받아 드라이브 IC(200)로 전달하기 위한 패드들을 포함한다. 제1 전원 공급부(316)는 전원 회로를 포함하거나 외부 전원 회로에 연결될 수 있다. 제1 커버 부재(310)의 회로들을 표시패널(100)에 연결하기 위하여 제1 커버 부재(310)는 외부 패드들을 포함한다.

표시패널(100)의 제1 베젤 상면에 제1 및 제2 내부 패드부(12, 14)가 배치된다. 제1 및 제2 내부 패드부(12, 14)는 드라이브 IC(200)를 사이에 두고 표시패널의 제1 베젤에서 이격될 수 있다. 제1 내부 패드부(12)는 외부 패드들을 통해 제1 전원 공급부(316)의 패드들과 전기적으로 연결되어 제1 전원 공급부(316)로부터의 전원을 드라이브 IC(200)로 전달하는 패드들을 포함한다. 제1 내부 패드부(12)의 패드들은 드라이브 IC의 전원 입력 핀들에 연결된다. 제2 내부 패드부(14)는 외부 패드들을 통해 데이터 전송부(312)의 패드들과 전기적으로 연결되어 입력 영상 신호와 타이밍 신호를 드라이브 IC(200)에 공급하는 패드들을 포함한다. 제2 내부 패드부(12)의 패드들은 드라이브 IC(200)의 입력 핀들에 연결된다. 제1 커버 부재(310)가 표시패널(100)의 제1 베젤에 접속될 때 내부 패드부들(12, 14)의 패드들은 제1 커버 부재(310)의 외부 패드들에 전기적으로 연결된다.

드라이브 IC(200) 양측의 내부 패드부들(312, 314)은 드라이브 IC(200)를 기준으로 대칭으로 분산 배치되어 입력 영상 신호와 전원을 공급 받는다. 이러한 패드 배치는 임피던스 매칭과 전원의 좌우 편차를 줄이기에 적합하다.

제2 커버 부재(320)는 표시패널(100)의 제2 베젤에서 상면을 덮는 구조로 제작된다. 제2 커버 부재(320)는 표시패널(100)의 제1 베젤에서 상면과 함께 측면 및 저면을 감싸는 구조로 제작될 수도 있다. 제2 커버 부재(320)는 제2 전원 공급부(322)와 게이트 타이밍 신호 공급부(334)를 포함한다. 제2 전원 공급부(322)는 픽셀의 구동 전원 예를 들어, ELVDD, ELVSS, Vini, Vref 등의 전원을 표시패널(100)에 공급하는 외부 패드들을 포함한다. 게이트 타이밍 신호 공급부(334)는 게이트 구동부(120)의 구동에 필요한 게이트 타이밍 신호 예를 들어, 스타트 펄스(VST), 시프트 클럭(GCLK) 등을 표시패널(100)에 공급하는 외부 패드들을 포함한다. 제2 커버 부재(320)에 형성된 회로들을 표시패널에 연결하기 위하여 제1 커버 부재(320)는 도 6에 도시된 바와 같이 외부 패드들(311, 331)을 포함한다.

표시패널(100)의 제2 베젤 상면에 내부 패드부(16)가 배치된다. 내부 패드부(16)는 픽셀 구동 전원을 픽셀들에 공급하는 전원 라인들에 연결된 패드들과, 게이트 구동부(120)의 입력 배선들에 연결된 패드들을 포함한다. 제2 커버 부재(320)가 표시패널(100)의 제2 베젤에 접속될 때 내부 패드부(16)의 패드들은 제2 커버 부재(320)의 외부 패드들에 전기적으로 연결된다. 내부 패드부(16)의 패드들을 통해 픽셀 구동 전원이 픽셀들에 공급될 수 있고, 게이트 구동부(120)의 구동에 필요한 게이트 타이밍 신호가 게이트 구동부(120)에 전송될 수 있다.

내부 패드부(16)에서 중앙 부분에 배치된 패드들을 통해 픽셀 어레이와 게이트 구동부(120)에 전원이나 게이트 타이밍 신호가 픽셀 전원과 게이트 타이밍 신호가 표시패널(100)의 배선을 통해 양측으로 전달되면 장축 방향(y)에서 전압의 지연(Delay) 현상을 1/2 수순으로 감소시킬 수 있다. 내부 패드부(16)의 패드들은 표시패널(100) 상에서 장축 방향의 제2 베젤 전체를 넓게 활용하여 배치될 수 있다. 내부 패드부(16)의 패드들 각각의 크기와 피치가 넓게 형성될 수 있기 때문에 패드 접촉 저항이 작아 신호와 전원을 안정적으로 표시패널(100)에 공급할 수 있다. 또한, 픽셀 구동 전원 각각을 여러 개의 패드들을 통해 표시패널(100)에 병렬로 공급하여 픽셀 어레이 위치에 따른 전원 편차를 줄일 수 있다.

제3 커버 부재(330)는 표시패널(100)의 제3 베젤에서 상면을 덮는 구조로 제작된다. 제3 커버 부재(330)는 표시패널(100)의 제3 베젤에서 상면과 함께 측면 및 저면을 감싸는 구조로 제작될 수도 있다. 제3 커버 부재(330)는 제3 전원 공급부(332)를 포함한다. 제3 전원 공급부(332)는 픽셀의 구동 전원 예를 들어, ELVDD, ELVSS, Vini, Vref 등의 전원을 표시패널(100)에 공급한다. 제3 커버 부재(330)는 회로를 표시패널(100)에 연결하기 위한 외부 패드들을 포함한다.

표시패널(100)의 제3 베젤 상면에 내부 패드부(18)가 배치된다. 내부 패드부(18)는 제3 커버 부재(330)의 외부 패드들과 연결되어 픽셀 구동 전원을 픽셀들에 공급하는 전원 라인들에 연결된 패드들을 포함할 수 있다. 내부 패드부(16)의 패드들을 통해 픽셀 구동 전원이 픽셀들에 공급될 수 있다. 제3 커버 부재(330)가 표시패널(100)의 제3 베젤에 접속될 때 내부 패드부(18)의 패드들은 제3 커버 부재(330)의 외부 패드들에 전기적으로 연결된다.

내부 패드부(18)가 배치되는 패드들은 표시패널(100) 상에서 제2 베젤 전체를 넓게 활용하여 배치될 수 있다. 따라서, 픽셀 구동 전원 각각을 여러 개의 패드들을 통해 표시패널(100)에 병렬로 공급하여 픽셀 어레이 위치에 따른 전원 편차를 줄일 수 있다.

표시패널(100)의 네 베젤들 중에서 두 개 이상의 패드들을 통해 픽셀 구동 전원을 공급하여 픽셀 어레이 전체에서 균일한 픽셀 구동 전원을 공급할 수 있음은 물론, 도 17 및 도 18의 예와 같이 ELVDD와 ELVSS의 전류가 한 방향으로 흘러 픽셀 어레이 위치에 따른 ELVDD와 ELVSS 각각의 차이를 줄일 수 있다.

제4 커버 부재(300)는 표시패널(100)의 제4 베젤에서 상면을 덮는 구조로 제작된다. 제4 커버 부재(300)는 표시패널(100)의 제4 베젤에서 상면과 함께 측면 및 저면을 감싸는 구조로 제작될 수도 있다. 제4 커버 부재(300)는 커버 윈도우(302)에 연결될 수 있다. 제4 커버 부재(300)는 표시패널(100) 상에 커버 윈도우를 결합한다. 제4 커버 부재(300)는 회로 없이 커버 윈도우(302) 만 포함하거나 회로를 더 포함할 수 있다.

표시패널(100)의 플라스틱 기판은 고온에서 변형될 수 있다. 고온 환경에서 진행되는 　ACF(Anisotropic Conductive Film)를 이용한 접합 공정에서 표시패널(100)은 고온에 노출될 수 있다. 도 7 및 도 8의 예는 고온 환경이 필요 없는 케이블과 커넥터 접속 방법과 같은 방법으로 커버 베젤들을 표시패널(100)에 접속하는 방법들을 보여 준다.

커버 부재들(300, 310, 320, 330)은 도 6에 도시된 바와 같이 표시패널(100)의 가장 자리가 삽입될 수 있도록 슬롯(slot)을 갖는 커넥터 형태로 제작될 수 있다. 도 7에 도시된 바와 같이 커넥터 구조의 제1 내지 제3 커버 부재들(310, 320, 330)의 슬롯에 표시패널(100)의 가장자리를 삽입하면 이 커버 부재들(310, 320, 330)을 표시패널(100)에 간단히 접속시킬 수 있다. 커버 부재들(310, 320, 330)이 표시패널(100)에 접속될 때 커버 부재들(310, 320, 330)의 외부 패드들과 표시패널(100)의 내부 패드들이 접촉하여 커버 부재들과 표시패널(100)이 전기적으로 연결된다. 도 8과 같이 제4 커버 부재(300)가 표시패널(100)에 조립되면 커버 윈도우(302)가 표시패널(100)을 덮는다. 제4 커버 부재(300)의 조립과 동시에 커버 윈도우(302)가 표시패널(100)에 조립되기 때문에 표시패널 모듈의 커버 조립 공정이 단순하게 된다.

도 9를 참조하면, 커버 부재들(400, 410, 420, 430)은 상면이 개폐 가능한 구조로 제작될 수 있다. 이러한 커버 부재들(400, 410, 420, 430)의 상면을 열어 표시패널의 조립 공간을 확보한다. 이어서, 표시패널(100)의 패드들과 커버 부재들(400, 410, 420, 430)의 패드들이 서로 대향되도록 커버 부재들(400, 410, 420, 430) 사이의 조립 공간에 표시패널(100) 사이에 안착된다. 이어서, 커버 부재들(400, 410, 420, 430)의 상면이 표시패널(100)의 네 베젤들을 덮으면 커버 부재들(400, 410, 420, 430)이 표시패널(100)에 간단히 체결될 수 있다. 커버 부재들(400, 410, 420, 430)이 표시패널(100)에 접속될 때 커버 부재들(400, 410, 420, 430)의 외부 패드들과 표시패널(100)의 내부 패드들이 접촉하여 커버 부재들과 표시패널(100)이 전기적으로 연결될 수 있다.

표시패널 모듈의 화면은 다양한 형태로 제작될 수 있다. 예를 들어, 화면은 장축 방향이 가로 방향과 나란한 랜드스케이프(Landscape), 장축 방향이 세로 방향과 나란한 포트레이트(Portrait), 그리고 자동차 계기판이나 시계와 같은 이형 화면으로 제작될 수 있다.

도 10은 본 발명의 다른 실시예에 따른 표시패널 모듈을 보여 주는 평면도이다. 도 10의 예는 포트레이트(Portrait) 화면을 가지는 모바일 단말기를 예시한 것이다.

도 10을 참조하면, 본 발명의 표시패널 모듈(1000)은 표시패널(100)과, 표시패널(100)의 4 변 중 적어도 2 변 이상의 가장자리에 체결되는 커버 부재들(300, 310, 320, 330)을 포함한다.

표시패널(100)에서 픽셀 어레이 밖의 네 베젤들은 단축 방향(x)의 제1 베젤(또는 좌측 변), 장축 방향(y)의 제2 베젤(또는 하측 변), 단축 방향(x)의 제3 베젤(우측 변), 그리고 장축 방향(y)의 제4 베젤(또는 상측 변)을 포함한다.

표시패널(100)은 플라스틱 기판 상에 픽셀 어레이와 터치 스크린이 형성될 수 있다. 이 실시예에서 표시패널(100)의 제1 베젤, 제2 베젤, 및 제4 베젤에 내부 패드들이 분산 배치될 수 있다.

표시패널(100)의 제1 베젤은 드라이브 IC, 호스트 시스템 또는 타이밍 콘트롤러(130)로부터 영상 신호와 전원을 입력 받는 내부 패드들과 이 내부 패드들에 연결된 배선들을 포함한다. 드라이브 IC를 사이에 두고 대칭적으로 배치된 패드들을 이용하여 임피던스 매칭을 하기가 용이하고 전원들의 좌우 편차를 줄일 수 있다.

제1 커버 부재(310)는 표시패널(100)의 제1 베젤에서 상면을 덮는 구조로 제작된다. 제1 커버 부재(310)는 표시패널(100)의 제1 베젤에서 상면과 함께 측면 및 저면을 감싸는 구조로 제작될 수도 있다. 제1 커버 부재(310)는 데이터 전송부, 데이터 수신부, 및 전원 공급부 등의 회로를 포함할 수 있다. 또한, 제1 커버 부재(310)는 표시패널(100)의 제1 베젤에 형성된 내부 패드들과 연결되는 외부 패드들을 포함할 수 있다.

표시패널(100)에서 장축 방향의 제2 및 제4 베젤은 픽셀 어레이를 사이에 두고 나란하다. 표시패널(100)에서 장축 방향의 제2 및 제4 베젤은 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호를 전송하는 배선들 및 내부 패드들과, ELVDD, ELVSS 등의 픽셀 구동 전원을 공급하기 위한 배선들 및 내부 패드들을 포함한다. 제2 및 제4 베젤이 길기 때문에 이 배젤들에 분산되는 내부 패드들의 크기가 커질 수 있고 내부 패드들 간의 피치가 넓게 형성된다.

제2 커버 부재(320)는 표시패널(100)의 제2 베젤에서 상면을 덮는 구조로 제작된다. 제2 커버 부재(320)는 표시패널(100)의 제2 베젤에서 상면과 함께 측면 및 저면을 감싸는 구조로 제작될 수도 있다. 제4 커버 부재(300)는 표시패널(100)의 제3 베젤에서 상면을 덮는 구조로 제작된다. 제4 커버 부재(300)는 표시패널(100)의 제4 베젤에서 상면과 함께 측면 및 저면을 감싸는 구조로 제작될 수도 있다. 제2 및 제4 커버 부재들(320, 300) 각각은 픽셀 구동 전원을 픽셀 어레이에 공급하기 위한 전원 공급부 등의 회로와, 이 회로에 연결된 외부 패드들을 포함할 수 있다.

표시패널(100)의 제3 베젤에 체결되는 제3 커버 부재(330)는 내부 패드들 없이 커버 윈도우와 일체화될 수 있다. 필요에 따라 표시패널(100)의 제3 베젤과 제3 커버 부재(330)에 회로와 패드들이 형성될 수 있다.

커버 부재들(300, 310, 320, 330)은 전술한 실시예에서 설명된 접속 방법으로 표시패널(100)의 베젤들에 접속될 수 있다.

표시패널(100)은 도 11 내지 도 13과 같은 방법으로 외부 시스템과 연결될 수 있다. 도 12 및 도 13의 예에서, 제4 베젤 부재(300)는 전원 공급부(304)와 게이트 타이밍 신호 공급부(306)을 포함한다.

도 11의 상측 도면과 같이, 드라이브 IC(200)와 함께 타이밍 콘트롤러(130)가 표시패널(100) 상에 실장될 수 있다. 이 경우, 표시패널 모듈(1000)의 타이밍 콘트롤러(130)가 배선을 통해 호스트 시스템(500)과 연결된다.

도 11의 하측 도면과 같이, 표시패널 모듈(1000)의 드라이브 IC(200)가 배선을 통해 외부의 타이밍 콘트롤러(130)에 연결될 수 있다. 타이밍 콘트롤러(130)는 도 12에 도시된 바와 같이 별도의 콘트롤 보드(Control board) 상에 실장되고, 호스트 시스템(500)의 그래픽 처리 회로가 콘트롤 보드에 연결된다.

타이밍 콘트롤러(130)는 도 13에 도시된 바와 같이 호스트 시스템(530)의 그래픽 처리 회로와 함께 하나의 IC 패키지에 집적되거나 하나의 회로 보드 상에 실장될 수 있다. 이 경우, 호스트 시스템(530)이 커버 부재(310)를 통해 표시패널(100) 상의 드라이브 IC(200)에 연결된다.

타이밍 콘트롤러(130)로부터의 게이트 타이밍 신호는 레벨 시프터를 통해 게이트 구동부(120)에 공급된다. 레벨 시프터는 표시패널(100)의 제1 베젤에 배치될 수 있다.

본 발명은 표시패널의 베젤들을 넓게 활용하여 내부 패드들을 분산 배치함으로써 패드들 간 접촉 저항이 작고 패드들 간의 피치를 충분히 넓게 하여 이웃한 패드들 간의 단락(short circuit)을 방지할 수 있다.

이에 비하여, 도 14에 도시된 바와 같이 PCB 상에 드라이브 IC(200)와 전원 회로(210)를 실장하고, FPCB로 PCB를 표시패널(100)에 연결한 경우에, PCB 상에서 생성된 전원(V)이 PCB와 FPCB 간의 저항(R1)과, FPCB와 표시패널(100) 간의 저항(R2)을 거쳐 표시패널(100)에 공급된다. FPCB의 크기 제약으로 인하여 패드 크기가 작아 패드들 간의 접촉 저항이 커 전압 강하가 발생하고 패드들 간의 좁은 피치로 인하여 패드들 간에 단락이 발생될 수 있다. 또한, 도 15에 도시된 바와 같이 PCB 상의 전원 회로(210)를 통해 표시패널에 ELVDD와 ELVSS를 공급하면 도 15 및 도 16에 도시된 바와 같이 ELVDD로부터의 전류와 ELVSS로 흐르는 전류의 방향이 반대가 되고 전압 강하로 인하여 PCB와 가까운 EVDD 표시패널의 상측 픽셀 위치(L1)와 하측 픽셀 위치(Ln)에서 ELVDD와 ELVSS의 전압차(ΔV)의 편차가 커진다. 이는 픽셀 어레이 상의 위치에 따라 OLED에 흐르는 전류량의 차이를 초래하여 표시패널의 상측과 하측에서 휘도차가 보일 수 있다.

본 발명의 표시패널 모듈(1000)은 도 17에 도시된 바와 같이 픽셀 어레이를 사이에 두고 대향하는 두 개의 베젤 중 어느 하나에서 ELVDD가 픽셀 어레이에 공급되고, 다른 하나에서 ELVSS가 공급된다. 이 경우에 ELVDD로부터 픽셀 어레이로 흐르는 전류(ELVDD 전류)와, 픽셀 어레이로부터 ELVSS로 흐르는 전류(ELVSS)의 방향이 같다. 그 결과, 픽셀 어레이 내에서 ELVDD와 ELVSS의 전압 강하가 발생하더라도 도 18에 도시된 바와 같이 픽셀 어레이의 어느 위치에서도 ELVDD와 ELVSS 간의 전압차(ΔV) 편차가 적게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

12, 14, 16, 18 : 내부 패드부 102 : 데이터 라인
1031~1033, 103 : 게이트 라인 1041, 1042 : 전원 라인
100 : 표시패널 101, 101A, 101B : 서브 픽셀(픽셀 회로)
110 : 데이터 구동부 112 : 디멀티플렉서
120 : 게이트 구동부 130 : 타이밍 콘트롤러
300, 310, 320, 330 : 커버 부재 311, 331 : 외부 패드
500, 530 : 호스트 시스템

Claims

데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 배치되는 픽셀 어레이, 상기 픽셀 어레이 상측 밖의 제1 베젤, 상기 픽셀 어레이 좌측 밖의 제2 베젤, 상기 픽셀 어레이의 하측 밖의 제3 베젤, 상기 픽셀 어레이 우측 밖의 제4 베젤, 상기 데이터 라인들을 구동하는 데이터 구동부, 및 상기 게이트 라인들을 구동하는 게이트 구동부를 포함한 표시패널; 및
상기 표시패널의 상기 제1 내지 제4 베젤들 중 적어도 두 개의 베젤들을 덮는 베젤 커버를 포함하고,
상기 베젤 커버에 의해 덮여지는 상기 표시패널의 베젤들 상에 내부 패드들이 배치되고,
상기 베젤 커버는 상기 내부 패드들과 접촉되는 외부 패드들을 포함하여 상기 표시패널의 베젤들에 전기적으로 연결되며,
상기 베젤 커버는 복수 개의 커버 부재를 포함하며,
상기 복수 개의 커버 부재들은 상기 표시패널의 상기 제1 내지 제4 베젤의 상면, 측면 및 저면을 감싸는 구조를 갖는 표시패널 모듈.
제 1 항에 있어서,
상기 베젤 커버는 상기 표시패널에서 서로 다른 베젤들을 개별적으로 덮는 두 개 이상의 커버 부재들을 포함하고,
상기 베젤들 중 어느 하나에 데이터 구동부가 집적된 드라이브 IC가 배치되고,
상기 드라이브 IC가 배치된 베젤을 덮는 커버 부재에 외부로부터의 영상 신호를 수신하는 데이터 수신부, 상기 영상 신호를 상기 드라이브 IC로 전송하는 데이터 전송부, 및 상기 드라이브 IC에 감마 기준 전압을 공급하는 전원 공급부를 포함하는 표시패널 모듈.
제 1 항에 있어서,
상기 베젤 커버는,
상기 제1 베젤을 덮는 제1 커버 부재;
상기 제2 베젤을 덮는 제2 커버 부재;
상기 제3 베젤을 덮는 제3 커버 부재; 및
상기 제4 베젤을 덮는 제4 커버 부재를 포함하는 표시패널 모듈.
제 3 항에 있어서,
상기 커버 부재들 중 적어도 하나의 베젤은,
상기 게이트 구동부를 제어하는 게이트 타이밍 제어신호를 공급하는 외부 패드들; 및
상기 픽셀 어레이에 픽셀 구동 전원을 공급하는 외부 패드들을 포함하고,
상기 표시패널의 베젤들은 상기 외부 패드들과 접촉되는 내부 패드들을 포함하는 표시패널 모듈.
제 3 항에 있어서,
상기 커버 부재들은 상기 표시패널의 가장자리가 삽입될 수 있도록 슬롯(slot)을 갖는 커넥터 형태로 구성된 표시패널 모듈.
제 3 항에 있어서,
상기 베젤 커버들 중 어느 하나에 연결되어 상기 표시패널을 덮는 커버 윈도우를 더 포함하는 표시패널 모듈.
제 3 항에 있어서,
픽셀 구동 전원은,
상기 픽셀 어레이의 모든 픽셀들에 공통으로 공급되는 고전위 픽셀 구동 전압(ELVDD) 및 저전위 전원 전압(ELVSS)을 포함하고,
상기 베젤들 중 상기 픽셀 어레이를 사이에 두고 이격되고 나란한 두 개의 베젤들 중 어느 하나에 상기 고전위 픽셀 구동 전압을 상기 픽셀 어레이에 공급되는 내부 패드들이 배치되고, 상기 두 개의 베젤들 중 다른 하나에 상기 저전위 전원 전압을 상기 픽셀 어레이에 공급되는 내부 패드들이 배치되는 표시패널 모듈.
제 7 항에 있어서,
상기 픽셀 어레이 상에서 상기 고전위 픽셀 구동 전압으로 흐르는 전류와,
상기 픽셀 어레이 상에서 상기 저전위 전원 전압으로 흐르는 전류의 방향이 같은 표시패널 모듈.
데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 배치되는 픽셀 어레이, 상기 픽셀 어레이 상측 밖의 제1 베젤, 상기 픽셀 어레이 좌측 밖의 제2 베젤, 상기 픽셀 어레이의 하측 밖의 제3 베젤, 상기 픽셀 어레이 우측 밖의 제4 베젤, 상기 데이터 라인들을 구동하는 데이터 구동부, 및 상기 게이트 라인들을 구동하는 게이트 구동부를 포함한 표시패널;
호스트 시스템으로부터의 영상 신호를 상기 데이터 구동부에 공급하고 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러; 및
상기 타이밍 콘트롤러로부터 영상 신호를 수신하고 상기 표시패널의 상기 제1 내지 제4 베젤들 중 적어도 두 개의 베젤들을 덮는 베젤 커버를 포함하고,
상기 베젤 커버에 의해 덮여지는 상기 표시패널의 베젤들 상에 내부 패드들이 배치되고,
상기 베젤 커버는 상기 내부 패드들과 접촉되는 외부 패드들을 포함하여 상기 표시패널의 베젤들에 전기적으로 연결되며,
상기 베젤 커버는 복수 개의 커버 부재를 포함하며,
상기 복수 개의 커버 부재들은 상기 표시패널의 상기 제1 내지 제4 베젤의 상면, 측면 및 저면을 감싸는 구조를 갖는 표시장치.