KR102665082B1 - 픽셀 회로와 이를 이용한 표시장치 - Google Patents

Abstract

픽셀 회로와 이를 이용한 표시장치가 개시된다. 이 픽셀 회로는 발광소자, 상기 발광 소자에 전류를 공급하는 구동 소자, 및 상기 구동 소자의 게이트에 연결된 커패시터를 포함한다. 상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화된다.

Description

픽셀 회로와 이를 이용한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE USING THE SAME}

본 발명은 픽셀 회로와 이를 이용한 표시장치에 관한 것이다.

평판 표시장치는 액정 표시장치(Liquid Crystal Display : LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 등이 있다.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어진다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

유기 발광 표시장치의 OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있다. OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 방출하게 된다.

표시장치의 휘도는 픽셀들의 개구율과 투과율에 따라 영향을 받는다. 픽셀들의 개구율과 투과율이 높으면, 픽셀들의 휘도가 적은 전압으로 충분히 높아질 수 있다.

표시장치의 픽셀들을 구동하기 위하여, 데이터 신호가 인가되는 데이터 라인, 게이트 신호가 인가되는 게이트 라인, 구동 전압 또는 공통 전압이 인가되는 전원 배선 등의 각종 배선들이 픽셀들에 연결된다. 이러한 배선들로 인하여, 픽셀들의 개구율과 투과율을 개선하기가 어렵다.

투명 디스플레이의 가장 중요한 성능 지표는 픽셀들의 투과율이다. 투과율 개선을 위한 기술이 발달되어 투명 디스플레이의 투과율이 개선되었으나 픽셀 구조로 인하여 투과율 향상에 한계가 있다.

본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다. 본 발명은 개구율과 투과율을 높일 수 있는 픽셀 회로와 이를 이용한 표시장치를 제공한다.

본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 적어도 일 실시예에 따른 픽셀 회로는 데이터 전압이 공급되는 데이터 라인; 게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 게이트 신호가 공급되는 게이트 라인; 및 상기 데이터 라인과 게이트 라인에 연결된 픽셀 회로를 포함한다.

상기 픽셀 회로는 발광소자; 상기 발광 소자에 전류를 공급하는 구동 소자; 및 상기 구동 소자의 게이트에 연결된 커패시터를 포함한다.

상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화된다.

본 발명의 적어도 일 실시예에 따른 표시장치는 상기 픽셀 회로를 포함한다.

본 발명의 표시장치는 실물 배경이 보이는 투과부와, 전기적인 신호에 의해 빛을 방출하는 발광부를 포함하는 다수의 픽셀들을 포함한 표시패널을 포함한다.

상기 발광부는 발광소자; 상기 발광 소자에 전류를 공급하는 구동 소자; 상기 구동 소자의 게이트에 연결된 커패시터; 및 게이트 온 전압에 따라 턴-온되는 하나 이상의 스위치 소자를 포함한다. 상기 커패시터가 상기 게이트 온 전압으로 초기화된다.

본 발명은 별도의 초기화 전압 또는 기준 전압 없이 픽셀들의 커패시터와 발광 소자를 게이트 오프 전압으로 초기화한다. 그 결과, 본 발명은 픽셀들의 구동에 필요한 전원 배선 수를 최소화하여 표시장치의 개구율과 투과율을 향상할 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 펜타일 픽셀 배치의 일 예를 보여 주는 도면이다.
도 3은 리얼 픽셀 배치의 일 예를 보여 주는 도면이다.
도 4는 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 5는 디멀티플렉서의 스위치 소자들을 상세히 보여 주는 회로도이다.
도 6은 도 5에 도시된 디멀티플렉서와 픽셀 회로의 동작을 보여 주는 파형도이다.
도 7은 본 발명의 제1 실시예에 따른 픽셀 회로가 디멀티플렉서에 연결된 예를 보여 주는 회로도이다.
도 8은 도 7에 도시된 픽셀 회로를 확대한 회로도이다.
도 9 내지 도 11은 본 발명의 제1 실시예에 따른 픽셀 회로의 주요 노드들이 게이트 라인과 제2 전원 라인에 연결되는 예를 보여 주는 회로도들이다.
도 12a는 초기화 기간 전의 발광 기간 동안 픽셀 회로의 동작을 보여 주는 회로도이다.
도 12b는 픽셀 회로의 구동 신호에서 초기화 기간 전의 발광 기간을 나타낸 파형도이다.
도 13a는 초기화 기간 동안 픽셀 회로의 동작을 보여 주는 회로도이다.
도 13b는 픽셀 회로의 구동 신호에서 초기화 기간을 나타낸 파형도이다.
도 14a는 데이터 기입 기간 동안 픽셀 회로의 동작을 보여 주는 회로도이다.
도 14b는 픽셀 회로의 구동 신호에서 데이터 기입 기간을 나타낸 파형도이다.
도 15a는 유지 기간 동안 픽셀 회로의 동작을 보여 주는 회로도이다.
도 15b는 픽셀 회로의 구동 신호에서 유지 기간을 나타낸 파형도이다.
도 16a는 유지 기간 후의 발광 기간 동안 픽셀 회로의 동작을 보여 주는 회로도이다.
도 16b는 픽셀 회로의 구동 신호에서 유지 기간 후의 발광 기간을 나타낸 파형도이다.
도 17은 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 18 내지 도 20은 본 발명의 제2 실시예에 따른 픽셀 회로의 주요 노드들이 게이트 라인과 제2 전원 라인에 연결되는 예를 보여 주는 회로도들이다.
도 21a는 초기화 기간 전의 발광 기간 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다.
도 21b는 도 17에 도시된 픽셀 회로의 구동 신호에서 초기화 기간 전의 발광 기간을 나타낸 파형도이다.
도 22a는 초기화 기간 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다.
도 22b는 도 17에 도시된 픽셀 회로의 구동 신호에서 초기화 기간을 나타낸 파형도이다.
도 23a는 데이터 기입 기간 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다.
도 23b는 도 17에 도시된 픽셀 회로의 구동 신호에서 데이터 기입 기간을 나타낸 파형도이다.
도 24a는 유지 기간 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다.
도 24b는 도 17에 도시된 픽셀 회로의 구동 신호에서 유지 기간을 나타낸 파형도이다.
도 25a는 유지 기간 후의 발광 기간 동안 픽셀 회로의 동작을 보여 주는 회로도이다.
도 25b는 픽셀 회로의 구동 신호에서 유지 기간 후의 발광 기간을 나타낸 파형도이다.
도 26은 본 발명의 제3 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 27은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 28은 도 26 및 도 27에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

픽셀들 각각은 컬러 구현을 위하여 컬러가 서로 다른 다수의 서브 픽셀들로 나뉘어지고, 서브 픽셀들 각각은 스위치 소자 또는 구동 소자로 이용되는 트랜지스터를 포함한다. 이러한 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있다.

표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동부와, 게이트 신호를 게이트 라인들에 공급하는 게이트 구동부 등을 포함한다.

본 발명의 표시장치에서 픽셀 회로와 게이트 구동부 각각은 다수의 트랜지스터들을 포함하여 표시패널의 기판 상에 직접 형성될 수 있다. 트랜지스터는 MOSFET(Metal-Oxide-Semiconductor FET) 구조의 TFT로 구현될 수 있으며, 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다.

트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.

게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.

트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH 또는 VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL 또는 VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL 또는 VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH 또는 VEH)일 수 있다. 이하의 실시예에서, 픽셀 회로의 트랜지스터들이 p 채널 트랜지스터로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다.

게이트 신호는 유기 발광 표시장치에서 스캔 신호와, 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 이하의 실시예에서, VGL과 VGH는 스캔 신호의 게이트 신호 전압을 나타낸다. VEL과 VEH는 스캔 신호의 게이트 신호 전압을 나타낸다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있다.

도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동회로, 및 픽셀들과 표시패널 구동회로의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.

표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 다수의 데이터 라인들(102, 1021~1026), 데이터 라인들(103, 1031, 1032)과 교차되는 다수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 픽셀 어레이는 다수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103, 1031, 10320을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102, 1021~1026)을 공유한다. 1 수평 기간(1H)은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.

표시패널(100)은 소정의 투과율을 갖는 투명 표시패널일 수 있다. 투명 표시패널은 플렉시블 표시패널로 제작될 수 있다. 플렉시블 표시패널은 플라스틱 기판을 이용하는 투명 OLED 패널로 구현될 수 있다. 플라스틱 OLED 패널은 백 플레이트(Back plate) 상에 접착된 유기 박막 필름 상에 픽셀 어레이가 형성된다.

플라스틱 OLED의 백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 백 플레이트 상에 유기 박막 필름이 형성된다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 배선들이 형성될 수 있다.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀(이하 "R 서브 픽셀"이라 함), 녹색 서브 픽셀(이하 "G 서브 픽셀"이라 함), 청색 서브 픽셀(이하 "B 서브 픽셀"이라 함)로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.

투명 디스플레이에서, 서브 픽셀들(101) 각각은 도 2 및 도 3에 도시된 바와 같이 투과부(101T), 발광부(101E), 비투과 및 비발광부(101N)를 포함할 수 있다.

투과부(101T)는 발광 소자(EL)의 발광층, 컬러 필터(Color filter), 픽셀 회로, 등이 없는 부분이다. 투과부(101T)는 표시패널(100) 밖의 실제 사물을 포함한 실물 배경이 그대로 보이는 투명 부분이다.

투과부(101T)에 신호 배선이 배치될 수 있는데, 투과부(101T)의 투과율 저하를 줄이기 위하여 신호 배선이 투명한 신호 배선으로 형성될 수 있다. 신호 배선으로 인한 투과부(101T)의 투과율 저하를 방지하기 위하여, 투과부(101T)에 신호 배선이 배치되지 않을 수도 있다. 이 경우, 신호 배선이 투과부(101T)를 우회하는 패턴으로 형성될 수 있다. 신호 배선은 데이터 라인(1021~1024), 게이트 라인(1031, 1032), 및 전원 라인(61, 62) 등을 포함할 수 있다.

발광부(101E)는 발광 소자(EL)가 데이터 전압에 따라 발광하는 부분이다. 발광부(101E)는 발광 소자(EL)의 발광층이 존재하는 부분이다. 발광층은 OLED의 발광층(EML)일 수 있다. 발광부(101E)는 서브 픽셀들(101) 간의 세로 경계에 해당하는 가로 배선과 중첩(overlap)될 수 있다. 가로 배선은 게이트 라인(1031, 1032)을 포함할 수 있다. 발광부(101E)는 컬러 필터를 포함할 수 있다. 발광부(101E)는 빛이 투과되는 투과부를 포함할 수 있으나, 발광부(101E)의 투과율은 투과부(101T) 보다 낮다.

비투과 및 비발광부(101N)는 발광 소자(EL)의 발광층이 없고 블랙 매트릭스(Black matrix, BM)에 의해 가려진 부분이다. 비투과 및 비발광부(101A)는 서브 픽셀들(101) 간의 가로 경계에 해당하는 세로 배선과 중첩될 수 있다. 세로 배선은 데이터 라인(101)과 VDD 라인(61)을 포함할 수 있다.

픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 펜타일 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 도 2에 도시된 바와 같이 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 펜타일 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상한다.

리얼 컬러 픽셀의 경우, 하나의 픽셀이 도 3에 도시된 바와 같이 R, G 및 B 서브 픽셀로 구성될 수 있다.

서브 픽셀들(101) 각각의 픽셀 회로는 데이터 라인(102, 1021~1026)과 게이트 라인(103, 1031, 1032)에 연결된다.

픽셀 회로는 발광 소자, 구동 소자, 하나 이상의 스위치 소자, 및 커패시터를 포함할 수 있다. 구동 소자와 스위치 소자 각각은 트랜지스터로 구현될 수 있다. 픽셀 회로의 트랜지스터들은 도 7에 도시된 바와 같이 p 채널 TFT 기반으로 구현될 수 있으나 이에 한정되지 않는다.

픽셀 회로는 도 4와 같이, 제1 내지 제3 회로부들(10, 20, 30)과, 제1 내지 제3 연결부들(12, 23, 13)를 포함할 수 있다. 이 픽셀 회로에서 하나 이상의 구성 요소가 생략되거나 추가될 수 있다.

제1 회로부(10)는 픽셀 구동 전압(VDD)을 구동 소자(DT)에 공급한다. 구동 소자(DT)는 게이트(DRG), 소스(DRS), 및 드레인(DRD)을 포함한 트랜지스터이다. 제2 회로부(20)는 구동 소자(DT)의 게이트(DRG)에 연결된 커패시터(Cst)를 충전하고, 1 프레임 기간 동안 커패시터(Cst)의 전압을 유지한다. 제3 회로부(30)는 구동 소자(DT)를 통해 픽셀 구동 전압(VDD)으로부터 공급되는 전류를 발광 소자(EL)에 제공하여 전류를 빛으로 전환한다. 제1 연결부(12)는 제1 회로부(10)와 제2 회로부(20)를 연결한다. 제2 연결부(23)는 제2 회로부(20)와 제3 회로부(30)를 연결한다. 제3 연결부(13)는 제3 회로부(30)와 제1 회로부(10)를 연결한다.

구동 소자(DT)의 게이트(DRG)는 주기적으로 예를 들어, 1 프레임 기간 마다 1회씩 초기화(initial) 또는 리셋(reset)되어 잔류 전하로 남아 있는 이전 데이터 전압(Vdata)으로 인한 크로스토크(crosstalk)를 방지하여야 한다. 이를 위하여, 구동 소자(DT)의 게이트(DRG)를 주기적으로 초기화 또는 리셋하기 위한 별도의 전압과, 이 전압을 픽셀들에 공급하기 위한 배선이 픽셀들에 연결될 수 있다. 별도의 전압은 기준 전압, 초기화 전압, 또는 리셋 전압 등으로 알려져 있다.

본 발명은 별도의 기준 전압, 초기화 전압 또는 리셋 전압 없이 픽셀 회로를 게이트 신호의 전압으로 초기화함으로써 픽셀 회로의 개구율과 투과율을 향상할 수 있다. 다시 말하여, 본 발명의 픽셀들은 픽셀을 초기화하기 위한 별도의 전압과, 이 전압을 제공하는 배선에 연결되지 않고 초기화될 수 있다.

표시패널(100)은 도 4에 도시된 바와 같이 픽셀 구동 전압(VDD)을 서브 픽셀들(101)에 공급하기 위한 제1 전원 라인(61), 저전위 전원 전압(VSS)을 픽셀들에 공급하기 위한 제2 전원 라인(62) 등을 더 포함할 수 있다.

표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동회로의 구동에 필요한 직류(DC) 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터의 직류 입력 전압을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGL, VEL). 게이트 오프 전압(VGH, VEH), 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS) 등의 직류 전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGL, VEL)과 게이트 오프 전압(VGH, VEH)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(VDD)과 저전위 전원 전압(VSS)은 픽셀들에 공통으로 공급된다.

게이트 전압은 VGH = 15V, VEH = 13V, VGL = -6V, VEL = -6V로 설정될 수 있다. 픽셀 전원은 VDD = 13V, VSS = 0V로 설정될 수 있으나 이에 한정되지 않는다. 감마 기준 전압(VGMA)에 의해 결정되는 데이터 전압(Vdata)의 전압 범위는 Vdata = 0~5V일 수 있으나 이에 한정되지 않는다.

표시패널 구동회로는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터(디지털 데이터)를 기입한다.

표시패널 구동회로는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다. 표시패널 구동회로는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 구비한다.

데이터 구동부와 데이터 라인들 사이에 디멀티플렉서(Demultiplexer, DEMUX)가 배치될 수 있다. 디멀티플렉서는 데이터 구동부(110)의 한 채널을 다수의 데이터 라인들(1021~1026)에 순차적으로 연결하여 데이터 구동부(110)의 한 채널로부터 출력되는 데이터 전압을 데이터 라인들(1021~1026)에 시분할 분배함으로써 데이터 구동부(110)의 채널 개수를 줄일 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다. 이 경우, 데이터 구동부(110)의 출력 버퍼들(AMP)은 데이터 라인들(102, 1021~1026)에 직접 연결된다.

표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다.

표시패널 구동회로는 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수 만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 표시패널 구동회로와 표시패널(100)의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나, 사용자 명령 또는 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.

데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 감마 기준 전압(VGMA)은 분압 회로를 통해 계조별로 분압된다. 감마 기준 전압(VGMA)으로부터 분압된 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압(Vdata)은 데이터 구동부(110)의 채널들(도 2의 CH1, CH2) 각각에서 출력 버퍼(AMP)를 통해 출력된다.

데이터 구동부(110)에서 하나의 채널에 포함된 출력 버퍼(AMP)는 도 2에 도시된 바와 같이 디멀티플렉서 어레이(112)를 통해 이웃한 데이터 라인들(1021~ 1026)에 연결될 수 있다. 디멀티플렉서 어레이(112)는 도 2에 도시된 바와 같이 다수의 디멀티플렉서들(21, 22)을 포함한다.

디멀티플렉서(21, 22)는 입력 노드가 하나이고 출력 노드가 N(N은 둘 이상의 양의 정수)인 1:N 디멀티플렉서일 수 있다. 디멀티플렉서 어레이(112)의 디멀티플렉서들(21, 22)은 도 5에서 1:2 디멀티플렉서로 예시되었으나 이에 한정되지 않는다. 예를 들어, 디멀티플렉서(21, 22) 각각은 1:3 디멀티플렉서로 구현되어 데이터 구동부(110)에서 하나의 채널을 세 개의 데이터 라인들에 순차적으로 연결할 수 있다. 디멀티플렉서 어레이(112)는 표시패널(100)의 기판 상에 직접 형성되거나, 데이터 구동부(110)와 함께 하나의 드라이브 IC에 집적될 수 있다.

도 5에 도시된 바와 같이, 데이터 라인들(1021~1024) 각각에 커패시터(51~54)가 연결될 수 있다. 커패시터(51~54)는 디멀티플렉서(21, 22)를 통해 데이터 라인(1021~1024)에 인가되는 데이터 전압(Vdata)을 샘플링하여 충전한다. 커패시터(51~54)에 충전된 데이터 전압(Vdata)은 서브 픽셀들(101)의 픽셀 회로(1011~1014)에 공급된다. 커패시터(51~54)는 데이터 라인(1021~1024)의 기생 용량 또는 소정의 설계치로 형성된 별도의 커패시터로 구현될 수 있다.

게이트 구동부(120)는 픽셀 어레이의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다.

게이트 신호는 데이터 전압에 동기되어 데이터가 기입될 라인의 픽셀들을 선택하기 위한 스캔 신호와, 데이터 전압이 충전된 픽셀들의 발광 시간을 정의하는 EM 신호를 포함할 수 있다.

게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 스캔 신호(SCAN1, SCAN2)를 출력하고, 시프트 클럭 타이밍에 맞추어 스캔 신호(SCAN1, SCAN2)를 시프트한다. 제2 게이트 구동부(122)는 타이밍 콘트롤러(130)로부터의 스타트 펄스와 시프트 클럭에 응답하여 EM 신호(EM)를 출력하고, 시프트 클럭에 따라 EM 신호(EM)를 순차적으로 시프트한다. 베젤(bezel)이 없는 모델의 경우에, 제1 및 제2 게이트 구동부들(121, 122)을 구성하는 스위치 소자들이 픽셀 어레이 내에 분산 배치될 수 있다.

타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(도 6의 DE) 등을 포함한다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.

호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기의 시스템 중 어느 하나일 수 있다.

타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동회로의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.

타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 MUX 신호(MUX1, MUX2), 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다.

타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGL, VEL)과 게이트 오프 전압(VGH, VEH)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다. 게이트 타이밍 신호는 스타트 펄스와 시프트 클럭을 포함한다.

본 발명의 픽셀 회로는 구동 소자(DT)의 문턱 전압(Vth)을 센싱하고 그 문턱 전압(Vth) 만큼 데이터 전압(Vdata)을 보상하는 내부 보상 회로를 포함할 수 있다.

도 5는 디멀티플렉서(112)의 스위치 소자들을 보여 주는 회로도이다. 도 6은 도 5에 도시된 디멀티플렉서와 픽셀 회로의 동작을 보여 주는 파형도이다. 도 6에서 "x"는 데이터 구동부(110)로부터 이전 데이터 전압(Vdata)이 유지되거나 소정의 프리 충전 전압이 인가될 수 있다. 또한, 데이터 구동부(110)는 X 시간 동안 채널들(CH1, CH2)이 디멀티플렉서(112) 또는 데이터 라인들(102)과 분리되어 하이 임피던스(High impedance)를 유지할 수 있다.

도 5 및 도 6을 참조하면, 디멀티플렉서 어레이(112)는 스위치 소자들(M1, M2)을 이용하여 데이터 구동부(110)의 제1 채널(CH1)을 통해 출력되는 데이터 전압(Vdata)을 제1 및 제2 데이터 라인들(1021, 1022)에 시분할 분배하는 제1 디멀티플렉서(21)와, 스위치 소자들(M1, M2)을 이용하여 데이터 구동부(110)의 제2 채널(CH2)을 통해 출력되는 데이터 전압(Vdata)을 제3 및 제4 데이터 라인들(1023, 1024)에 시분할 분배하는 제2 디멀티플렉서(22)를 포함한다.

1 픽셀 라인의 픽셀들에 데이터가 기입되는 1 수평 기간(1H) 동안, 픽셀들은 도 6에 도시된 바와 같이 초기화 기간(Tini), 데이터 기입 기간(Twr), 및 유지 기간(Th)으로 나뉘어 구동될 수 있다.

픽셀들은 발광 기간(Tem) 동안 발광될 수 있다. 발광 기간(Tem)은 1 프레임 기간에서 1 수평 기간(1H)을 제외한 1 프레임 기간의 대부분 시간에 해당한다. 데이터 기입 기간(Twr)과 발광 기간(Tem) 사이에 유지 기간(Th)이 추가될 수 있다.

저 계조(low gray scale)의 휘도를 정밀하게 표현하기 위하여, EM 신호[EM(N)]는 발광 기간(Tem) 동안 소정의 듀티비(duty ration)로 게이트 온 전압(VEL)과 게이트 오프 전압(VEH) 사이에서 스윙(swing)할 수 있다.

디멀티플렉서(112)와 픽셀 회로(1011~1014)의 동작을 단계적으로 설명하기로 한다. 발광 기간(Tem) 동안 제N 픽셀 라인의 픽셀 회로(1011~1014)에 데이터 전압[D1(N), D2(N)]이 공급될 수 있다. 제1 MUX 신호(MUX1)는 제1 데이터 전압(D1(N))과 동기된다. 제2 MUX 신호(MUX2)는 제2 데이터 전압(D2(N))과 동기된다.

제1 스위치 소자(M1)가 제1 MUX 신호(MUX1)의 게이트 온 전압(VGL)에 응답하여 턴-온된다. 이 때, 제1 채널(CH1)의 출력 버퍼(AMP)가 제1 스위치 소자(M1)를 통해 제1 데이터 라인(1021)에 연결된다. 이와 동시에, 제2 채널(CH2)의 출력 버퍼(AMP)가 제1 스위치 소자(M1)를 통해 제3 데이터 라인(1023)에 연결된다. 따라서, 제1 데이터 전압(D1(N))이 제1 데이터 라인(1021)의 커패시터(51)에 충전되고, 제3 데이터 전압이 제3 데이터 라인(1023)의 커패시터(51)에 충전된다.

이어서, 제2 스위치 소자(M2)가 제2 MUX 신호(MUX2)의 게이트 온 전압(VGL)에 응답하여 턴-온된다. 이 때, 제1 채널(CH1)의 출력 버퍼(AMP)가 제2 스위치 소자(M2)를 통해 제2 데이터 라인(1022)에 연결된다. 이와 동시에, 제2 채널(CH2)의 출력 버퍼(AMP)가 제2 스위치 소자(M2)를 통해 제4 데이터 라인(1024)에 연결된다. 따라서, 제2 데이터 전압(D2(N))이 제2 데이터 라인(1022)의 커패시터(51)에 충전되고, 제4 데이터 전압이 제4 데이터 라인(1024)의 커패시터(51)에 충전된다.

초기화 기간(Tini) 동안, 제2 스캔 신호(SCAN2(N))가 게이트 온 전압(VGL)으로 반전된다. 이 때, 도 13a 및 도 13b에 도시된 바와 같이 픽셀 회로의 주요 노드들이 게이트 온 전압(VGL)으로 초기화될 수 있다.

데이터 기입 기간(Twr) 동안, 제1 스캔 신호(SCAN1(N))가 게이트 온 전압(VGL)으로 반전된다. 이 때, 도 14a 및 도 14b에 도시된 바와 같이 데이터 전압(Vdata)이 커패시터(Cst)의 일측 전극에 인가되고, 커패시터(Cst)의 타측 전압에 VDD-Vth가 인가된다. VDD-Vth는 구동 소자(DT)가 턴-온된 제2 스위치 소자(T2)에 의해 다이오드로 동작하여 구동 소자(VDD)의 문턱 전압(Vth)만큼 낮아진 픽셀 구동(VDD)이다. 데이터 기입 기간(Twr) 동안 구동 소자(VDD)의 게이트-소스간 전압(Vsg)이 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프되어 커패시터(Cst)에 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되고, 이 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst)에 충전된다.

유지 기간(Th) 동안, 제1 및 제2 스캔 신호(SCAN1(N), SCAN2(N))가 게이트 오프 전압(VGH)으로 반전된다.

EM 신호(EM(N))는 초기화 기간(Tini), 데이터 기입 기간(Twr), 및 유지 기간(Th) 동안 발광 소자(EL)가 발광되지 않도록 게이트 오프 전압(VEH)의 펄스로 발생된다. EM 신호(EM(N))는 발광 기간(Tem) 동안 게이트 온 전압(VEL)으로 유지되거나 소정의 듀티비(duty ratio)로 스윙(swing)하는 교류 전압으로 발생될 수 있다.

발광 기간(Tem) 동안, EM 신호(EM(N))의 게이트 온 전압(VEH)에 따라 턴-온되는 스위치 소자들을 통해 발광 소자(EL)에 전류가 흐른다. 이 때, 픽셀 회로들(1011~1014)의 발광 소자(EL)가 발광된다.

서브 픽셀들의 1 수평 기간은 적어도 초기화 기간(Tini), 데이터 기입 기간(Twr), 및 발광 기간(Tem)을 포함한다. 서브 픽셀들의 1 수평 기간에서, 유지 기간(Th)이 더 포함될 수 있다. 초기화 기간(Tini)에 커패시터(Cst)의 제1 및 제2 전극과, 발광 소자의 애노드가 초기화된다. 데이터 기입 기간(Twr)에 커패시터(Cst)의 제1 전극에 데이터 전압(Vdata)이 공급되고, 커패시터(Cst)의 제2 전극에 픽셀 구동 전압(VDD)에 구동 소자(DT)의 문턱 전압(Vth) 만큼 낮아진 전압이 인가된다. 발광 기간(Tem)에 커패시터(Cst)의 제1 전극이 게이트 신호의 게이트 온 전압(VGL, VEL), 또는 발광 소자(EL)의 캐소드에 인가되는 저전위 전(VSS)이 인가되고 발광 소자(EL)에 전류가 흐른다. 이러한 내부 보상 방법에 대하는 도 7 내지 도 28을 결부하여 상세히 설명하기로 한다.

도 7은 본 발명의 제1 실시예에 따른 픽셀 회로가 디멀티플렉서에 연결된 예를 보여 주는 회로도이다. 도 8은 도 7에 도시된 픽셀 회로를 확대한 회로도이다. 도 7에서 디멀티플렉서(112)는 생략될 수 있다. 이 경우, 데이터 구동부(110)의 채널들 각각에서 출력 버퍼(AMP)가 데이터 라인들(1021, 1022)에 1:1로 직접 연결된다.

도 7 및 도 8을 참조하면, 픽셀 회로는 발광 소자(EL)와, 다수의 트랜지스터들(T1~T5, DT), 커패시터(Cst) 등을 포함한다.

발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(EL)의 애노드는 제4 노드(n4)를 통해 제4 및 제5 스위치 소자들(T4, T5)에 연결된다. 발광 소자(EL)의 캐소드는 저전위 전원 전압(VSS)이 인가되는 제2 전원 라인(62)에 연결된다. 구동 소자(DT)는 게이트-소스간 전압(Vsg)에 따라 발광 소자(EL)에 전류를 공급하여 발광 소자(EL)를 구동한다. 발광 소자(EL)는 데이터 전압(Vdata)에 따라 구동 소자(DT)에 의해 조절되는 전류로 발광한다. 발광 소자(EL)의 전류패스는 제4 스위치 소자(T4)에 의해 스위칭된다.

커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 제1 노드(n1)는 제1 스위치 소자(T1)의 제2 전극, 제3 스위치 소자(T3)의 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된다. 제2 노드(n2)는 커패시터(Cst)의 제2 전극, 구동 소자(DT)의 게이트, 및 제2 스위치 소자(T2)의 제1 전극에 연결된다. 커패시터(Cst)에 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 충전된다. 따라서, 서브 픽셀들(101) 각각에서 데이터 전압(Vdata)은 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에서 서브 픽셀들(101)에서 구동 소자(DT)의 문턱 전압 편차가 보상될 수 있다.

제1 스위치 소자(T1)는 제1 스캔 신호(SCAN1)의 게이트 온 전압(VGL)에 응답하여 턴-온(turn-on)되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제1 스위치 소자(T1)는 제1 게이트 라인(31)에 연결된 게이트, 데이터 라인(1021, 1022)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다. 제1 스캔 신호(SCAN1)는 제1 게이트 라인(31)을 통해 서브 픽셀들(101)에 인가된다. 제1 스캔 신호(SCAN1)는 제1 스캔 신호(SCAN1)는 게이트 온 전압(VGL)의 펄스로 발생된다. 제1 스캔 신호(SCAN1)의 펄스는 데이터 기입 기간(Twr)을 정의한다. 제1 스캔 신호(SCAN1)의 펄스 폭(pulse width)은 도 6에 도시된 바와 같이 1 수평 기간(1H) 이하로 설정될 수 있다.

제2 스위치 소자(T2)는 제2 스캔 신호(SCAN2)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 구동 소자(DT)의 게이트와 제2 전극을 연결한다. 구동 소자(DT)는 데이터 기입 기간(Twr)에 턴-온된 제2 스위치 소자(T2)에 의해 다이오드(Diode)로 동작된다. 제2 스위치 소자(T2)는 제2 게이트 라인(32)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 제2 스캔 신호(SCAN2)의 펄스는 도 6과 같이 제1 스캔 신호(SCAN1) 보다 먼저 게이트 온 전압(VGL)으로 반전되고, 제1 스캔 신호(SCAN1)의 펄스와 동시에 게이트 오프 전압(VGH)으로 반전된다. 제2 스캔 신호(SCAN2)의 펄스 폭은 1 수평 기간(1H) 이하로 설정될 수 있다.

제3 스위치 소자(T3)는 EM 신호(EM)의 게이트 온 전압(VEL)에 응답하여 턴-온되어 초기화 기간(Tini)과 발광 기간(Tem) 동안 제1 노드(n1)를 제2 전원 라인(62)에 연결한다. 제3 스위치 소자(T3)로 인하여, 초기화 기간(Tini)과 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압이 저전위 전원 전압(VSS)으로 된다. 제3 스위치 소자(T3)는 제3 게이트 라인(33)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제2 전원 라인(62)에 연결된 제2 전극을 포함한다.

EM 신호(EM)의 펄스는 도 6에 도시된 바와 같이 데이터 기입 기간(Twr)과 유지 기간(Th) 동안 발광 소자(EL)의 발광을 억제하기 위하여 게이트 오프 전압(VEH)으로 발생될 수 있다. EM 신호(EM)는 제1 스캔 신호(SCAN1)가 게이트 온 전압으로 반전될 때 게이트 오프 전압으로 반전되고, 제1 및 제2 스캔 신호(SCAN1, SCAN2)가 게이트 오프 전압으로 반전된 후에 게이트 온 전압으로 반전될 수 있다.

제4 스위치 소자(T4)는 EM 신호(EM)의 게이트 온 전압(VEL)에 응답하여 턴-온되어 초기화 기간(Tini)과 발광 기간(Tem) 동안 제3 노드(n3)를 제4 노드(n4)에 연결한다. 제4 스위치 소자(T4)의 게이트는 제3 게이트 라인(33)에 연결된다. 제4 스위치 소자(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 소자(T4)의 제2 전극은 제4 노드(n4)에 연결된다.

제5 스위치 소자(T5)는 제2 게이트 라인(32)과 제4 노드(n4) 사이에 연결된 다이오드로 동작한다. 제5 스위치 소자(T5)는 제2 스캔 신호(SCAN2)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 초기화 기간(Tini)과 데이터 기입 기간(Twr) 동안 제2 게이트 라인(32)을 제4 노드(n4)에 연결하여 제4 노드(n4)의 전압을 게이트 온 전압(VGL)까지 방전시킨다. 제5 스위치 소자(T5)는 제2 게이트 라인(32)에 연결된 게이트 및 제1 전극과, 제4 노드(n4)에 연결된 제2 전극을 포함한다.

구동 소자(DT)는 게이트-소스 간 전압(Vsg)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 전원 라인(61)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 픽셀 구동 전압(VDD)은 제1 전원 라인(61)을 통해 서브 픽셀들에 공급된다.

도 9 내지 도 11은 본 발명의 제1 실시예에 따른 픽셀 회로의 주요 노드들이 게이트 라인(32)과 제2 전원 라인(62)에 연결되는 예를 보여 주는 회로도들이다.

도 9는 초기화 기간(Tini) 동안 픽셀 회로의 주요 노드 초기화를 보여 주는 도면이다.

도 9를 참조하면, 초기화 기간(Tini) 동안 커패시터(Cst)의 제1 전극은 제3 스위치 소자(T3)를 통해 제2 전원 라인(62)에 연결되어 VSS까지 방전된다. 초기화 기간(Tini) 동안 커패시터(Cst)의 제2 전극은 제2, 제4 및 제5 스위치 소자들(T2, T4, T5)을 통해 제2 게이트 라인(32)에 연결되어 VGL까지 방전된다. 그 결과, 초기화 기간(Tini)에 커패시터(Cst)의 제1 전극, 제1 노드(n1), 및 발광 소자(OLED)의 캐소드 전압이 VSS으로 초기화된다. 초기화 기간(Tini)에 커패시터(Cst)의 제2 전극, 제2 노드(n2), 제3 노드(n3), 및 제4 노드(n4)가 VGL로 초기화된다.

도 10은 데이터 기입 기간 동안 발광 소자의 애노드 전압 초기화를 보여 주는 도면이다.

도 10을 참조하면, 데이터 기입 기간(Twr) 동안 발광 소자(EL)의 애노드가 제5 스위치 소자(T5)를 통해 제2 게이트 라인(32)에 연결되어 VGL까지 방전된다. 이 때, 커패시터(Cst)의 제1 전극에 데이터 전압(Vdata)이 인가되고, 커패시터(Cst)에 VDD-Vth가 인가된다. 데이터 기입 기간(Twr) 동안 발광 소자(EL)의 애노드 전압은 VGL이다. 발광 소자(EL)의 애노드 전압이 VGL이고 발광 소자(EL)의 캐소드 전압이 VSS일 때, 발광 소자(EL)에 역 바이어스 전압이 인가되어 발광 소자는 발광되지 않는다.

도 11은 발광 기간 동안 커패시터의 제1 전극이 제2 전원 라인에 연결된 예를 보여 주는 도면이다.

도 11을 참조하면, 커패시터(Cst)의 제2 전극 전압은 커패시터 커플링(coupling)에 의해 제1 전극 전압에 따라 변한다. 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압이 Vdata로부터 VSS로 변할 때, 제2 전극 전압이 데이터 전압(Vdata) 만큼 변한다. 따라서, 발광 기간(Tem) 동안 구동 소자(DT)의 게이트 전압이 데이터 전압(Vdata) 만큼 변한다. 이 때 구동 소자(DT)의 게이트-소스간 전압(Vsg)은 데이터 전압(Vdata) 만큼 조정되어 발광 소자(EL)에 전류를 공급한다.

도 12a는 초기화 기간(Tini) 전의 발광 기간(Tem) 동안 픽셀 회로의 동작을 보여 주는 회로도이다. 도 12b는 픽셀 회로의 구동 신호에서 초기화 기간(Tini) 전의 발광 기간(Tem)을 나타낸 파형도이다.

도 12a 및 도 12b를 참조하면, EM 신호(EM)는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VEL)으로 발생된다. 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압은 VSS이다. 구동 소자(DT)는 발광 기간(Tem) 동안 게이트-소스간 전압(Vsg)에 따라 발광 소자(EL)에 전류를 공급한다. 발광 기간(Tem) 동안 화살표와 같이 VDD로부터 VSS로 전류가 흐르고, 이 전류에 의해 발광 소자(EL)가 발광된다. 발광 소자(EL)에 흐르는 전류는 수학식 1과 같이 구동 소자(DT)의 문턱 전압(Vth)과 VDD의 IR 드롭(drop) 영향을 받지 않으므로 구동 소자(DT)의 문턱 전압과 VDD의 IR 드롭이 보상된 전류이다.

여기서, K는 구동 소자(DT)의 이동도, 채널비(W/L), 기생 용량 등에 의해 결정되는 상수값이다.

도 13a는 초기화 기간(Tini) 동안 픽셀 회로의 동작을 보여 주는 회로도이다. 도 13b는 픽셀 회로의 구동 신호에서 초기화 기간(Tini)을 나타낸 파형도이다.

도 13a 및 도 13b를 참조하면, 초기화 기간(Tini)에 제2 스캔 신호(SCAN2)와 EM 신호(EM)의 전압은 게이트 온 전압(VGL, VEL)이다. 이 때, 제2, 제4 및 제5 스위치 소자들(T2, T4, T5)이 턴-온되어 구동 소자(DT)의 게이트와 발광 소자(OLED)가 게이트 온 전압(VGL)으로 초기화된다.

도 14a는 데이터 기입 기간(Twr) 동안 픽셀 회로의 동작을 보여 주는 회로도이다. 도 14b는 픽셀 회로의 구동 신호에서 데이터 기입 기간(Twr)을 나타낸 파형도이다.

도 14a 및 도 14b를 참조하면, 데이터 기입 기간(Twr) 동안 제1 스캔 신호(SCAN1)와 제2 스캔 신호(SCAN2)의 전압은 게이트 온 전압(VGL)이다. 이 때, 제1, 제2, 및 제5 스위치 소자들(T1, T2, T5)이 턴-온된다. 데이터 기입 기간(Twr) 동안, 데이터 라인(1021)으로부터의 데이터 전압(Vdata)이 커패시터(Cst)의 제1 전극에 인가된다. 커패시터(Cst)의 제2 전극 전압은 다이오드로 결선된 구동 소자(DT)의 드레인과 게이트를 통해 인가되는 전압 VDD-Vth까지 충전된다. 따라서, 데이터 기입 기간(Twr)에 구동 소자(DT)의 게이트 전압(Vg)은 VDD-Vth이다.

도 15a는 유지 기간(Th) 동안 픽셀 회로의 동작을 보여 주는 회로도이다. 도 15b는 픽셀 회로의 구동 신호에서 유지 기간(Th)을 나타낸 파형도이다.

도 15a 및 도 15b를 참조하면, 스캔 신호들(SCAN1, SCAN2)과 EM 신호(EM)의 전압은 게이트 오프 전압(VGH, VEH)이다. 유지 기간(Th) 동안 제1 내지 제5 스위치 소자들(T1~T5)은 턴-오프(turn-off)된다. 유지 기간(Th)에 커패시터(Cst)의 전압이 유지된다.

도 16a는 유지 기간(Th) 후의 발광 기간(Tem) 동안 픽셀 회로의 동작을 보여 주는 회로도이다. 도 16b는 픽셀 회로의 구동 신호에서 유지 기간(Th) 후의 발광 기간(Tem)을 나타낸 파형도이다.

도 16a 및 도 16b를 참조하면, 발광 기간(Tem) 동안 EM 신호(EM)가 게이트 온 전압(VEL)으로 반전된다.

커패시터(Cst)의 제2 전극 전압은 커패시터 커플링(coupling)에 의해 제1 전극 전압에 따라 변한다. 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압이 Vdata로부터 VSS로 변할 때, 제2 전극 전압이 데이터 전압(Vdata) 만큼 변한다. 따라서, 발광 기간(Tem) 동안 구동 소자(DT)의 게이트 전압이 데이터 전압(Vdata) 만큼 변한다.

발광 기간(Tem) 동안, 구동 소자(DT)와 제4 스위치 소자(T4)를 통해 발광 소자(EL)에 전류가 공급된다. 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압은 VSS이다. 발광 기간(Tem) 동안 VDD로부터 VSS로 전류가 흐르고, 이 전류에 의해 발광 소자(EL)가 발광된다. 발광 소자(EL)에 흐르는 전류는 수학식 1과 같이 구동 소자(DT)의 문턱 전압(Vth)과 VDD의 IR 드롭(drop) 영향을 받지 않으므로 구동 소자(DT)의 문턱 전압과 VDD의 IR 드롭이 보상된 전류이다.

도 17은 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 이 실시예에서 전술한 제1 실시예와 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 이에 대한 상세한 설명을 생략한다.

도 17을 참조하면, 제3 스위치 소자(T3)는 자신의 게이트와 제2 전극이 연결되어 다이오드로 동작한다. 제3 스위치 소자(T3)는 EM 신호(EM)의 게이트 온 전압(VEL)에 응답하여 턴-온되어 초기화 기간(Tini)과 발광 기간(Tem) 동안 제1 노드(n1)를 제3 게이트 라인(33)에 연결한다. 제3 스위치 소자(T3)로 인하여, 초기화 기간(Tini)과 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압이 EM 신호(EM)의 게이트 온 전압(VEL)로 된다. 제3 스위치 소자(T3)는 제3 게이트 라인(33)에 연결된 게이트 및 제2 전극과, 제1 노드(n1)에 연결된 제1 전극을 포함한다.

도 18 내지 도 20은 본 발명의 제2 실시예에 따른 픽셀 회로의 주요 노드들이 게이트 라인과 제2 전원 라인에 연결되는 예를 보여 주는 회로도들이다.

도 18을 참조하면, 초기화 기간(Tini) 동안 커패시터(Cst)의 제1 전극은 제3 스위치 소자(T3)를 통해 제3 게이트 라인(33)에 연결되어 VEL까지 방전된다. 초기화 기간(Tini) 동안 커패시터(Cst)의 제2 전극은 제2, 제4 및 제5 스위치 소자들(T2, T4, T5)을 통해 제2 게이트 라인(32)에 연결되어 VGL까지 방전된다. 그 결과, 초기화 기간(Tini)에 커패시터(Cst)의 제1 전극과 제1 노드(n1)는 VEL로 초기화된다. 초기화 기간(Tini)에 커패시터(Cst)의 제2 전극, 제2 노드(n2), 제3 노드(n3), 및 제4 노드(n4)가 VGL로 초기화된다.

도 19를 참조하면, 데이터 기입 기간(Twr) 동안 발광 소자(EL)의 애노드가 제5 스위치 소자(T5)를 통해 제2 게이트 라인(32)에 연결되어 VGL까지 방전된다. 이 때, 커패시터(Cst)의 제1 전극에 데이터 전압(Vdata)이 인가되고, 커패시터(Cst)에 VDD-Vth가 인가된다. 데이터 기입 기간(Twr) 동안 발광 소자(EL)의 애노드 전압은 VGL이다. 발광 소자(EL)의 애노드 전압이 VGL이고 발광 소자(EL)의 캐소드 전압이 VSS일 때, 발광 소자(EL)에 역 바이어스 전압이 인가되어 발광 소자는 발광되지 않는다.

도 20을 참조하면, 커패시터(Cst)의 제2 전극 전압은 커패시터 커플링(coupling)에 의해 제1 전극 전압에 따라 변한다. 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압이 Vdata로부터 VSS로 변할 때, 제2 전극 전압이 데이터 전압(Vdata) 만큼 변한다. 따라서, 발광 기간(Tem) 동안 구동 소자(DT)의 게이트 전압이 데이터 전압(Vdata) 만큼 변한다. 이 때 구동 소자(DT)의 게이트-소스간 전압(Vsg)은 데이터 전압(Vdata) 만큼 조정되어 발광 소자(EL)에 전류를 공급한다.

도 21a는 초기화 기간(Tini) 전의 발광 기간(Tem) 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다. 도 21b는 도 17에 도시된 픽셀 회로의 구동 신호에서 초기화 기간(Tini) 전의 발광 기간(Tem)을 나타낸 파형도이다.

도 21a 및 도 21b를 참조하면, EM 신호(EM)는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VEL)으로 발생된다. 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압은 VEL이다. 구동 소자(DT)는 발광 기간(Tem) 동안 게이트-소스간 전압(Vsg)에 따라 발광 소자(EL)에 전류를 공급한다. 발광 기간(Tem) 동안 화살표와 같이 VDD로부터 VSS로 전류가 흐르고, 이 전류에 의해 발광 소자(EL)가 발광된다. 발광 소자(EL)에 흐르는 전류는 수학식 1과 같다.

도 22a는 초기화 기간(Tini) 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다. 도 22b는 도 17에 도시된 픽셀 회로의 구동 신호에서 초기화 기간(Tini)을 나타낸 파형도이다.

도 22a 및 도 22b를 참조하면, 초기화 기간(Tini)에 제2 스캔 신호(SCAN2)와 EM 신호(EM)의 전압은 게이트 온 전압(VGL, VEL)이다. 이 때, 제2, 제4 및 제5 스위치 소자들(T2, T4, T5)이 턴-온되어 구동 소자(DT)의 게이트와 발광 소자(OLED)가 게이트 온 전압(VGL)으로 초기화된다.

도 23a는 데이터 기입 기간(Twr) 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다. 도 23b는 도 17에 도시된 픽셀 회로의 구동 신호에서 데이터 기입 기간(Twr)을 나타낸 파형도이다.

도 23a 및 도 23b를 참조하면, 데이터 기입 기간(Twr) 동안 제1 스캔 신호(SCAN1)와 제2 스캔 신호(SCAN2)의 전압은 게이트 온 전압(VGL)이다. 이 때, 제1, 제2, 및 제5 스위치 소자들(T1, T2, T5)이 턴-온된다. 데이터 기입 기간(Twr) 동안, 데이터 라인(1021)으로부터의 데이터 전압(Vdata)이 커패시터(Cst)의 제1 전극에 인가된다. 커패시터(Cst)의 제2 전극 전압은 VDD-Vth까지 충전된다.

도 24a는 유지 기간(Th) 동안 도 17에 도시된 픽셀 회로의 동작을 보여 주는 회로도이다. 도 24b는 도 17에 도시된 픽셀 회로의 구동 신호에서 유지 기간(Th)을 나타낸 파형도이다.

도 24a 및 도 24b를 참조하면, 스캔 신호들(SCAN1, SCAN2)과 EM 신호(EM)의 전압은 게이트 오프 전압(VGH, VEH)이다. 유지 기간(Th) 동안 제1 내지 제5 스위치 소자들(T1~T5)은 턴-오프된다.

도 25a는 유지 기간 후의 발광 기간 동안 픽셀 회로의 동작을 보여 주는 회로도이다. 도 25b는 픽셀 회로의 구동 신호에서 유지 기간 후의 발광 기간을 나타낸 파형도이다.

도 25a 및 도 25b를 참조하면, 발광 기간(Tem) 동안 EM 신호(EM)가 게이트 온 전압(VEL)으로 반전된다.

발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압이 Vdata로부터 VSS로 변할 때, 제2 전극 전압이 제1 전극과의 커플링에 의해 데이터 전압(Vdata) 만큼 변한다.

발광 기간(Tem) 동안, 구동 소자(DT)와 제4 스위치 소자(T4)를 통해 발광 소자(EL)에 전류가 공급된다. 발광 기간(Tem) 동안 커패시터(Cst)의 제1 전극 전압은 VEL이다. 발광 기간(Tem) 동안 VDD로부터 VSS로 전류가 흐르고, 이 전류에 의해 발광 소자(EL)가 발광된다. 발광 소자(EL)에 흐르는 전류는 수학식 1과 같다.

도 26은 본 발명의 제3 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 27은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 28은 도 26 및 도 27에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다. 제3 및 제4 실시예들은 픽셀 회로에 하나의 스캔 신호를 공급한다. 제3 및 제4 실시예들에서 전술한 제1 실시예와 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 이에 대한 상세한 설명을 생략한다. 따라서, 제3 및 제4 실시예의 경우, 픽셀 회로의 개구율과 투과율이 더 향상될 수 있다.

제3 및 제4 스위치 소자들(T3, T4)의 게이트에 EM 신호(EM)가 인가된다. 제3 및 제4 실시예들에서, 편의상 스캔 신호(SCAN)가 인가되는 게이트 라인을 제1 게이트 라인(34)으로, EM 신호가 인가되는 게이트 라인을 제2 게이트 라인(33)으로 칭하기로 한다.

도 26을 참조하면, 제1, 제2 및 제5 스위치 소자들(T1, T2, T5)의 게이트에 스캔 신호(SCAN)가 인가된다.

제1 스위치 소자(T1)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제1 스위치 소자(T1)는 제1 게이트 라인(34)에 연결된 게이트, 데이터 라인(1021, 1022)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다.

제2 스위치 소자(T2)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 구동 소자(DT)의 게이트와 제2 전극을 연결한다. 제2 스위치 소자(T2)는 제1 게이트 라인(34)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.

제3 스위치 소자(T3)는 EM 신호(EM)의 게이트 온 전압(VEL)에 응답하여 턴-온되어 초기화 기간(Tini)과 발광 기간(Tem) 동안 제1 노드(n1)를 제2 전원 라인(62)에 연결한다. 제3 스위치 소자(T3)는 제2 게이트 라인(33)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제2 전원 라인(62)에 연결된 제2 전극을 포함한다.

제4 스위치 소자(T4)는 EM 신호(EM)의 게이트 온 전압(VEL)에 응답하여 턴-온되어 초기화 기간(Tini)과 발광 기간(Tem) 동안 제3 노드(n3)를 제4 노드(n4)에 연결한다. 제4 스위치 소자(T4)의 게이트는 제2 게이트 라인(33)에 연결된다. 제4 스위치 소자(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 소자(T4)의 제2 전극은 제4 노드(n4)에 연결된다.

제5 스위치 소자(T5)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 초기화 기간(Tini)과 데이터 기입 기간(Twr) 동안 제1 게이트 라인(34)을 제4 노드(n4)에 연결한다. 제5 스위치 소자(T5)는 제1 게이트 라인(34)에 연결된 게이트 및 제1 전극과, 제4 노드(n4)에 연결된 제2 전극을 포함한다.

도 27을 참조하면, 제1, 제2 및 제5 스위치 소자들(T1, T2, T5)의 게이트에 스캔 신호(SCAN)가 인가된다. 제3 및 제4 스위치 소자들(T3, T4)의 게이트에 EM 신호(EM)가 인가된다.

제1 스위치 소자(T1)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제1 스위치 소자(T1)는 제1 게이트 라인(34)에 연결된 게이트, 데이터 라인(1021, 1022)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다.

제2 스위치 소자(T2)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 구동 소자(DT)의 게이트와 제2 전극을 연결한다. 제2 스위치 소자(T2)는 제1 게이트 라인(34)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.

제3 스위치 소자(T3)는 다이오드로 동작한다. 제3 스위치 소자(T3)는 EM 신호(EM)의 게이트 온 전압(VEL)에 응답하여 턴-온되어 초기화 기간(Tini)과 발광 기간(Tem) 동안 제1 노드(n1)를 제2 게이트 라인(33)에 연결한다. 제3 스위치 소자(T3)는 제2 게이트 라인(33)에 연결된 게이트 및 제2 전극과, 제1 노드(n1)에 연결된 제1 전극을 포함한다.

제4 스위치 소자(T4)는 EM 신호(EM)의 게이트 온 전압(VEL)에 응답하여 턴-온되어 초기화 기간(Tini)과 발광 기간(Tem) 동안 제3 노드(n3)를 제4 노드(n4)에 연결한다. 제4 스위치 소자(T4)의 게이트는 제2 게이트 라인(33)에 연결된다. 제4 스위치 소자(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 소자(T4)의 제2 전극은 제4 노드(n4)에 연결된다.

제5 스위치 소자(T5)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 턴-온되어 초기화 기간(Tini)과 데이터 기입 기간(Twr) 동안 제1 게이트 라인(34)을 제4 노드(n4)에 연결한다. 제5 스위치 소자(T5)는 제1 게이트 라인(34)에 연결된 게이트 및 제1 전극과, 제4 노드(n4)에 연결된 제2 전극을 포함한다.

제3 및 제4 실시예들의 픽셀 회로에서 스캔 신호(SCAN)와 EM 신호(EM)가 동시에 게이트 온 전압(VGL, VEL)일 때 데이터 전압(Vdata)이 인가되는 노드가 제2 전원 라인(62)이 제1 노드(n1) 상에서 단락(short)된다. 이 경우, 데이터 전압(Vdata)이 VSS로 방전되기 때문에 픽셀 데이터가 서브 픽셀에 기입될 수 없다. 이러한 문제를 방지하기 위하여, 도 28과 같이 전단 픽셀 라인의 스캔이 끝나는 이전 수평 기간의 종료 시점에 현재 스캐닝될 픽셀 라인의 픽셀들을 초기화하는 초기화 기간(Tini)을 할당할 수 있다.

도 26 내지 도 28에서 알 수 있는 바와 같이 픽셀들이 초기화된 후 제1 데이터 유지 기간(Th) 동안 모든 스위치 소자들(T1~T5)이 턴-오프된 후, 데이터 기입 기간(Twr)이 할당된다. 따라서, 본 발명의 제3 및 제4 실시예들은 초기화 전압(VGL, VEL, VSS)이 인가되는 노드와, 데이터 전압이 인가되는 노드를 시간적, 공간적으로 분리한다.

도 28에서 "DATA[N-1]"은 제N-1 픽셀 라인의 픽셀들에 픽셀 데이터가 기입되는 제N-1 수평 기간이다. "DATA[N]"은 제N 픽셀 라인의 픽셀들에 픽셀 데이터가 기입되는 제N 수평 기간이다. D1 및 D2는 제N-1 픽셀 라인에서 이웃한 서브 픽셀들에 인가되는 데이터 전압이다.

도 28을 참조하면, 제N-1 수평 기간(DATA[N-1])의 종료 시점에 초기화 기간(Tini) 동안 제N 픽셀 라인의 서브 픽셀들이 초기화된다. 초기화 기간(Tini) 동안, 스캔 신호(SCAN)와 EM 신호(EM) 각각은 게이트 온 전압(VGL, VEL)이다.

이어서, 제N 수평 기간(DATA[N])이 시작 시점에 유지 기간(Th)이 할당된다. 유지 기간(Th)은 초기화 기간(Tini)과 데이터 기입 기간(Twr)을 시간적으로 분리하여 Vdata와 VSS가 단락되는 현상을 방지한다. 유지 기간(Th) 동안, 스캔 신호(SCAN)와 EM 신호(EM) 각각은 게이트 오프 전압(VGL, VEL)이다. 유지 기간(Th) 동안, 제N 픽셀 라인의 픽셀 회로들에 공급될 데이터 전압(D1, D2)이 데이터 라인들에 충전된다. 유지 기간(Th) 동안, 제1 내지 제5 스위치 소자들(T1~T5)이 턴-오프된다.

이어서, 제N 수평 기간(DATA[N])의 데이터 기입 기간(Twr)이 할당된다. 데이터 기입 기간(Twr) 동안, 스캔 신호(SCAN)는 게이트 온 전압(VGL)이다. 이 때, EM 신호(EM)는 게이트 오프 전압(VEH)이다. 데이터 기입 기간(Twr) 동안, 제1, 제2 및 제5 스위치 소자들(T1, T2, T5)이 턴-온되는 반면에, 제3 및 제4 스위치 소자들(T3, T4)이 턴-오프된다.

이어서, 제N+1 수평 기간(DATA[N+1])이 시작된다. 제N+1 수평 기간(DATA[N+1])이 시작될 때 유지 기간(Th)이 할당된다. 유지 기간(Th) 동안, 스캔 신호(SCAN)와 EM 신호(EM) 각각은 게이트 오프 전압(VGL, VEL)이다. 유지 기간(Th) 동안, 제N+1 픽셀 라인의 픽셀 회로들에 공급될 데이터 전압(D1, D2)이 데이터 라인들에 충전된다. 유지 기간(Th) 동안, 제1 내지 제5 스위치 소자들(T1~T5)이 턴-오프된다.

본 발명의 픽셀 회로와 이를 이용한 표시장치는 다음과 같이 설명될 수 있다.

본 발명의 픽셀 회로는 데이터 전압이 공급되는 데이터 라인; 게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 게이트 신호가 공급되는 게이트 라인; 및 상기 데이터 라인과 게이트 라인에 연결된 픽셀 회로를 포함한다.

상기 픽셀 회로는 발광소자; 상기 발광 소자에 전류를 공급하는 구동 소자; 및 상기 구동 소자의 게이트에 연결된 커패시터를 포함한다.

상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화된다.

상기 커패시터는 제1 노드에 연결된 제1 전극; 및 제2 노드에 연결된 제2 전극을 포함한다

상기 구동 소자는 상기 제2 전극에 연결된 게이트; 픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극; 및 제3 노드에 연결된 제2 전극을 포함한다.

상기 발광 소자는 제4 노드에 연결된 애노드; 및 상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 제2 전원 라인에 연결된 캐소드를 포함한다.

상기 게이트 라인은 제1 내지 제3 게이트 라인들을 포함한다. 상기 게이트 신호는 상기 제1 게이트 라인에 인가되는 제1 스캔 신호; 상기 제2 게이트 라인에 인가되는 제2 스캔 신호; 및 상기 제3 게이트 라인에 인가되는 발광 제어 신호를 포함한다.

상기 픽셀 회로는 데이터 기입 기간 동안 상기 제1 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자; 상기 데이터 기입 기간 전의 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자; 상기 초기화 기간과, 상기 데이터 기입 기간 이후의 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제2 전원 라인을 연결하는 제3 스위치 소자; 상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및 상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함한다.

상기 제1 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함한다. 제2 스위치 소자는 상기 제2 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함한다. 상기 제3 스위치 소자는 상기 제3 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 전원 라인에 연결된 제2 전극을 포함한다. 상기 제4 스위치 소자는 상기 제3 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다. 상기 제5 스위치 소자는 상기 제2 게이트 라인에 연결된 게이트, 상기 제2 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다. 상기 게이트 라인은 제1 내지 제3 게이트 라인들을 포함한다. 상기 게이트 신호는 상기 제1 게이트 라인에 인가되는 제1 스캔 신호; 상기 제2 게이트 라인에 인가되는 제2 스캔 신호; 및 상기 제3 게이트 라인에 인가되는 발광 제어 신호를 포함한다.

상기 픽셀 회로는 데이터 기입 기간 동안 상기 제1 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자; 상기 데이터 기입 기간 전의 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자; 상기 초기화 기간과, 상기 데이터 기입 기간 이후의 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제2 게이트 라인을 연결하는 제3 스위치 소자; 상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및 상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함한다.

상기 제1 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함한다. 제2 스위치 소자는 상기 제2 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함한다. 상기 제3 스위치 소자는 상기 제3 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제3 게이트 라인에 연결된 제2 전극을 포함한다. 상기 제4 스위치 소자는 상기 제3 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다. 상기 제5 스위치 소자는 상기 제2 게이트 라인에 연결된 게이트, 상기 제2 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다.

상기 게이트 라인은 제1 및 제2 게이트 라인들을 포함한다. 상기 게이트 신호는 상기 제1 게이트 라인에 인가되는 스캔 신호; 및 상기 제2 게이트 라인에 인가되는 발광 제어 신호를 포함한다.

상기 픽셀 회로는 초기화 기간과 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자; 상기 초기화 기간과 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자; 상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제2 전원 라인을 연결하는 제3 스위치 소자; 상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및 상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함한다.

상기 제1 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함한다. 제2 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함한다. 상기 제3 스위치 소자는 상기 제2 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 전원 라인에 연결된 제2 전극을 포함한다. 상기 제4 스위치 소자는 상기 제2 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다. 상기 제5 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 제1 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다.

상기 게이트 라인은 제1 및 제2 게이트 라인들을 포함한다. 상기 게이트 신호는 상기 제1 게이트 라인에 인가되는 스캔 신호; 및 상기 제2 게이트 라인에 인가되는 발광 제어 신호를 포함한다.

상기 픽셀 회로는 초기화 기간과 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자; 상기 초기화 기간과 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자; 상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제2 게이트 라인을 연결하는 제3 스위치 소자; 상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및 상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함한다.

상기 제1 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함한다. 제2 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함한다. 상기 제3 스위치 소자는,

상기 제2 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 게이트 라인에 연결된 제2 전극을 포함한다. 상기 제4 스위치 소자는 상기 제2 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다. 상기 제5 스위치 소자는 상기 제1 게이트 라인에 연결된 게이트, 상기 제1 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한다.

본 발명의 표시장치는 데이터 전압이 공급되는 다수의 데이터 라인들, 게이트 신호가 공급되는 다수의 게이트 라인들, 및 매트릭스 형태로 배치된 서브 픽셀들을 포함한 표시패널; 상기 데이터 전압을 출력하는 데이터 구동부; 및 상기 게이트 신호를 출력하는 게이트 구동부를 포함한다.

상기 서브 픽셀들 각각은 상기 데이터 라인과 게이트 라인에 연결된 픽셀 회로를 포함한다. 상기 픽셀 회로는 발광소자; 상기 발광 소자에 전류를 공급하는 구동 소자; 및 상기 구동 소자의 게이트에 연결된 커패시터를 포함한다. 상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화된다.

상기 서브 픽셀들의 1 수평 기간은 상기 커패시터의 제1 및 제2 전극과, 상기 발광 소자의 애노드가 초기화되는 초기화 기간; 상기 커패시터의 제1 전극에 상기 데이터 전압이 공급되고, 상기 커패시터의 제2 전극에 픽셀 구동 전압에 상기 구동 소자의 문턱 전압 만큼 낮아진 전압이 인가되는 데이터 기입 기간; 및 상기 커패시터의 제1 전극이 상기 게이트 신호의 게이트 온 전압 또는 상기 발광 소자의 캐소드에 인가되는 저전위 전압이 인가되고 상기 발광 소자에 전류가 흐르는 발광 기간을 포함한다.

본 발명의 표시장치는 실물 배경이 보이는 투과부와, 전기적인 신호에 의해 빛을 방출하는 발광부를 포함하는 다수의 픽셀들을 포함한 표시패널을 포함하고,

상기 발광부는 발광소자; 상기 발광 소자에 전류를 공급하는 구동 소자; 상기 구동 소자의 게이트에 연결된 커패시터; 및 게이트 온 전압에 따라 턴-온되는 하나 이상의 스위치 소자를 포함한다. 상기 커패시터가 상기 게이트 온 전압으로 초기화된다.

제1 실시예에서 초기화 기간 동안, 상기 커패시터의 양단 노드들이 상기 게이트 온 전압으로 초기화된다. 상기 초기화 기간에 이어서 데이터 기입 기간 동안, 상기 커패시터의 제1 전극 노드에 데이터 전압이 인가되고, 상기 커패시터의 제2 전극 노드에 상기 구동 소자의 문턱 전압 만큼 감소된 픽셀 구동 전압이 인가되는 표시장치.

제2 및 제4 실시예에서 상기 스위치 소자는 발광 제어 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 EM 스위치 소자; 및 데이터 전압에 동기되는 스캔 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 SCAN 스위치 소자를 포함한다. 초기화 기간 동안, 상기 커패시터의 제1 전극 노드가 상기 발광 제어 신호의 게이트 온 전압으로 초기화되고, 상기 커패시터의 제2 전극 노드가 상기 스캔 신호의 게이트 온 전압에 따라 턴-온된다. 상기 초기화 기간에 이어서 데이터 기입 기간 동안, 상기 커패시터의 제1 전극 노드에 상기 데이터 전압이 인가되고, 상기 커패시터의 제2 전극 노드에 상기 구동 소자의 문턱 전압 만큼 감소된 픽셀 구동 전압이 인가된다.

제3 실시예에서 상기 스위치 소자는 발광 제어 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 EM 스위치 소자; 및 데이터 전압에 동기되는 스캔 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 SCAN 스위치 소자를 포함한다. 초기화 기간 동안, 상기 커패시터의 제1 전극 노드가 상기 발광 소자의 캐소드에 인가되는 저전위 전원 전압으로 초기화되고, 상기 커패시터의 제2 전극 노드가 상기 스캔 신호의 게이트 온 전압에 따라 턴-온된다. 상기 초기화 기간에 이어서 데이터 기입 기간 동안, 상기 커패시터의 제1 전극 노드에 상기 데이터 전압이 인가되고, 상기 커패시터의 제2 전극 노드에 상기 구동 소자의 문턱 전압 만큼 감소된 픽셀 구동 전압이 인가된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 101, 1011~1014 : 서브 픽셀(픽셀 회로)
101T : 투과부 101E : 발광부
101N : 비투과 및 비발광부 102, 1021~1026 : 데이터 라인
103, 1031, 1032, 31~33 : 게이트 라인
110 : 데이터 구동부 112, 21, 22 : 디멀티플렉서
120 : 게이트 구동부 130 : 타이밍 콘트롤러
M1, M2 : 디멀티플렉서의 스위치 소자 T1~T5 : 픽셀 회로의 스위치 소자
DT : 픽셀 회로의 구동 소자 Cst : 픽셀 회로의 커패시터
EL : 픽셀 회로의 발광 소자 Tini : 초기화 기간
Twr : 데이터 기입 기간 Tem : 발광 기간
Th : 유지 기간

Claims (20)

1. 삭제
2. 삭제
3. 데이터 전압이 공급되는 데이터 라인;
   게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 게이트 신호가 공급되는 게이트 라인; 및
   상기 데이터 라인과 게이트 라인에 연결된 픽셀 회로를 포함하고,
   상기 픽셀 회로는,
   발광 소자;
   상기 발광 소자에 전류를 공급하는 구동 소자; 및
   상기 구동 소자의 게이트에 연결된 커패시터를 포함하고,
   상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화되고,
   상기 커패시터는,
   제1 노드에 연결된 제1 전극; 및
   제2 노드에 연결된 제2 전극을 포함하고,
   상기 구동 소자는,
   상기 제2 전극에 연결된 게이트;
   픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극; 및
   제3 노드에 연결된 제2 전극을 포함하고,
   상기 발광 소자는,
   제4 노드에 연결된 애노드; 및
   상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 제2 전원 라인에 연결된 캐소드를 포함하고,
   상기 게이트 라인은,
   제1 내지 제3 게이트 라인들을 포함하고,
   상기 게이트 신호는
   상기 제1 게이트 라인에 인가되는 제1 스캔 신호;
   상기 제2 게이트 라인에 인가되는 제2 스캔 신호; 및
   상기 제3 게이트 라인에 인가되는 발광 제어 신호를 포함하고,
   상기 픽셀 회로는,
   데이터 기입 기간 동안 상기 제1 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자;
   상기 데이터 기입 기간 전의 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자;
   상기 초기화 기간과, 상기 데이터 기입 기간 이후의 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제2 전원 라인을 연결하는 제3 스위치 소자;
   상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및
   상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함하는 픽셀 회로.
4. 제 3 항에 있어서,
   상기 제1 스위치 소자는,
   상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하고,
   제2 스위치 소자는,
   상기 제2 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하고,
   상기 제3 스위치 소자는,
   상기 제3 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 전원 라인에 연결된 제2 전극을 포함하고,
   상기 제4 스위치 소자는,
   상기 제3 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하고,
   상기 제5 스위치 소자는,
   상기 제2 게이트 라인에 연결된 게이트, 상기 제2 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
5. 데이터 전압이 공급되는 데이터 라인;
   게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 게이트 신호가 공급되는 게이트 라인; 및
   상기 데이터 라인과 게이트 라인에 연결된 픽셀 회로를 포함하고,
   상기 픽셀 회로는,
   발광 소자;
   상기 발광 소자에 전류를 공급하는 구동 소자; 및
   상기 구동 소자의 게이트에 연결된 커패시터를 포함하고,
   상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화되고,
   상기 커패시터는,
   제1 노드에 연결된 제1 전극; 및
   제2 노드에 연결된 제2 전극을 포함하고,
   상기 구동 소자는,
   상기 제2 전극에 연결된 게이트;
   픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극; 및
   제3 노드에 연결된 제2 전극을 포함하고,
   상기 발광 소자는,
   제4 노드에 연결된 애노드; 및
   상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 제2 전원 라인에 연결된 캐소드를 포함하고,
   상기 게이트 라인은,
   제1 내지 제3 게이트 라인들을 포함하고,
   상기 게이트 신호는
   상기 제1 게이트 라인에 인가되는 제1 스캔 신호;
   상기 제2 게이트 라인에 인가되는 제2 스캔 신호; 및
   상기 제3 게이트 라인에 인가되는 발광 제어 신호를 포함하고,
   상기 픽셀 회로는,
   데이터 기입 기간 동안 상기 제1 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자;
   상기 데이터 기입 기간 전의 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자;
   상기 초기화 기간과, 상기 데이터 기입 기간 이후의 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제3 게이트 라인을 연결하는 제3 스위치 소자;
   상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및
   상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 제2 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함하는 픽셀 회로.
6. 제 5 항에 있어서,
   상기 제1 스위치 소자는,
   상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하고,
   제2 스위치 소자는,
   상기 제2 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하고,
   상기 제3 스위치 소자는,
   상기 제3 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제3 게이트 라인에 연결된 제2 전극을 포함하고,
   상기 제4 스위치 소자는,
   상기 제3 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하고,
   상기 제5 스위치 소자는,
   상기 제2 게이트 라인에 연결된 게이트, 상기 제2 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
7. 데이터 전압이 공급되는 데이터 라인;
   게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 게이트 신호가 공급되는 게이트 라인; 및
   상기 데이터 라인과 게이트 라인에 연결된 픽셀 회로를 포함하고,
   상기 픽셀 회로는,
   발광 소자;
   상기 발광 소자에 전류를 공급하는 구동 소자; 및
   상기 구동 소자의 게이트에 연결된 커패시터를 포함하고,
   상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화되고,
   상기 커패시터는,
   제1 노드에 연결된 제1 전극; 및
   제2 노드에 연결된 제2 전극을 포함하고,
   상기 구동 소자는,
   상기 제2 전극에 연결된 게이트;
   픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극; 및
   제3 노드에 연결된 제2 전극을 포함하고,
   상기 발광 소자는,
   제4 노드에 연결된 애노드; 및
   상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 제2 전원 라인에 연결된 캐소드를 포함하고,
   상기 게이트 라인은,
   제1 및 제2 게이트 라인들을 포함하고,
   상기 게이트 신호는
   상기 제1 게이트 라인에 인가되는 스캔 신호; 및
   상기 제2 게이트 라인에 인가되는 발광 제어 신호를 포함하고,
   상기 픽셀 회로는,
   초기화 기간과 상기 초기화 기간 이후의 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자;
   상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자;
   상기 초기화 기간과 상기 데이터 기입 기간 이후의 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제2 전원 라인을 연결하는 제3 스위치 소자;
   상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및
   상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함하는 픽셀 회로.
8. 제 7 항에 있어서,
   상기 제1 스위치 소자는,
   상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하고,
   제2 스위치 소자는,
   상기 제1 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하고,
   상기 제3 스위치 소자는,
   상기 제2 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 전원 라인에 연결된 제2 전극을 포함하고,
   상기 제4 스위치 소자는,
   상기 제2 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하고,
   상기 제5 스위치 소자는,
   상기 제1 게이트 라인에 연결된 게이트, 상기 제1 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
9. 데이터 전압이 공급되는 데이터 라인;
   게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 게이트 신호가 공급되는 게이트 라인; 및
   상기 데이터 라인과 게이트 라인에 연결된 픽셀 회로를 포함하고,
   상기 픽셀 회로는,
   발광 소자;
   상기 발광 소자에 전류를 공급하는 구동 소자; 및
   상기 구동 소자의 게이트에 연결된 커패시터를 포함하고,
   상기 커패시터와 상기 발광 소자 중 적어도 하나가 상기 게이트 온 전압으로 초기화되고,
   상기 커패시터는,
   제1 노드에 연결된 제1 전극; 및
   제2 노드에 연결된 제2 전극을 포함하고,
   상기 구동 소자는,
   상기 제2 전극에 연결된 게이트;
   픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극; 및
   제3 노드에 연결된 제2 전극을 포함하고,
   상기 발광 소자는,
   제4 노드에 연결된 애노드; 및
   상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 제2 전원 라인에 연결된 캐소드를 포함하고,
   상기 게이트 라인은,
   제1 및 제2 게이트 라인들을 포함하고,
   상기 게이트 신호는
   상기 제1 게이트 라인에 인가되는 스캔 신호; 및
   상기 제2 게이트 라인에 인가되는 발광 제어 신호를 포함하고,
   상기 픽셀 회로는,
   초기화 기간과 상기 초기화 기간 이후의 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 응답하여 턴-온되는 제1 스위치 소자;
   상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 상기 제3 노드를 연결하는 제2 스위치 소자;
   상기 초기화 기간과 상기 데이터 기입 기간 이후의 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 노드와 상기 제2 게이트 라인을 연결하는 제3 스위치 소자;
   상기 초기화 기간과 상기 발광 기간 동안 상기 발광 제어 신호의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드와 상기 제4 노드를 연결하는 제4 스위치 소자; 및
   상기 초기화 기간과 상기 데이터 기입 기간 동안 상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 제1 게이트 라인을 상기 제4 노드에 연결하는 제5 스위치 소자를 포함하는 픽셀 회로.
10. 제 9 항에 있어서,
    상기 제1 스위치 소자는,
    상기 제1 게이트 라인에 연결된 게이트, 상기 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하고,
    제2 스위치 소자는,
    상기 제1 게이트 라인에 연결된 게이트, 상기 제2 노드에 연결된 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하고,
    상기 제3 스위치 소자는,
    상기 제2 게이트 라인에 연결된 게이트, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 게이트 라인에 연결된 제2 전극을 포함하고,
    상기 제4 스위치 소자는,
    상기 제2 게이트 라인에 연결된 게이트, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하고,
    상기 제5 스위치 소자는,
    상기 제1 게이트 라인에 연결된 게이트, 상기 제1 게이트 라인에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
11. 데이터 전압이 공급되는 다수의 데이터 라인들, 게이트 신호가 공급되는 다수의 게이트 라인들, 및 매트릭스 형태로 배치된 서브 픽셀들을 포함한 표시패널;
    상기 데이터 전압을 출력하는 데이터 구동부; 및
    상기 게이트 신호를 출력하는 게이트 구동부를 포함하고,
    상기 서브 픽셀들 각각은,
    청구항 제3항 내지 제10항 중 어느 한 항에 의한 픽셀 회로를 포함하는 표시장치.
12. 제 11 항에 있어서,
    상기 서브 픽셀들의 스캔 기간은,
    상기 커패시터의 제1 및 제2 전극과, 상기 발광 소자의 애노드가 초기화되는 초기화 기간;
    상기 커패시터의 제1 전극에 상기 데이터 전압이 공급되고, 상기 커패시터의 제2 전극에 픽셀 구동 전압에 상기 구동 소자의 문턱 전압 만큼 낮아진 전압이 인가되는 데이터 기입 기간; 및
    상기 커패시터의 제1 전극이 상기 게이트 신호의 게이트 온 전압 또는 상기 발광 소자의 캐소드에 인가되는 저전위 전압이 인가되고 상기 발광 소자에 전류가 흐르는 발광 기간을 포함하는 표시장치.
13. 실물 배경이 보이는 투과부와, 전기적인 신호에 의해 빛을 방출하는 발광부를 포함하는 다수의 픽셀들을 포함한 표시패널을 포함하고,
    상기 발광부의 회로부는,
    발광 소자;
    상기 발광 소자에 전류를 공급하는 구동 소자;
    상기 구동 소자의 게이트에 연결된 커패시터; 및
    게이트 온 전압에 따라 턴-온되는 하나 이상의 스위치 소자를 포함하고,
    상기 커패시터가 상기 게이트 온 전압으로 초기화되고,
    상기 픽셀들은
    상기 회로부에 연결된 신호 배선; 및
    비투과 및 비발광부를 더 포함하고,
    상기 투과부는,
    상기 회로부, 및 상기 발광 소자의 발광층이 없는 고투과율 부분을 포함하고,
    상기 발광부는 상기 발광 소자의 발광층을 포함하고 상기 신호 배선의 가로 배선과 중첩되고,
    상기 비투과 및 비발광부는,
    상기 발광 소자의 발광층이 없고 블랙 매트릭스에 의해 가려지며 상기 신호 배선의 세로 배선과 중첩되는 표시장치.
14. 삭제
15. 제 13 항에 있어서,
    초기화 기간 동안, 상기 커패시터의 양단 노드들이 상기 게이트 온 전압으로 초기화되는 표시장치.
16. 제 15 항에 있어서,
    상기 초기화 기간에 이어서 데이터 기입 기간 동안, 상기 커패시터의 제1 전극 노드에 데이터 전압이 인가되고, 상기 커패시터의 제2 전극 노드에 상기 구동 소자의 문턱 전압 만큼 감소된 픽셀 구동 전압이 인가되는 표시장치.
17. 제 13 항에 있어서,
    상기 스위치 소자는,
    발광 제어 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 EM 스위치 소자; 및
    데이터 전압에 동기되는 스캔 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 SCAN 스위치 소자를 포함하고,
    초기화 기간 동안, 상기 커패시터의 제1 전극 노드가 상기 발광 제어 신호의 게이트 온 전압으로 초기화되고, 상기 커패시터의 제2 전극 노드가 상기 스캔 신호의 게이트 온 전압으로 초기화되는 표시장치.
18. 제 17 항에 있어서,
    상기 초기화 기간에 이어서 데이터 기입 기간 동안, 상기 커패시터의 제1 전극 노드에 상기 데이터 전압이 인가되고, 상기 커패시터의 제2 전극 노드에 상기 구동 소자의 문턱 전압 만큼 감소된 픽셀 구동 전압이 인가되는 표시장치.
19. 제 13 항에 있어서,
    상기 스위치 소자는,
    발광 제어 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 EM 스위치 소자; 및
    데이터 전압에 동기되는 스캔 신호의 게이트 온 전압에 따라 턴-온되는 하나 이상의 SCAN 스위치 소자를 포함하고,
    초기화 기간 동안, 상기 커패시터의 제1 전극 노드가 상기 발광 소자의 캐소드에 인가되는 저전위 전원 전압으로 초기화되고, 상기 커패시터의 제2 전극 노드가 상기 스캔 신호의 게이트 온 전압으로 초기화되는 표시장치.
20. 제 19 항에 있어서,
    상기 초기화 기간에 이어서 데이터 기입 기간 동안, 상기 커패시터의 제1 전극 노드에 상기 데이터 전압이 인가되고, 상기 커패시터의 제2 전극 노드에 상기 구동 소자의 문턱 전압 만큼 감소된 픽셀 구동 전압이 인가되는 표시장치.