KR20230009261A - 픽셀 회로와 이를 포함한 표시장치 - Google Patents

픽셀 회로와 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20230009261A
KR20230009261A KR1020210174570A KR20210174570A KR20230009261A KR 20230009261 A KR20230009261 A KR 20230009261A KR 1020210174570 A KR1020210174570 A KR 1020210174570A KR 20210174570 A KR20210174570 A KR 20210174570A KR 20230009261 A KR20230009261 A KR 20230009261A
Authority
KR
South Korea
Prior art keywords
voltage
gate
initialization
node
pulse
Prior art date
Application number
KR1020210174570A
Other languages
English (en)
Inventor
이현수
이용원
염서준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US17/839,174 priority Critical patent/US11776476B2/en
Priority to CN202210788118.XA priority patent/CN115602120A/zh
Publication of KR20230009261A publication Critical patent/KR20230009261A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

픽셀 회로와 이를 포함한 표시장치가 개시된다. 본 발명의 픽셀 회로는 픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제3 전극을 포함하여 발광 소자에 전류를 공급하는 구동 소자; 상기 제3 노드에 연결된 애노드 전극과, 상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자; 스캔 펄스에 응답하여 상기 제2 노드에 데이터 전압을 공급하는 제1 스위치 소자; 제1 초기화 펄스에 응답하여 상기 제3 노드에 상기 저전위 전원 전압 보다 낮은 음전압으로 설정된 제1 초기화 전압을 공급하는 제2 스위치 소자; 제2 초기화 펄스에 응답하여 상기 제2 노드에 상기 제1 초기화 전압 보다 높은 제2 초기화 전압을 공급하는 제3 스위치 소자; 및 상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터(Cst)를 포함한다.

Description

픽셀 회로와 이를 포함한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치(Electroluminescence Display)는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
유기 발광 표시장치의 픽셀 회로는 발광 소자와, 발광 소자를 구동하기 위한 구동 소자, 그리고 하나 이상의 스위치 소자를 포함한다. 스위치 소자들은 게이트 전압에 따라 온/오프되어 픽셀 회로의 주요 노드들을 연결하거나 차단한다. 구동 소자와 스위치 소자들은 트랜지스터로 구현될 수 있다.
유기 발광 표시장치의 픽셀 회로는 초기화 단계를 포함할 있다. 초기화 단계에서, 구동 소자의 소스 노드 전압이 0[V] 보다 높은 양의 전압으로 초기화될 수 있다. 이 경우, 발광 소자의 캐소드 전극에 인가되는 저전위 전원 전압이 상기 소스 노드 전압 이상의 전압을 사용할 필요가 있다. 이는 표시장치의 소비 전력 상승을 초래한다.
유기 발광 표시장치의 픽셀들에는 저전위 전원 전압이 공통으로 인가된다. 표시패널의 기생 용량과 발광 소자의 용량을 통해 데이터 전압이 변동되거나 상기 소스 노드의 전압이 변동될 때 저전위 전원 전압에 리플(ripple)이 발생될 수 있다. 이 경우, 발광 소자에 흐르는 전류가 변동되어 픽셀들의 휘도 변동이 초래될 수 있다. 예를 들어, 크로스토크 패턴(crosstalk pattern)을 포함한 입력 영상이 표시패널의 화면에 표시될 때 저전위 전원 전압에서 리플이 발생될 때, 라인 딤(line dim) 또는 블록 딤(block dim)이 시인될 수 있다. 상기 소스 노드의 전압과 저전위 전원 전압이 0[V] 이상의 전압으로 설정될 때 저전위 전원 전압의 리플이 커질 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 픽셀들 간에 공통으로 인가되는 저전위 전원 전압의 리플로 인한 화질 저하를 방지할 수 있는 픽셀 회로와 이를 포함한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 픽셀 회로는 픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제3 전극을 포함하여 발광 소자에 전류를 공급하는 구동 소자; 상기 제3 노드에 연결된 애노드 전극과, 상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자; 스캔 펄스에 응답하여 상기 제2 노드에 데이터 전압을 공급하는 제1 스위치 소자; 제1 초기화 펄스에 응답하여 상기 제3 노드에 상기 저전위 전원 전압 보다 낮은 음전압으로 설정된 제1 초기화 전압을 공급하는 제2 스위치 소자; 제2 초기화 펄스에 응답하여 상기 제2 노드에 상기 제1 초기화 전압 보다 높은 제2 초기화 전압을 공급하는 제3 스위치 소자; 및 상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터(Cst)를 포함한다.
본 발명의 표시장치는 상기 픽셀 회로를 포함한다.
본 발명은 구동 소자의 소스 노드를 음전압으로 초기화함으로써 저전위 전원 전압을 0[V] 또는 그라운드 전압(GND)으로 설정할 수 있다. 그 결과, 본 발명은 표시패널의 소비 전력을 줄일 수 있음은 물론, 저전위 전원 전압의 리플을 최소화할 수 있다. 또한, 본 발명은 데이터 전압(Vdata)을 낮출 수 있으므로 소비전력을 줄일 수 있다.
본 발명은 전원부에 음전압 발생회로를 추가할 필요 없이 표시패널 내에서 음전압을 생성할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시에에 따른 표시장치를 보여 주는 블록도이다.
도 2는 도 1에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 4는 도 3에 도시된 픽셀 회로에 인가되는 게이트 신호를 보여 주는 파형도이다.
도 5은 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 6은 도 5에 도시된 픽셀 회로에 인가되는 게이트 신호를 보여 주는 파형도이다.
도 7은 본 발명의 일 실시예에 따른 제1 초기화 전압이 픽셀들에 인가되는 경로를 보여 주는 도면이다.
도 8은 본 발명의 일 실시예에 따른 음전압 발생회로를 보여 주는 회로도이다.
도 9는 도 8에 도시된 음전압 발생회로를 확대한 회로도이다.
도 10은 도 8에 도시된 음전압 발생회로에 입력되는 제N-1 게이트 펄스와 제N 게이트 펄스의 일 예를 보여 주는 파형도이다.
도 11 및 도 12는 도 8에 도시된 음전압 발생회로의 동작을 단계적으로 보여 주는 회로도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
픽셀들 각각은 컬러 구현을 위하여 컬러가 서로 다른 복수의 서브 픽셀들로 나뉘어지고, 서브 픽셀들 각각은 스위치 소자 또는 구동 소자로 이용되는 트랜지스터를 포함한다. 이러한 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있다.
표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동 회로와, 게이트 신호를 게이트 라인들에 공급하는 게이트 구동 회로 등을 포함한다.
본 발명의 표시장치에서 픽셀 회로와 게이트 구동 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터는 MOSFET(Metal-Oxide-Semiconductor FET) 구조의 TFT로 구현될 수 있으며, 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다. 이하에서 픽셀 회로와 게이트 구동 회로를 구성하는 트랜지스터들은 Oxide TFT로 구현된 n 채널 Oxide TFT로 구현된 예를 중심으로 설명되나 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다. 또한, 이하의 실시예와 청구범위에서 구성 요소나 신호의 명칭으로 본 발명이 제한되지 않는다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동부, 및 픽셀들과 표시패널 구동부의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 X축 방향의 길이, Y축 방향의 폭 및 Z축 방향의 두께를 가지는 장방형 구조의 패널일 수 있다. 표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인들을 더 포함할 수 있다. 전원 라인들은 픽셀들(101)의 구동에 필요한 정전압을 픽셀들(101)에 공급한다. 예를 들어, 표시패널(100)에는 픽셀 구동 전압(ELVDD)이 인가되는 VDD 라인, 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인을 포함할 수 있다. 또한, 전원 라인들은 기준 전압(Vref)이 인가되는 REF 라인, 제1 초기화 전압(-Vx)이 인가되는 INIT1 라인, 제2 초기화 전압(Vinit)이 인가되는 INIT2 라인, 등을 더 포함할 수 있다.
표시패널(100)의 단면 구조는 도 2에 도시된 바와 같이 기판(10) 상에 적층된 회로층(12), 발광 소자층(14), 및 봉지층(encapsulation layer)(16)을 포함할 수 있다.
회로층(12)은 데이터 라인, 게이트 라인, 전원 라인 등의 배선들에 연결된 픽셀 회로를 포함한 TFT 어레이, 디멀티플렉서 어레이(112), 게이트 구동부(120) 등을 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층을 포함할 수 있다. 회로층(12)에 형성된 모든 트랜지스터들은 n 채널 Oxide TFT로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 발광 소자(EL)는 적색(Red, R) 발광 소자, 녹색(Green, G) 발광 소자, 및 청색(Blue, B) 발광 소자를 포함할 수 있다. 다른 실시예에서, 발광 소자층(14)은 백색 발광 소자와 컬러 필터를 포함할 수 있다. 발광 소자층(14)의 발광 소자들(EL)은 유기막 및 보호막을 포함한 보호층에 의해 덮여질 수 있다.
봉지층(16)은 회로층(12)과 발광 소자층(14)을 밀봉하도록 발광 소자층(14)을 덮는다. 봉지층(16)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분과 산소의 침투가 효과적으로 차단될 수 있다.
봉지층(16) 상에 도면에서 생략된 터치 센서층이 형성되고 그 위에 편광판이나 컬러필터층이 배치될 수 있다. 터치 센서층은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들을 포함할 수 있다. 터치 센서층은 터치 센서들의 용량을 형성하는 금속 배선 패턴들과 절연막들을 포함할 수 있다. 절연막들은 금속 배선 패턴들에서 교차되는 부분을 절연하고 터치 센서층의 표면을 평탄화할 수 있다. 편광판은 터치 센서층과 회로층의 금속에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 편광판 상에 커버 글래스가 접착될 수 있다. 컬러 필터층은 적색, 녹색, 및 청색 컬러 필터를 포함할 수 있다. 컬러 필터층은 블랙 매트릭스 패턴을 더 포함할 수 있다. 컬러 필터층은 회로층과 터치 센서층으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 픽셀 어레이에서 재현되는 영상의 색순도를 높일 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X축 방향)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다. 표시패널(100)은 플렉시블 표시패널로 제작될 수 있다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 픽셀 회로 각각은 데이터 라인과 게이트 라인들 그리고 전원 라인들에 연결된다.
픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(101)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 직류(DC) 전압(또는 정전압)을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압의 레벨을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGH). 게이트 오프 전압(VGL), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 제1 초기화 전압(-Vx), 제2 초기화 전압(Vinit), 기준 전압(Vref) 등의 직류 전압(또는 정전압)을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압VGH)과 게이트 오프 전압(VGL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 제1 초기화 전압(-Vx), 제2 초기화 전압(Vinit), 기준 전압(Vref) 등의 정전압은 픽셀들(101)에 공통으로 연결된 전원 라인들을 통해 픽셀들(101)에 공급된다. 픽셀 회로에 인가되는 정전압들은 전압 레벨이 서로 다를 수 있다.
제1 초기화 전압(-Vx)은 음전압 발생회로로터 발생될 수 있다. 음전압 발생회로는 전원부는 전원부(140)에 추가될 필요 없이 표시패널(100) 상에 배치될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(Timing controller)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다.
표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 포함할 수 있다.
디멀티플렉서 어레이(112)는 복수의 디멀티플렉서(De-multiplexer, DEMUX)를 이용하여 데이터 구동부(110)의 채널들을 출력된 데이터 전압을 데이터 라인들(102)에 순차적으로 공급한다. 디멀티플렉서는 표시패널(100) 상에 배치된 다수의 스위치 소자들을 포함할 수 있다. 디멀티플렉서가 데이터 구동부(110)의 출력 단자들과 데이터 라인들(102) 사이에 배치되면, 데이터 구동부(110)의 채널 개수가 감소될 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다.
표시패널 구동부는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 데이터 구동부(110)와 터치 센서 구동부는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC에 집적될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드(Low speed driving mode)로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수 만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 표시패널 구동부와 표시패널(100)의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나, 사용자 명령 또는 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 입력 받아 데이터 전압을 출력한다. 데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 감마 기준 전압(VGMA)은 분압회로를 통해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압(Vdata)은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상의 회로층(12)에 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 스캔 펄스, 센싱 펄스, 초기화 펄스, 발광 제어 펄스(이하, “펄스”라 함) 등 다양한 게이트 펄스를 포함할 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 태블릿 컴퓨터, 노트북 컴퓨터, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다. 호스트 시스템은 비디오 소스로부터의 영상 신호를 표시패널(100)의 해상도에 맞게 스케일링하여 타이밍 신호와 함께 타이밍 콘트롤러(130)에 전송할 수 있다.
타이밍 콘트롤러(130)는 노말 구동 모드(Normal driving mode)에서 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 자연수) Hz의 프레임 주파수로 표시패널 구동부의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(130)는 저속 구동 모드에서 노말 구동 모드에 비하여 픽셀 데이터가 픽셀들에 기입되는 프레임 레이트를 주파수를 낮춘다. 예를 들어, 노말 구동 모드에서 픽셀 데이터가 픽셀들에 기입되는 데이터 리프레쉬 프레임 주파수는 60Hz 이상의 주파수 예를 들어, 60Hz, 120Hz, 144Hz 중 어느 하나의 리프레쉬 레이트로 발생할 수 있으며, 저속 구동 모드의 데이터 리프레쉬 프레임(DRF)은 저속 구동 모드의 그 것 보다 낮은 주파수의 리프레쉬 레이트로 발생 수 있다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮추어 표시패널 구동부의 구동 주파수를 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
타이밍 콘트롤러(130)로부터 발생된 게이트 타이밍 제어신호는 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 구동부(120)의 시프트 레지스터에 입력될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호를 입력 받아 스타트 펄스와 시프트 클럭을 발생하여 게이트 구동부(120)의 시프트 레지스터에 제공할 수 있다.
도 3은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 4는 도 3에 도시된 픽셀 회로에 인가되는 게이트 신호를 보여 주는 파형도이다.
도 3 및 도 4를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 복수의 스위치 소자들(M01~M03), 및 커패시터(Cst)를 포함한다. 이 픽셀 회로에서 구동 소자(DT)와 스위치 소자들(M01~M03)은 n 채널 Oxide TFT로 구현될 수 있다.
이 픽셀 회로에는 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 제1 초기화 전압(-Vx), 제2 초기화 전압(Vinit) 등의 정전압이 인가된다. 픽셀 구동 전압(ELVDD)은 저전위 전원 전압(ELVSS) 보다 높은 전압이다. 저전위 전원 전압(ELVSS)은 0[V] 또는 그라운드 전압(GND)으로 설정된다. 제2 초기화 전압(Vinit)은 제1 초기화 전압(-Vx) 보다 높은 전압으로 설정된다. 제1 초기화 전압(-Vx)은 저전위 전원 전압(ELVSS) 보다 낮은 음(-)의 전압으로 설정될 수 있다. 게이트 온 전압(VGH)은 픽셀 구동 전압(ELVDD) 보다 높은 전압으로 설정될 수 있다. 게이트 오프 전압(VGL)은 저전위 전원 전압(ELVSS) 보다 낮은 전압으로 설정될 수 있다.
픽셀 회로는 내부 보상 모드로 구동될 수 있다. 내부 보상 모드에서, 픽셀 회로의 구동 기간은 초기화 단계(INIT), 센싱 단계(SEN), 어드레싱 단계(WR), 부스팅 단계(BOOST), 및 발광 단계(EMIS)로 나뉘어질 수 있다. 초기화 단계(INIT)에서 픽셀 회로의 제2 및 제3 노드들(DRG, DRS)과 커패시터(Cst)가 초기화되고, 구동 소자(DT)가 턴-온된다. 센싱 단계(SEN)에서 제3 노드(DRS)의 전압이 상승하여 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 보다 낮아질 때 구동 소자(DT)가 턴-오프된다. 센싱 단계(SEN)에서 구동 소자(DT)가 턴-오프될 때 샘플링된 구동 소자(DT)의 문턱 전압(Vth)이 저장된다. 어드레싱 단계(WR)에서 데이터 전압(Vdata)이 제2 노드(DRG)에 인가되면, 구동 소자(DT)의 게이트 전압은 문턱 전압(Vth)만큼 보상된 데이터 전압(Vdata)으로 변한다. 부스팅 단계(BOOST)에서 플로팅(Floating)된 제2 노드(DRG)와 제3 노드(DRS)의 전압이 상승하여 발광 소자(EL)의 양단 사이에 연결된 커패시터가 충전된다. 발광 소자(EL)의 양단 사이에 연결된 커패시터는 도면에서 생략되어 있다. 발광 단계(EMIS)에서, 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)를 구동하는 전류가 발생된다.
게이트 구동부(120)는 제1 초기화 펄스(SINIT)를 순차적으로 출력하는 제1 시프트 레지스터, 제2 초기화 펄스(INIT)를 순차적으로 출력하는 제2 시프트 레지스터, 및 스캔 펄스(SCAN)를 순차적으로 출력하는 제3 시프트 레지스터를 포함할 수 있다.
제1 초기화 펄스(SINIT)는 초기화 단계(INIT)에서 게이트 온 전압(VGH)으로 발생되고, 센싱 단계(SEN), 어드레싱 단계(WR), 부스팅 단계(BOOST), 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)이다. 제2 초기화 펄스(INIT)는 초기화 단계(INIT)와 센싱 단계(SEN)에서 게이트 온 전압(VGH)으로 발생된다. 제2 초기화 펄스(INIT)는 어드레싱 단계(WR), 부스팅 단계(BOOST), 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)이다. 스캔 펄스(SCAN)는 픽셀 데이터의 데이터 전압(Vdata)에 동기되어 어드레싱 단계(WR)에서 게이트 온 전압(VGH)으로 발생된다. 스캔 펄스(SCAN)는 초기화 단계(INIT), 센싱 단계(SEN), 부스팅 단계(BOOST), 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)이다.
발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 그 전극들 사이에 연결된 유기 화합물층을 포함한 OLED로 구현될 수 있다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성된다. 이 때, 발광층(EML)으로부터 가시광이 방출될 수 있다. 발광 소자(EL)의 애노드 전극은 제3 노드(DRS)에 연결되고, 그 캐소드 전극에는 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인에 연결될 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)를 구동하기 위한 전류를 발생한다. 구동 소자(DT)는 제2 노드(DRG)에 연결된 게이트 전극, 픽셀 구동 전압(ELVDD)이 인가되는 제1 노드(DRD)에 연결된 제1 전극, 및 제3 노드(DRS)에 연결된 제3 전극을 포함한다. 커패시터(Cst)는 제2 노드(DRG)와 제3 노드(DRS) 사이에 연결된다.
제1 스위치 소자(M01)는 스캔 펄스(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 어드레싱 단계(WR)에서 데이터 전압(Vdata)을 제2 노드(DRG)에 공급한다. 제1 스위치 소자(M01)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 데이터 전압(Vdata)이 인가되는 데이터 라인에 연결된 제1 전극, 및 제2 노드(DRG)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(M02)는 제1 초기화 펄스(SINIT)의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(INIT)에서 제1 초기화 전압(-Vx)을 제3 노드(DRS)에 공급한다. 제2 스위치 소자(M02)는 제1 초기화 펄스(SINIT)가 인가되는 제2 게이트 라인에 연결된 게이트 전극, 제3 노드(DRS)에 연결된 제1 전극, 및 제1 초기화 전압(-Vx)이 인가되는 INIT1 라인에 연결된 제2 전극을 포함한다.
제3 스위치 소자(M03)는 제2 초기화 펄스(INIT)의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(INIT)와 센싱 단계(SEN)에서 제2 초기화 전압(Vinit)을 제2 노드(DRG)에 공급한다. 제3 스위치 소자(M03)는 제2 초기화 펄스(INIT)가 인가되는 제3 게이트 라인에 연결된 게이트 전극, 제2 초기화 전압(Vinit)이 인가되는 INI 라인에 연결된 제1 전극, 및 제2 노드(DRG)에 연결된 제2 전극을 포함한다.
본 발명은 픽셀 회로의 제3 노드(DRS)를 음전압 즉, 제1 초기화 전압(-Vx)으로 초기화함으로써 저전위 전원 전압(ELVSS)을 0[V] 또는 그라운드 전압(GND)으로 설정할 수 있다. 그 결과, 본 발명은 표시패널(100)의 소비 전력을 줄일 수 있음은 물론, 저전위 전원 전압(ELVSS)의 리플을 최소화할 수 있다. 데이터 전압(Vdata)과 게이트 펄스의 변동시 기생 용량과 발광 소자(EL)의 양단에 연결된 커패시터를 통해 발생하는 리플 성분이 저항이 적은 VSS 라인으로 방전되어 저전위 전원 전압(ELVSS)의 리플이 최소화될 수 있다. 또한, 본 발명은 저전위 전원 전압(ELVSS)이 0[V] 보다 높은 전압일 때의 데이터 전압 보다 낮은 전압으로 데이터 전압(Vdata)을 사용할 수 있으므로 소비 전력을 더 줄일 수 있다.
표시패널(100)의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 픽셀 회로에 내부 보상 회로가 내장되거나 외부 보상 회로가 연결될 수 있다. 내부 보상 회로는 도 3 및 도 4에 도시된 바와 같이 픽셀 회로 각각에 구현된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 전기적 특성을 샘플링하여 그 전기적 특성만큼 구동 소자의 게이트-소스간 전압(Vgs)을 보상한다. 외부 보상 회로는 픽셀 회로에 연결된 외부 보상 회로를 이용하여 구동 소자의 전기적 특성을 센싱한 결과를 바탕으로 보상값을 생성하여 그 구동 소자의 전기적 특정 변화를 보상한다.
외부 보상 회로는 픽셀 회로에 연결된 REF 라인(또는 센싱 라인)과, REF 라인에 저장된 센싱 전압을 디지털 데이터로 변환하는 ADC(Analog to Digital Converter)를 포함한다. 센싱 전압은 구동 소자(DT)의 전기적 특성 예를 들어, 문턱 전압 및/또는 이동도를 포함할 수 있다. ADC의 입력단에 적분기가 연결될 수 있다. 외부 보상 회로가 적용된 타이밍 콘트롤러(130)는 ADC로부터 입력된 센싱 데이터에 따라 구동 소자(DT)의 전기적 특성 변화를 보상하기 위한 보상값을 생성하고, 이 보상값을 입력 영상의 픽셀 데이터에 더하거나 곱하여 구동 소자(DT)의 전기적 특성 변화를 보상할 수 있다. ADC는 데이터 구동부(110)에 내장될 수 있다.
본 발명은 내부 보상과 외부 보상을 병행하는 하이브리드 구동 방법으로 픽셀 회로를 구동할 수 있다. 이 경우, 노말 구동 모드는 내부 보상 모드와 외부 보상 모드를 포함할 수 있다. 구동 소자의 문턱 전압은 픽셀들의 누적 구동 시간이 길어질수록 시프트되어, 내부 보상 만으로는 구동 소자의 문턱 전압의 보상이 부족하게 될 수 있다.
타이밍 콘트롤러(130)는 미리 설정된 예측 모델에 따라 픽셀들의 누적 구동 시간이 미리 설정된 보상 모드 변경 시점에 도달하기 전까지 내부 보상 구동 모드로 픽셀들을 구동하고, 보상 모드 변경 시점 이후에 내부 보상 구동 모드와 외부 보상 모드를 함께 적용할 수 있다. 예를 들어, 보상 모드 변경 시점 이후에 미리 설정된 센싱 모드에 픽셀들은 외부 보상 모드로 구동되고, 센싱 모드 이외의 디스플레이 모드에서 픽셀들이 내부 보상 모드로 구동될 수 있다. 센싱 모드는 표시장치의 전원이 켜진 직후의 파워 온 시퀀스(Power on sequence), 표시장치의 전원이 꺼진 직후의 파워 오프 시퀀스(Power off sequence), 디스플레이 모드의 프레임 기간들 사이에서 입력 영상의 픽셀 데이터가 수신되지 않는 버티컬 블랭크 기간(Vertical blank period)에 설정될 수 있다. 또한, 센싱 모드는 사용자 선택에 따라 임의로 활성화될 수 있다. 디스플레이 모드는 픽셀들에 픽셀 데이터가 기입되는 프레임 기간에서 버티컬 블랭크 기간을 제외한 액티브 기간으로 설정될 수 있다. 디스플레이 모드에서, 매 프레임 기간마다 액티브 기간 동안, 픽셀 라인들이 순차적으로 스캐닝되어 픽셀들에 픽셀 데이터가 기입된다.
도 5은 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 6은 도 5에 도시된 픽셀 회로에 인가되는 게이트 신호를 보여 주는 파형도이다. 도 6에서, 'NBD'는 내부 보상 모드이고, 'YBD'는 외부 보상 모드이다. 도 5에 도시된 픽셀 회로에서 전술한 실시예의 픽셀 회로와 실질적으로 동일한 회로 구성에 대하여는 상세한 설명을 생략하기로 한다.
도 5 및 도 6을 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 복수의 스위치 소자들(M01~M04), 및 커패시터(Cst)를 포함한다. 이 픽셀 회로에서 구동 소자(DT)와 스위치 소자들(M01~M04)은 n 채널 Oxide TFT로 구현될 수 있다.
이 픽셀 회로에는 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 제1 초기화 전압(-Vx), 제2 초기화 전압(Vinit), 기준 전압(Vref) 등의 정전압이 인가된다. 픽셀 구동 전압(ELVDD)은 저전위 전원 전압(ELVSS) 보다 높은 전압이다. 저전위 전원 전압(ELVSS)은 0[V] 또는 그라운드 전압(GND)으로 설정된다. 제2 초기화 전압(Vinit)은 저전위 전원 전압(ELVSS)과 제1 초기화 전압(-Vx) 보다 높은 전압으로 설정된다. 제1 초기화 전압(-Vx)은 저전위 전원 전압(ELVSS) 보다 낮은 음(-)의 전압으로 설정될 수 있다. 기준 전압(Vref)은 저전위 전원 전압(ELVSS) 보다 높고, 제2 초기화 전압(Vinit) 보다 낮은 전압으로 설정될 수 있다. 게이트 온 전압(VGH)은 픽셀 구동 전압(ELVDD) 보다 높은 전압으로 설정될 수 있다. 게이트 오프 전압(VGL)은 저전위 전원 전압(ELVSS) 보다 낮은 전압으로 설정될 수 있다.
게이트 구동부(120)는 제1 초기화 펄스(SINIT)를 순차적으로 출력하는 제1 시프트 레지스터, 제2 초기화 펄스(INIT)를 순차적으로 출력하는 제2 시프트 레지스터, 스캔 펄스(SCAN)를 순차적으로 출력하는 제3 시프트 레지스터, 및 센싱 펄스(SENSE)를 순차적으로 출력하는 제4 시프트 레지스터를 포함할 수 있다.
이 픽셀 회로는 내부 보상 모드(NBD)와 외부 보상 모드(YBD)으로 구동될 수 있다.
내부 보상 모드(NBD)에서, 픽셀 회로의 구동 기간은 초기화 단계(INIT), 센싱 단계(SEN), 어드레싱 단계(WR), 부스팅 단계(BOOST), 및 발광 단계(EMIS)로 나뉘어질 수 있다. 초기화 단계(INIT)에서 픽셀 회로의 제2 및 제3 노드들(DRG, DRS)과 커패시터(Cst)가 초기화되고, 구동 소자(DT)가 턴-온된다. 센싱 단계(SEN)에서 제3 노드(DRS)의 전압이 상승하여 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 보다 낮아질 때 구동 소자(DT)가 턴-오프된다. 센싱 단계(SEN)에서 구동 소자(DT)가 턴-오프될 때 샘플링된 구동 소자(DT)의 문턱 전압(Vth)이 저장된다. 어드레싱 단계(WR)에서 데이터 전압(Vdata)이 제2 노드(DRG)에 인가되면, 구동 소자(DT)의 게이트 전압은 문턱 전압(Vth)만큼 보상된 데이터 전압(Vdata)으로 변한다. 부스팅 단계(BOOST)에서 플로팅(Floating)된 제2 노드(DRG)와 제3 노드(DRS)의 전압이 상승하여 발광 소자(EL)의 양단 사이에 연결된 커패시터가 충전된다. 발광 단계(EMIS)에서, 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)를 구동하는 전류가 발생된다.
제1 초기화 펄스(SINIT)는 어드레싱 단계(WR)에서 게이트 온 전압(VGH)으로 발생되고, 초기화 단계(INIT), 센싱 단계(SEN), 부스팅 단계(BOOST), 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)이다. 제2 초기화 펄스(INIT)는 초기화 단계(INIT)와 센싱 단계(SEN)에서 게이트 온 전압(VGH)으로 발생된다. 제2 초기화 펄스(INIT)는 어드레싱 단계(WR), 부스팅 단계(BOOST), 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)이다. 스캔 펄스(SCAN)는 픽셀 데이터의 데이터 전압(Vdata)에 동기되어 어드레싱 단계(WR)에서 게이트 온 전압(VGH)으로 발생된다. 스캔 펄스(SCAN)는 초기화 단계(INIT), 센싱 단계(SEN), 부스팅 단계(BOOST), 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)이다.
발광 소자(EL)의 애노드 전극은 제3 노드(DRS)에 연결되고, 그 캐소드 전극에는 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인에 연결될 수 있다. 구동 소자(DT)는 제2 노드(DRG)에 연결된 게이트 전극, 픽셀 구동 전압(ELVDD)이 인가되는 제1 노드(DRD)에 연결된 제1 전극, 및 제3 노드(DRS)에 연결된 제3 전극을 포함한다. 커패시터(Cst)는 제2 노드(DRG)와 제3 노드(DRS) 사이에 연결된다.
제1 스위치 소자(M01)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된 제1 전극, 및 제2 노드(DRG)에 연결된 제2 전극을 포함한다. 제2 스위치 소자(M02)는 제1 초기화 펄스(SINIT)가 인가되는 제2 게이트 라인에 연결된 게이트 전극, 제3 노드(DRS)에 연결된 제1 전극, 및 제1 초기화 전압(-Vx)이 인가되는 INIT1 라인(INIT1)에 연결된 제2 전극을 포함한다. 제3 스위치 소자(M03)는 제2 초기화 펄스(INIT)가 인가되는 제3 게이트 라인에 연결된 게이트 전극, 제2 초기화 전압(Vinit)이 인가되는 INIT1 라인(INIT1)에 연결된 제1 전극, 및 제2 노드(DRG)에 연결된 제2 전극을 포함한다.
제4 스위치 소자(M04)는 센싱 펄스(SENSE)가 인가되는 제4 게이트 라인에 연결된 게이트 전극, 제3 노드(DRS)에 연결된 제1 전극, 및 기준 전압(Vref)이 인가되는 REF 라인(RL)에 연결된 제2 전극을 포함한다. 내부 보상 모드(NBD)에서 센싱 펄스(SENSE)는 게이트 오프 전압(VGL)을 유지한다. 따라서, 제4 스위치 소자(M04)는 내부 보상 모드에서 오프 상태이다. 그 결과, 내부 보상 모드(NBD)에서 제3 노드(DRS)는 REF 라인(RL)과 전기적으로 분리된다.
외부 보상 모드(YBD)에서, 픽셀 회로의 구동 기간은 초기화 단계(INIT), 센싱 단계(SEN), 샘플링 단계(SMPL), 및 발광 단계(EMIS)로 나뉘어질 수 있다. 샘플링 단계(SMPL)와 발광 단계(EMIS) 사이에 부스팅 단계가 설정될 수 있다. 부스팅 단계에서 게이트 신호(SCAN, SNIT, INIT, SENSE)는 게이트 오프 전압(VGL)이다.
제1 및 제2 초기화 펄스(SINIT, INIT)는 외부 보상 모드(YBD)에서 게이트 오프 전압(VGL)을 유지한다. 따라서, 외부 보상 모드(YBD)에서 제2 및 제3 스위치 소자들(M02, M03)이 오프 상태를 유지하기 때문에 제2 노드(DRG)는 INIT2 라인(INIT2)과 전기적으로 분리되고, 제3 노드(DRS)는 INIT1 라인(INIT1)과 전기적으로 분리되고, 된다.
스캔 펄스(SCAN)는 외부 보상 모드(YBD)에서 초기화 단계(INIT), 센싱 단계(SEN), 및 샘플링 단계(SMPL)에서 게이트 온 전압(VGH)으로 발생된다. 스캔 펄스(SCAN)는 외부 보상 모드(YBD)에서 발광 단계(EMIS)에서 게이트 오프 전압(VGL)이다.
센싱 펄스(SENSE)는 외부 보상 모드(YBD)에서 초기화 단계(INIT)와 센싱 단계(SEN)에서 게이트 온 전압(VGH)으로 발생된다. 센싱 펄스(SENSE)는 외부 보상 모드(YBD)에서 샘플링 단계(SMPL)와 발광 단계(EMIS)에서 게이트 오프 전압이다. 센싱 펄스(SENSE)는 스캔 펄스(SCAN)가 게이트 온 전압(VGH)으로 반전되는 라이징 에지(Rising edge) 보다 늦게 게이트 온 전압(VGH)으로 라이징된 후, 스캔 펄스(SCAN)가 게이트 오프 전압(VGL)으로 반전되는 폴링 에지(Falling edge) 보다 먼저 게이트 오프 전압(VGL)으로 폴링된다. 따라서, 제4 스위치 소자(M04)는 외부 보상 모드(YBD)에서 초기화 단계(INIT)와 센싱 단계(SEN)에 턴-온되어 제3 노드(DRS)에 기준 전압(Vref)을 공급한다.
기준 전압(Vref)이 인가되는 REF 라인(RL)에는 기준 전압 스위치 소자(SPRE)와, 샘플링 스위치 소자(SAM)가 연결될 수 있다. 기준 전압 스위치 소자(SPRE)와 샘플링 스위치 소자(SAM)는 타이밍 콘트롤러(130)의 제어 하에 온/오프된다. 기준 전압 스위치 소자(SPRE)는 초기화 단계(INIT)에서 턴-온되어 기준 전압(Vref)을 REF 라인(RL)에 공급한다. 초기화 단계(INIT)에서 기준 전압 스위치 소자(SPRE)가 턴-오프된 이후에, 제4 스위치 소자(M04)가 센싱 펄스(SENSE)에 응답하여 턴-온될 수 있다. 샘플링 스위치 소자(SAM)는 샘플링 단계(SMPL)에서 턴-온되어 REF 라인(RL)을 ADC에 연결한다.
기준 전압 스위치 소자(SPRE), 샘플링 스위치 소자(SAM), 및 ADC는 데이터 구동부(110)가 집적된 드라이브 IC(Integrated circuit)에 내장될 수 있다.
도 7은 본 발명의 일 실시예에 따른 제1 초기화 전압(-Vx)이 픽셀들에 인가되는 경로를 보여 주는 도면이다.
도 7을 참조하면, 데이터 구동부(110)는 하나 이상의 드라이브 IC들(SIC) 각각에 집적될 수 있다. 표시패널(PNL)에 COF(Chip on Film)이 접착될 수 있다. 드라이브 IC(SIC)는 COF 상에 실장된다. COF는 소스 PCB(Printed Circuit Board, SPCB)와 표시패널(PNL) 사이에 연결되고, 드라이브 IC(SIC)의 출력 단자들이 표시패널(100)에 전기적으로 연결된다.
타이밍 콘트롤러(130)와 전원부(140)는 콘트롤 PCB(CPCB) 상에 실장될 수 있다. 콘트롤 PCB(CPCB)는 가요성 회로 필름 예를 들어, FPC(flexible printed circuit)를 통해 소스 PCB(SPCB)에 연결될 수 있다. 전원부(140)의 적어도 일부는 소스 PCB(SPCB) 상에 배치될 수 있다.
전원부(140)로부터 출력되는 정전압들은 소스 PCB(SPCB)와 COF의 더미 배선들을 경유하여 표시패널(PNL)에 공급될 수 있다. 제1 초기화 전압(-Vx)은 콘트롤 PCB(CPCB) 또는 소스 PCB(SPCB) 상에 형성된 전원부(140)의 음전압 발생회로로부터 발생되어 COF의 더미 배선을 통해 표시패널(PNL)의 픽셀들에 공급될 수 있다. COF의 더미 배선은 COF 상에서 드라이브 IC(SIC) 밖에 형성된 배선이다.
도 8, 도 9, 도 11 및 도 12는 본 발명의 일 실시예에 따른 음전압 발생회로(VXC)를 보여 주는 회로도이다. 도 10은 음전압 발생회로에 입력되는 제N-1(N은 양의 정수) 게이트 펄스와 제N 게이트 펄스의 일 예를 보여 주는 파형도이다.
도 8 내지 도 12를 참조하면, 음전압 발생회로(VXC)는 제N-1 게이트 펄스와 제N 게이트 펄스에 응답하여 제1 초기화 전압(-Vx)을 발생한다. 여기서, 게이트 펄스는 픽셀 회로의 제3 노드(DRS)에 제1 초기화 전압(-Vx)을 인가하는 스위치 소자를 제어하는 게이트 펄스일 수 있다. 예를 들어, 도 3 및 도 5에 도시된 픽셀 회로에서 게이트 펄스는 제1 초기화 펄스(SINIT)일 수 있으며 혹은, 이와 동기되는 별도의 게이트 펄스일 수 있다. 제N-1 게이트 펄스와 제N 게이트 펄스는 도 10에 도시된 바와 같이 게이트 구동부(120)의 시프트 레지스터로부터 순차적으로 발생될 수 있다. 이하에서, “제N-1 게이트 펄스”와 “제N 게이트 펄스”를 각각 “제N-1 초기화 펄스[SINIT(N-1)]”과 “제N 초기화 펄스[SINIT(N-1)]”로 설명하나 이에 한정되지 않는다.
음전압 발생회로(VXC)는 표시패널(PNL)의 회로층(12)에 형성되고, 픽셀 어레이 밖의 베젤 영역에 배치되거나 픽셀 어레이 내에 배치될 수 있다. 또한, 음전압 발생회로(VXC)는 드라이브 IC(SIC)에 내장될 수 있다. 음전압 발생회로(VXC)는 둘 이상의 픽셀 회로들에 공통으로 연결될 수 있다. 음전압 발생회로(VXC)에 연결된 픽셀 회로들은 동일한 픽셀 라인에 배치되어 게이트 라인들과 INIT1 라인(INIT)을 공유할 수 있다. 다시 말하여, 복수의 픽셀들이 하나의 음전압 발생회로(VXC)에 연결되어, 그 음전압 발생회로(VXC)로부터 발생되는 제1 초기화 전압(-VX)을 공급 받을 수 있다.
음전압 발생회로(VXC)는 제1 내지 제4 스위치 소자들(T1~T4)과, 커패시터(C)를 포함한다. 음전압 발생회로(VXC)가 표시패널(PNL)의 회로층(12)에 형성될 경우, 스위치 소자들(T1~T4)은 n 채널 Oxide TFT로 구현될 수 있다.
음전압 발생회로(VXC)에 저전위 전원 전압(ELVSS)과 기준 전압(Vref)이 공급된다. 저전위 전원 전압(ELVSS)은 0[V] 또는 그라운드 전압(GND)이다. 기준 전압(Vref)은 저전위 전원 전압(ELVSS) 보다 높은 양전압 예를 들어, 1[V]일 수 있다.
커패시터(C)는 A 노드(a)와 B 노드(b) 사이에 연결된다. 제1 스위치 소자(T1)는 제N-1 초기화 펄스[SINIT(N-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 저전위 전원 전압(ELVSS)이 인가되는 VSS 노드를 A 노드(a)에 연결한다. VSS 노드는 VSS 라인(VSS)에 연결될 수 있다. 제1 스위치 소자(T1)는 제N-1 초기화 펄스[SINIT(N-1)]가 인가되는 게이트 전극, VSS 노드에 연결된 제1 전극, 및 A 노드(a)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(T2)는 제N-1 초기화 펄스[SINIT(N-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 B 노드(b)를 기준 전압(Vref)이 인가되는 REF 노드에 연결한다. REF 노드는 REF 라인에 연결될 수 있다. 제2 스위치 소자(T2)는 제N-1 초기화 펄스[SINIT(N-1)]가 인가되는 게이트 전극, B 노드(b)에 연결된 제1 전극, 및 REF 노드에 연결된 제2 전극을 포함한다.
제3 스위치 소자(T3)는 제N 초기화 펄스[SINIT(N)]의 게이트 온 전압(VGH)에 따라 턴-온되어 저전위 전원 전압(ELVSS)이 인가되는 VSS 노드를 B 노드(b)에 연결한다. 제3 스위치 소자(T3)는 제N 초기화 펄스[SINIT(N)]가 인가되는 게이트 전극, VSS 노드에 연결된 제1 전극, 및 B 노드(b)에 연결된 제2 전극을 포함한다.
제4 스위치 소자(T4)는 제N 초기화 펄스[SINIT(N)]의 게이트 온 전압(VGH)에 따라 턴-온되어 A 노드(a)를 INIT1 라인에 연결한다. 제4 스위치 소자(T4)를 통해 출력되는 음전압 즉, 제1 초기화 전압(-Vx)은 INIT1 라인(INIT1)을 통해 픽셀들에 공급된다. 제4 스위치 소자(T4)는 제N 초기화 펄스[SINIT(N)]가 인가되는 게이트 전극, A 노드(a)에 연결된 제1 전극, 및 INIT1 라인에 연결된 제2 전극을 포함한다.
제N-1 초기화 펄스[SINIT(N-1)]가 음전압 발생회로(VXC)에 입력될 때, 도 11에 도시된 바와 같이 제1 및 제2 스위치 소자들(T1, T2)이 턴-온되는 반면, 제3 및 제4 스위치 소자들(T3, T4)은 턴-오프된다. 이 때, A 노드(a)에 ELVSS = 0[V]가 인가되고, B 노드(b)에 Vref = 1[V]가 인가되어 커패시터(C)에 1V가 저장된다.
이어서, 제N 초기화 펄스[SINIT(N)]가 음전압 발생회로(VXC)에 입력될 때, 도 12에 도시된 바와 같이 제3 및 제4 스위치 소자들(T3, T4)이 턴-온되는 반면, 제1 및 제2 스위치 소자들(T1, T2)은 턴-오프된다. 이 때, B 노드(b)에 ELVSS = 0[V]이 인가되기 때문에, A 노드(a)에 -1[V]로 변한다. 따라서, 제N 초기화 펄스[SINIT(N)]가 게이트 온 전압(VGH)으로 발생될 때, INIT1 라인(INIT1)을 통해 픽셀들에 음전압의 제1 초기화 전압(-Vx)이 인가된다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, PNL: 표시패널 110, SIC: 데이터 구동부
120: 게이트 구동부 130: 타이밍 콘트롤러
EL: 픽셀 회로의 발광 소자 DT: 픽셀 회로의 구동 소자
M01~M04: 픽셀 회로의 스위치 소자 Cst: 픽셀 회로의 커패시터
ELVDD: 픽셀 구동 전압 ELVSS: 저전위 전원 전압
-Vx: 제1 초기화 전압 Vinit: 제2 초기화 전압
Vref: 기준 전압 VXC: 음전압 발생회로

Claims (18)

  1. 픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제3 전극을 포함하여 발광 소자에 전류를 공급하는 구동 소자;
    상기 제3 노드에 연결된 애노드 전극과, 상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    스캔 펄스에 응답하여 상기 제2 노드에 데이터 전압을 공급하는 제1 스위치 소자;
    제1 초기화 펄스에 응답하여 상기 제3 노드에 상기 저전위 전원 전압 보다 낮은 음전압으로 설정된 제1 초기화 전압을 공급하는 제2 스위치 소자;
    제2 초기화 펄스에 응답하여 상기 제2 노드에 상기 제1 초기화 전압 보다 높은 제2 초기화 전압을 공급하는 제3 스위치 소자; 및
    상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터를 포함하는 픽셀 회로.
  2. 제 1 항에 있어서,
    상기 저전위 전원 전압은 0[V] 인 픽셀 회로.
  3. 제 1 항에 있어서,
    상기 제1 스위치 소자는,
    상기 스캔 펄스가 인가되는 게이트 전극, 상기 데이터 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제2 스위치 소자는,
    상기 제1 초기화 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제1 초기화 전압이 인가되는 제2 전극을 포함하고,
    상기 제3 스위치 소자는,
    상기 제2 초기화 펄스가 인가되는 게이트 전극, 상기 제2 초기화 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
  4. 제 3 항에 있어서,
    상기 픽셀 회로의 구동 기간은 초기화 단계, 센싱 단계, 어드레싱 단계, 부스팅 단계, 및 발광 단계로 나뉘어지고,
    상기 제1 내지 제3 스위치 소자들은 게이트 온 전압에 따라 턴-온되고, 게이트 오프 전압에 따라 턴-오프되며,
    상기 제1 초기화 펄스는 상기 초기화 단계에서 게이트 온 전압으로 발생되고, 상기 센싱 단계, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 발광 단계에서 상기 게이트 오프 전압이고,
    상기 제2 초기화 펄스는 상기 초기화 단계와 상기 센싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 발광 단계에서 상기 게이트 오프 전압이고,
    상기 스캔 펄스는 상기 어드레싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 센싱 단계, 상기 부스팅 단계, 및 상기 발광 단계에서 상기 게이트 오프 전압인 픽셀 회로.
  5. 제 1 항에 있어서,
    센싱 펄스에 응답하여 상기 저전위 전원 전압 보다 높고, 상기 제2 초기화 전압 보다 낮은 전압으로 설정된 기준 전압을 상기 제3 노드에 공급하는 제4 스위치 소자를 더 포함하는 픽셀 회로.
  6. 제 5 항에 있어서,
    상기 제4 스위치 소자는 상기 센싱 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 기준 전압이 인가되는 제2 전극을 포함하는 픽셀 회로.
  7. 제 6 항에 있어서,
    상기 픽셀 회로의 구동 기간은 내부 보상 모드에서 제1 초기화 단계, 제1 센싱 단계, 어드레싱 단계, 부스팅 단계, 및 제1 발광 단계로 나뉘어지고,
    상기 제1 내지 제3 스위치 소자들은 게이트 온 전압에 따라 턴-온되고, 게이트 오프 전압에 따라 턴-오프되며,
    상기 제1 초기화 펄스는 상기 제1 초기화 단계에서 게이트 온 전압으로 발생되고, 상기 제1 센싱 단계, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 제1 발광 단계에서 상기 게이트 오프 전압이고,
    상기 제2 초기화 펄스는 상기 제1 초기화 단계와 상기 제1 센싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 제1 발광 단계에서 상기 게이트 오프 전압이고,
    상기 스캔 펄스는 상기 어드레싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 제1 초기화 단계, 상기 제1 센싱 단계, 상기 부스팅 단계, 및 상기 제1 발광 단계에서 상기 게이트 오프 전압인 픽셀 회로.
  8. 제 7 항에 있어서,
    상기 픽셀 회로의 구동 기간은 외부 보상 모드에서 제2 초기화 단계, 제2 센싱 단계, 샘플링 단계, 및 제2 발광 단계로 나뉘어지고,
    상기 제1 및 제2 초기화 펄스들은 상기 외부 보상 모드에서 게이트 오프 전압을 유지하고,
    상기 스캔 펄스는 상기 제2 초기화 단계, 상기 제2 센싱 단계, 및 상기 샘플링 단계에서 상기 게이트 온 전압으로 발생되고, 상기 제2 발광 단계에서 게이트 오프 전압이고,
    상기 센싱 펄스는 상기 제2 초기화 단계와 상기 제2 센싱 단계에서 게이트 온 전압으로 발생되고, 상기 샘플링 단계와 상기 제2 발광 단계에서 게이트 오프 전압인 픽셀 회로.
  9. 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 복수의 전원 라인들, 및 상기 데이터 라인들과 상기 게이트 라인들 및 상기 전원 라인들에 연결된 복수의 픽셀 회로가 배치된 표시패널;
    상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 데이터 구동부; 및
    상기 게이트 라인들에 게이트 신호를 공급하는 게이트 구동부를 포함하고,
    상기 게이트 신호는, 제1 초기화 펄스, 제2 초기화 펄스, 및 스캔 펄스를 포함하고,
    상기 픽셀 회로들 각각은,
    픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제3 전극을 포함하여 발광 소자에 전류를 공급하는 구동 소자;
    상기 제3 노드에 연결된 애노드 전극과, 상기 픽셀 구동 전압 보다 낮은 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    상기 스캔 펄스에 응답하여 상기 제2 노드에 데이터 전압을 공급하는 제1 스위치 소자;
    상기 제1 초기화 펄스에 응답하여 상기 제3 노드에 상기 저전위 전원 전압 보다 낮은 음전압으로 설정된 제1 초기화 전압을 공급하는 제2 스위치 소자;
    상기 제2 초기화 펄스에 응답하여 상기 제2 노드에 상기 제1 초기화 전압 보다 높은 제2 초기화 전압을 공급하는 제3 스위치 소자; 및
    상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터를 포함하는 표시장치.
  10. 제 9 항에 있어서,
    상기 저전위 전원 전압은 0[V] 인 표시장치.
  11. 제 9 항에 있어서,
    상기 픽셀 회로의 구동 기간은 초기화 단계, 센싱 단계, 어드레싱 단계, 부스팅 단계, 및 발광 단계로 나뉘어지고,
    상기 제1 내지 제3 스위치 소자들은 게이트 온 전압에 따라 턴-온되고, 게이트 오프 전압에 따라 턴-오프되며,
    상기 제1 초기화 펄스는 상기 초기화 단계에서 게이트 온 전압으로 발생되고, 상기 센싱 단계, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 발광 단계에서 상기 게이트 오프 전압이고,
    상기 제2 초기화 펄스는 상기 초기화 단계와 상기 센싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 발광 단계에서 상기 게이트 오프 전압이고,
    상기 스캔 펄스는 상기 어드레싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 센싱 단계, 상기 부스팅 단계, 및 상기 발광 단계에서 상기 게이트 오프 전압인 표시장치.
  12. 제 9 항에 있어서,
    센싱 펄스에 응답하여 상기 저전위 전원 전압 보다 높고, 상기 제2 초기화 전압 보다 낮은 전압으로 설정된 기준 전압을 상기 제3 노드에 공급하는 제4 스위치 소자를 더 포함하는 표시장치.
  13. 제 12 항에 있어서,
    상기 픽셀 회로의 구동 기간은 내부 보상 모드에서 제1 초기화 단계, 제1 센싱 단계, 어드레싱 단계, 부스팅 단계, 및 제1 발광 단계로 나뉘어지고,
    상기 제1 내지 제3 스위치 소자들은 게이트 온 전압에 따라 턴-온되고, 게이트 오프 전압에 따라 턴-오프되며,
    상기 제1 초기화 펄스는 상기 제1 초기화 단계에서 게이트 온 전압으로 발생되고, 상기 제1 센싱 단계, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 제1 발광 단계에서 상기 게이트 오프 전압이고,
    상기 제2 초기화 펄스는 상기 제1 초기화 단계와 상기 제1 센싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 어드레싱 단계, 상기 부스팅 단계, 및 상기 제1 발광 단계에서 상기 게이트 오프 전압이고,
    상기 스캔 펄스는 상기 어드레싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 제1 초기화 단계, 상기 제1 센싱 단계, 상기 부스팅 단계, 및 상기 제1 발광 단계에서 상기 게이트 오프 전압인 표시장치.
  14. 제 13 항에 있어서,
    상기 픽셀 회로의 구동 기간은 외부 보상 모드에서 제2 초기화 단계, 제2 센싱 단계, 샘플링 단계, 및 제2 발광 단계로 나뉘어지고,
    상기 제1 및 제2 초기화 펄스들은 상기 외부 보상 모드에서 게이트 오프 전압을 유지하고,
    상기 스캔 펄스는 상기 제2 초기화 단계, 상기 제2 센싱 단계, 및 상기 샘플링 단계에서 상기 게이트 온 전압으로 발생되고, 상기 제2 발광 단계에서 게이트 오프 전압이고,
    상기 센싱 펄스는 상기 제2 초기화 단계와 상기 제2 센싱 단계에서 게이트 온 전압으로 발생되고, 상기 샘플링 단계와 상기 제2 발광 단계에서 게이트 오프 전압인 표시장치.
  15. 제 9 항에 있어서,
    상기 제1 초기화 전압을 발생하는 음전압 발생회로를 포함하고,
    상기 음전압 발생회로는 상기 표시패널 상에 배치되는 표시장치.
  16. 제 15 항에 있어서,
    상기 음전압 발생회로는,
    A 노드와 B 노드 사이에 연결된 제2 커패시터;
    제1 스위치 소자는 제N-1(N은 양의 정수) 게이트 펄스가 인가되는 게이트 전극, 상기 저전위 전원 전압이 인가되는 제1 전극, 및 상기 A 노드에 연결된 제2 전극을 포함하는 제1 스위치 소자;
    상기 제N-1게이트 펄스가 인가되는 게이트 전극, 상기 B 노드에 연결된 제1 전극, 및 상기 저전위 전원 전압 보다 높은 양전압으로 설정된 기준 전압이 인가되는 제2 전극을 포함한 제2 스위치 소자;
    제N 게이트 펄스가 인가되는 게이트 전극, 상기 저전위 전원 전압이 인가되는 제1 전극, 및 상기 B 노드에 연결된 제2 전극을 포함한 제3 스위치 소자; 및
    상기 제N 게이트 펄스가 인가되는 게이트 전극, 상기 A 노드에 연결된 제1 전극, 및 둘 이상의 픽셀 회로들에 연결되어 상기 제1 초기화 전압이 인가되는 전원 라인에 연결된 제2 전극을 포함한 제4 스위치 소자를 포함하는 표시장치.
  17. 제 16 항에 있어서,
    상기 게이트 펄스가 상기 제1 초기화 펄스인 표시장치.
  18. 제 16 항에 있어서,
    상기 픽셀 회로의 구동 소자 및 스위치 소자들과, 상기 음전압 발생회로의 스위치 소자들 각각은 n 채널 트랜지스터를 포함하는 표시장치.
KR1020210174570A 2021-07-08 2021-12-08 픽셀 회로와 이를 포함한 표시장치 KR20230009261A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/839,174 US11776476B2 (en) 2021-07-08 2022-06-13 Pixel circuit and display device including the same
CN202210788118.XA CN115602120A (zh) 2021-07-08 2022-07-06 像素电路和包括该像素电路的显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210089955 2021-07-08
KR1020210089955 2021-07-08

Publications (1)

Publication Number Publication Date
KR20230009261A true KR20230009261A (ko) 2023-01-17

Family

ID=85111492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210174570A KR20230009261A (ko) 2021-07-08 2021-12-08 픽셀 회로와 이를 포함한 표시장치

Country Status (1)

Country Link
KR (1) KR20230009261A (ko)

Similar Documents

Publication Publication Date Title
US11620949B2 (en) Pixel circuit and display device including the same
US20230178033A1 (en) Data driving circuit and display device including the same
US11887548B2 (en) Gate driver and display device including the same
JP2023066380A (ja) 表示装置
CN115881035A (zh) 像素电路及其驱动方法和包括该像素电路的显示装置
KR20230086049A (ko) 표시장치와 그 글로벌 디밍 제어 방법
US11776476B2 (en) Pixel circuit and display device including the same
US11908405B2 (en) Pixel circuit and display device including the same
KR20230009261A (ko) 픽셀 회로와 이를 포함한 표시장치
US20240203350A1 (en) Pixel circuit and display device including the same
US20240203348A1 (en) Pixel Circuit and Display Device Including the Same
US20240203345A1 (en) Pixel circuit and display device including the same
US11854484B2 (en) Pixel circuit and display device including the same
US12008959B2 (en) Pixel circuit and display device including the same
US11735116B2 (en) Pixel circuit, method for driving the pixel circuit and display device including the same for improving data charging
US20240212615A1 (en) Pixel circuit and display device including the same
US20240169921A1 (en) Pixel Circuit and Display Device Including the Same
US20230215306A1 (en) Gate Driver and Display Device Using the Same
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230082773A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034823A (ko) 픽셀 회로와 이를 포함한 표시장치
GB2611619A (en) Pixel circuit and display device including the same
KR20230044909A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009249A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right