CN115881035A - 像素电路及其驱动方法和包括该像素电路的显示装置 - Google Patents

Abstract

公开了像素电路、其驱动方法和包括它的显示装置。像素电路包括：驱动元件，包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极和连接至第三节点的第二电极；发光元件，包括连接至第三节点的阳极电极和连接至通过其施加像素参考电压的VSS线的阴极电极，并且被配置成由来自驱动元件的电流驱动；第一开关元件，被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，被配置成响应于感测脉冲向第三节点供应参考电压；第四开关元件，被配置成响应于阳极复位脉冲将第三节点连接至VSS线；和连接在第二节点与第三节点之间的电容器。

Description

像素电路及其驱动方法和包括该像素电路的显示装置

相关申请的交叉引用

本申请要求2021年9月27日提交的韩国专利申请第10-2021-0127053号和2021年12月14日提交的韩国专利申请第10-2021-0178251号的优先权和权益，其公开内容通过引用以其整体并入本文。

技术领域

本公开内容涉及像素电路和包括该像素电路的显示装置。

背景技术

电致发光显示装置根据发光层的材料可以划分为无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置包括有机发光二极管(在下文中称为“OLED”)，有机发光二极管自身发光且具有响应速度快、发光效率高、亮度高和视角宽的优点。在有机发光显示装置中，OLED(有机发光二极管)形成在每个像素中。有机发光显示装置具有快的响应速度，优异的发光效率、亮度和视角，并且由于黑色灰度可以表示为全黑，因此还具有优异的对比度和颜色再现性。

可以改变输入至有机发光显示装置的像素的图像的帧频率。当输入图像的帧频率改变时，从像素数据的数据电压被充入像素中直至下一像素数据的数据电压被充入的保持时间改变。当保持时间改变时，流过发光元件的电流量减小，使得像素的亮度降低。因此，可以在屏幕上可视地识别闪烁。

发明内容

本公开内容的目的是解决上述必要性和/或问题。

本公开内容提供了一种像素电路和包括该像素电路的显示装置，该像素电路能够通过在帧频改变时抑制像素的亮度的变化来改善图像质量。

本公开内容的问题不限于以上提及的问题，并且本领域技术人员根据以下描述将清楚地理解其他未提及的问题。

根据本公开内容的实施方式的像素电路可以包括：驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应参考电压；第四开关元件，其被配置成响应于阳极复位脉冲将第三节点连接至VSS线；以及连接在第二节点与第三节点之间的电容器。

根据本公开内容的另一实施方式的像素电路可以包括：驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应参考电压；第四开关元件，其被配置成响应于阳极复位脉冲将第三节点连接至第四节点；以及连接在第二节点与第四节点之间的电容器。

根据本公开内容的又一实施方式的像素电路可以包括：驱动元件，其包括连接至通过其施加像素驱动电压的VDD线的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应参考电压；连接在第二节点与第三节点之间的第一电容器；以及连接在VDD线与第三节点之间的第二电容器。

本公开内容的显示装置包括像素电路。

根据本公开内容，当输入图像的帧频率变化时，可以以恒定频率对像素执行阳极复位，从而抑制像素的亮度的变化，以改善图像质量。

根据本公开内容，可以在不将阳极复位电压线附加地连接至像素电路的情况下执行阳极复位。

根据本公开内容，在执行阳极复位时，可以抑制发光元件的阳极电压的变化。

本公开内容的效果不限于以提及的效果，并且本领域技术人员根据权利要求的描述将清楚地理解其他未提及的效果。

附图说明

通过参照附图详细描述本公开内容的示例性实施方式，本公开内容的以上目的和其他目的、特征和优点对于本领域普通技术人员将变得更加清楚，在附图中：

图1是示出根据本公开内容的第一实施方式的像素电路的电路图；

图2是示出施加至图1所示的像素电路的栅极信号和数据电压的波形图；

图3是示出图1所示的像素电路的初始化步骤的电路图；

图4是示出图1所示的像素电路的感测步骤的电路图；

图5是示出图1所示的像素电路的数据写入步骤的电路图；

图6是示出图1所示的像素电路的阳极复位步骤的电路图；

图7是示出图1所示的像素电路的升压步骤和发光步骤的电路图；

图8是示出当帧频率改变时施加至图1所示的像素电路的感测脉冲和阳极复位脉冲的周期的图；

图9A和图9B是示出根据本公开内容的第二实施方式的像素电路的电路图；

图10是示出施加至图9A和图9B所示的像素电路的栅极信号和数据电压的波形图；

图11A和图11B是示出图9A和图9B所示的像素电路在阳极复位步骤中的操作的电路图；

图12是示出当帧频率改变时施加至图9A和图9B所示的像素电路的感测脉冲和阳极复位脉冲的周期的图；

图13是示出在图12所示的阳极复位时段生成的栅极信号的波形图；

图14是示出在图12所示的EM关断时段中生成的栅极信号的波形图；

图15是示出根据本公开内容的第三实施方式的像素电路的电路图；

图16是示出施加至图15所示的像素电路的栅极信号和数据电压的波形图；

图17是示出图15所示的像素电路的初始化步骤的电路图；

图18是示出图15所示的像素电路的感测步骤的电路图；

图19是示出图15所示的像素电路的数据写入步骤的电路图；

图20是示出图15所示的像素电路的阳极复位步骤的电路图；

图21是示出图15所示的像素电路的升压步骤和发光步骤的电路图；

图22A和图22B是示出根据本公开内容的第四实施方式的像素电路的电路图；

图23是示出施加至图22A和图22B所示的像素电路的栅极信号和数据电压的波形图；

图24A和图24B是示出图22A和图22B所示的像素电路在阳极复位步骤中的操作的电路图；

图25是示出当输入图像的帧频率如图12所示改变时在阳极复位时段期间供应至图22A和图22B所示的像素电路的栅极信号的波形图；

图26是示出当输入图像的帧频率如图12所示改变时在EM关断时段期间供应至图22A和图22B所示的像素电路的栅极信号的波形图；

图27是示出根据本公开内容的第五实施方式的像素电路的电路图；

图28是示出施加至图27所示的像素电路的栅极信号和数据电压的波形图；

图29是示出图27所示的像素电路的初始化步骤的电路图；

图30是示出图27所示的像素电路的感测步骤的电路图；

图31是示出图27所示的像素电路的数据写入步骤的电路图；

图32是示出图27所示的像素电路的阳极复位步骤的电路图；

图33是示出图27所示的像素电路的升压步骤和发光步骤的电路图；

图34A和图34B是示出根据本公开内容的第六实施方式的像素电路的电路图；

图35是示出施加至图34A和图34B所示的像素电路的栅极信号和数据电压的波形图；

图36A和图36B是示出图34A和图34B所示的像素电路在阳极复位步骤中的操作的电路图；

图37是示出当输入图像的帧频率如图12所示改变时在阳极复位时段期间供应至图34A和图34B所示的像素电路的栅极信号的波形图；

图38是示出当输入图像的帧频率如图12所示改变时在EM关断时段期间供应至图34A和图34B所示的像素电路的栅极信号的波形图；

图39是示出根据本公开内容的实施方式的显示装置的框图；以及

图40是示出图39所示的显示面板的截面结构的截面图。

具体实施方式

本公开内容的优点和特征以及用于实现其的方法将从下面参照附图描述的实施方式中得到更清楚的理解。然而，本公开内容不限于以下实施方式，而是可以以各种不同的形式实现。相反，本实施方式将使本公开内容的公开内容完整，并且使得本领域技术人员能够完全理解本公开内容的范围。本公开内容仅在所附权利要求的范围内限定。

在附图中示出的用于描述本公开内容的实施方式的形状、尺寸、比例、角度、数量等仅为示例，并且本公开内容不限于此。贯穿本说明书，相同的附图标记通常表示相同的元件。此外，在描述本公开内容时，可以省略对已知相关技术的详细描述以避免不必要地模糊本公开内容的主题。

本文中使用的诸如“包括(comprising)”、“包括(including)”、“具有”和“由……组成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用都可以包括复数。

即使没有明确说明，部件也被解释成包括普通的误差范围。

当使用诸如“在……上”、“在……上方”、“在……下方”和“下一个”的术语来描述两个部件之间的位置关系时，一个或更多个部件可以位于两个部件之间，除非所述术语与术语“立即地”或“直接地”一起使用。

术语“第一”、“第二”等可以用于将部件彼此区分，但是部件的功能或结构不受部件前面的序号或部件名称的限制。

以下实施方式可以部分地或完全地彼此结合或组合，并且可以以技术上的各种方式链接和操作。这些实施方式可以彼此独立地或相互关联地执行。

像素中的每一个像素都可以包括具有不同颜色的多个子像素，以便在显示面板的屏幕上再现图像的颜色。子像素中的每一个都包括用作开关元件或驱动元件的晶体管。这种晶体管可以实现为TFT(薄膜晶体管)。

显示装置的驱动电路将输入图像的像素数据写入显示面板上的像素。为此，显示装置的驱动电路可以包括被配置成向数据线供应数据信号的数据驱动电路、被配置成向栅极线供应栅极信号的栅极驱动电路等。

在本公开内容的显示装置中，像素电路和栅极驱动电路可以包括多个晶体管。晶体管可以实现为包括氧化物半导体的氧化物薄膜晶体管(氧化物TFT)、包括低温多晶硅的低温多晶硅(LTPS)TFT等。在实施方式中，将基于像素电路和栅极驱动电路的晶体管实现为n沟道氧化物TFT的示例给出说明，但是本公开内容不限于此。

通常，晶体管是包括栅极、源极和漏极的三电极元件。源极是向晶体管供应载流子的电极。在晶体管中，载流子开始从源极流出。漏极是载流子通过电极从晶体管离开的电极。在晶体管中，载流子从源极流至漏极。在n沟道晶体管的情况下，由于载流子是电子，因此源极电压是低于漏极电压的电压，使得电子可以从源极流至漏极。n沟道晶体管具有从漏极流至源极的电流方向。在p沟道晶体管的情况下，由于载流子是空穴，因此源极电压高于漏极电压，使得空穴可以从源极流至漏极。在p沟道晶体管中，由于空穴从源极流至漏极，因此电流从源极流至漏极。应当注意的是，晶体管的源极和漏极不是固定的。例如，可以根据施加的电压改变源极和漏极。因此，本公开内容没有由于晶体管的源极和漏极而受到限制。在以下说明中，晶体管的源极和漏极将被称为第一电极和第二电极。

栅极信号的摆幅在栅极导通电压与栅极截止电压之间。栅极导通电压设置成高于晶体管的阈值电压的电压，而栅极截止电压设置成低于晶体管的阈值电压的电压。

晶体管响应于栅极导通电压而导通以及响应于栅极截止电压而关断。在n沟道晶体管的情况下，栅极导通电压可以是栅极高电压，而栅极截止电压可以是栅极低电压。

在下文中，将参照附图描述本公开内容的各种实施方式。在以下实施方式中，将主要针对有机发光显示装置来描述显示装置，但是本公开内容不限于此。另外，本公开内容的范围不旨在被以下实施方式和权利要求中的部件或信号的名称限制。

图1是示出根据本公开内容的第一实施方式的像素电路的电路图。图2是示出施加至图1所示的像素电路的栅极信号和数据电压的波形图。图3至图7是示出图1所示的像素电路在各阶段中的操作的图。

参照图1至图7，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T4以及电容器Cst。驱动元件DT和开关元件T1至T4可以利用n沟道氧化物TFT来实现。

像素电路与通过其施加数据电压Vdata的数据线DL和通过其施加栅极信号SCAN、INIT、SENSE和AR的栅极线连接。另外，像素电路连接至通过其施加DC电压(或恒定电压)的电力线，该电力线例如是通过其施加像素驱动电压EVDD的VDD线、通过其施加像素参考电压EVSS的VSS线、通过其施加初始化电压Vinit的INIT线和通过其施加参考电压Vref的REF线RL。电力线可以共同地连接至所有像素。

像素驱动电压EVDD设置成高于数据电压Vdata的最大电压且驱动元件DT在该电压下可以在饱和区域中进行操作的电压。初始化电压Vinit可以设置成在数据电压Vdata的最大电压与最小电压之间的电压。像素参考电压EVSS设置成低于数据电压Vdata的最小电压的电压。参考电压Vref可以设置成低于像素参考电压EVSS的电压。

栅极信号SCAN、INIT、SENSE和AR被生成为摆幅在栅极导通电压VGH与栅极截止电压VGL之间的脉冲。栅极信号SCAN、INIT、SENSE和AR包括扫描脉冲SCAN、初始化脉冲INIT、感测脉冲SENSE和阳极复位脉冲AR。栅极导通电压VGH可以设置成高于像素驱动电压EVDD的电压。栅极截止电压VGL可以设置成低于参考电压Vref的电压。显示装置的栅极驱动器可以包括用于生成扫描脉冲SCAN的第一移位寄存器、用于生成初始化脉冲INIT的第二移位寄存器、用于生成感测脉冲SENSE的第三移位寄存器、以及用于生成阳极复位脉冲AR的第四移位寄存器。

如图2所示，像素电路的驱动周期可以分为初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。

如图2所示，在初始化步骤Pi中，初始化脉冲INIT和感测脉冲SENSE以栅极导通电压VGH生成。在初始化步骤Pi中，扫描脉冲SCAN和阳极复位脉冲AR处于栅极截止电压VGL下。

如图2所示，在感测步骤Ps中，初始化脉冲INIT以栅极导通电压VGH生成。在感测步骤Ps中，感测脉冲SENSE、扫描脉冲SCAN和阳极复位脉冲AR处于栅极截止电压VGL下。

如图2所示，在数据写入步骤Pwr中，扫描脉冲SCAN以与像素数据的数据电压Vdata同步的栅极导通电压VGH生成。在数据写入步骤Pwr中，初始化脉冲INIT、感测脉冲SENSE和阳极复位脉冲AR处于栅极截止电压VGL下。

如图2所示，在阳极复位步骤Par中，阳极复位脉冲AR以栅极导通电压VGH生成。在阳极复位步骤Par中，初始化脉冲INIT、感测脉冲SENSE和扫描脉冲SCAN处于栅极截止电压VGL下。

在升压步骤Pb和发光步骤Pem中，所有的栅极信号SCAN、INIT、SENSE和AR都保持在栅极截止电压VGL下。

发光元件EL可以使用OLED来实现。OLED包括形成在阳极电极与阴极电极之间的有机化合物层。有机化合物层可以包括空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)，但不限于此。当向发光元件EL的阳极电极和阴极电极施加电压时，穿过空穴传输层(HTL)的空穴和穿过电子传输层(ETL)的电子移动至发射层(EML)以形成激子。在这种情况下，从发射层(EML)发射可见光。发光元件EL的阳极电极连接至第三节点DTS。像素参考电压EVSS被施加至发光元件EL的阴极电极。发光元件EL包括连接在阳极电极与阴极电极之间的电容器。从附图中省略发光元件EL的电容器。

驱动元件DT根据栅极-源极电压Vgs生成电流以驱动发光元件EL。驱动元件DT包括连接至第一节点DTD的第一电极、连接至第二节点DTG的栅电极以及连接至第三节点DTS的第二电极。第一节点DTD可以连接至VDD线，通过该VDD线施加像素驱动电压EVDD。

电容器Cst连接在第二节点DTG与第三节点DTS之间，以存储驱动元件DT的栅极-源极电压。

像素电路的开关元件T1至T4包括用于响应于扫描脉冲SCAN将像素数据的数据电压Vdata供应至第二节点DTG的第一开关元件T1、用于响应于初始化脉冲INIT将初始化电压Vinit供应至第二节点DTG的第二开关元件T2、用于响应于感测脉冲SENSE将参考电压Vref供应至第三节点DTS的第三开关元件T3、以及用于响应于阳极复位脉冲AR将第三节点DTS连接至VSS线的第四开关元件T4，通过该VSS线施加像素参考电压EVSS。

第一开关元件T1在数据写入步骤Pwr中响应于扫描脉冲SCAN的与像素数据的数据电压Vdata同步的栅极导通电压VGH而导通，以将数据线DL连接至第二节点DTG。在数据写入步骤Pwr中，数据电压Vdata被施加至第二节点DTG。第一开关元件T1包括与通过其施加数据电压Vdata的数据线DL连接的第一电极、与通过其施加扫描脉冲SCAN的第一栅极线连接的栅电极以及与第二节点DTG连接的第二电极。

第二开关元件T2在初始化步骤Pi和感测步骤Ps中响应于初始化脉冲INIT的栅极导通电压VGH而导通，以将初始化电压Vinit供应至第二节点DTG。第二开关元件T2包括与通过其施加初始化电压Vinit的INIT线连接的第一电极、与通过其施加初始化脉冲INIT的第二栅极线连接的栅电极、以及与第二节点DTG连接的第二电极。

第三开关元件T3在初始化步骤Pi中响应于感测脉冲SENSE的栅极导通电压VGH而导通，以将参考电压Vref供应至第三节点DTS。第三开关元件T3包括与第三节点DTS连接的第一电极、与通过其施加感测脉冲SENSE的第三栅极线连接的栅电极以及与通过其施加参考电压Vref的REF线RL连接的第二电极。

第四开关元件T4在阳极复位步骤Par中响应于阳极复位脉冲AR的栅极导通电压VGH而导通，以将第三节点DTS连接至VSS线。第四开关元件T4包括与通过其施加阳极复位脉冲AR的第四栅极线连接的栅电极、与第三节点DTS连接的第一电极以及与VSS线连接的第二电极。

如图3所示，在初始化步骤Pi中，第二开关元件T2和第三开关元件T3以及驱动元件DT导通，而第一开关元件T1和第四开关元件T4关断。在这种情况下，发光元件EL未导通。在初始化步骤Pi中，像素电路的主节点被初始化。在初始化步骤Pi中，第二节点DTG的电压Vg是初始化电压Vinit，而第三节点DTS的电压Vs是参考电压Vref。因此，在初始化步骤Pi中，驱动元件DT的栅极-源极电压Vgs具有Vinit-Vref的值。

如图4所示，在感测步骤Ps中，第二开关元件T2导通，而第一开关元件T1、第三开关元件T3和第四开关元件T4关断。在感测步骤Ps中，驱动元件DT的栅极-源极电压Vgs达到阈值电压Vth。在感测步骤Ps中，第三节点DTS的电压Vs改变成Vinit-Vth的值。此处，“Vth”是驱动元件DT的阈值电压。因此，在感测步骤Ps结束时，驱动元件DT的栅极-源极电压Vgs变为阈值电压Vth，并且阈值电压Vth被采样并存储在电容器Cst中。

如图5所示，在数据写入步骤Pwr中，第一开关元件T1导通，而除了第一开关元件T1以外的其他开关元件T2、T3和T4关断。在这种情况下，像素数据的数据电压Vdata被施加至第二节点DTG。在数据写入步骤Pwr中，第二节点DTG的电压改变成数据电压Vdata。在数据写入步骤Pwr结束时，第二节点DTG的电压Vg为数据电压Vdata，而第三节点DTS的电压Vs具有Vinit-Vth的值。因此，在数据写入步骤Pwr中，驱动元件DT的栅极-源极电压Vgs改变成Vdata-Vinit+Vth的值。

如图6所示，在阳极复位步骤Par中，第四开关元件T4导通，而除了第四开关元件T4以外的其他开关元件T1、T2和T3关断。在阳极复位步骤Par中，第三节点DTS的电压Vs改变成像素参考电压EVSS，而第二节点DTG的电压Vg改变成Vdata-Vinit+Vth+EVSS的值。驱动元件DT的栅极-源极电压Vgs保持在Vdata-Vinit+Vth的值。

如图7所示，在升压步骤Pb中，所有的开关元件T1、T2、T3和T4都关断。此时，发光元件EL的电容器充电。在升压步骤Pb中，第二节点DTG和第三节点DTS浮置，使得第二节点DTG的电压Vg和第三节点DTS的电压Vs增加了发光元件EL的电容器电压Voled，以将第二节点DTG的电压Vg和第三节点DTS的电压Vs分别改变成Vdata-Vinit+Vth+EVSS+Voled的值和EVSS+Voled的值。在升压步骤Pb中，驱动元件DT的栅极-源极电压Vgs保持在Vdata-Vinit+Vth的值。在升压步骤Pb之后的发光步骤Pem中，发光元件EL可以通过根据驱动元件DT的栅极-源极电压Vgs生成的等于K(Vdata-Vth)²的值的电流Iel发光。此处，“K”是包括驱动元件的电容和迁移率的常数值。

如图8所示，输入图像的帧频率可以在宽的频率范围中改变成例如30Hz、60Hz和120Hz。例如，显示装置或主机系统的定时控制器可以根据输入图像的移动或内容的特性来改变帧频率。当帧频率降低时，写入像素数据的一个帧周期1FR和将数据电压Vdata充入至像素中的时间周期增加，使得第三节点DTS的电压改变。在这种情况下，在像素中，驱动元件DT的栅极-源极电压Vgs改变，并且因此供应至发光元件EL的电流量也改变。因此，当帧频率改变时，像素的亮度可能会改变。

在本公开内容中，即使像素数据被写入至像素中的周期改变，如图8所示，也可以通过定期地重复阳极复位步骤Par来防止第三节点DTS的电压波动。在本公开内容中，发光元件EL的阳极电极可以在阳极复位步骤Par中与作为具有最小电阻的电力线的VSS线连接，以使发光元件EL的阳极电压和阴极电压相同，从而防止阳极电压的波动。在本公开内容中，可以在不将单独的阳极复位电压线附加地连接至像素电路的情况下执行阳极复位。

图8是示出当帧频率改变时被施加至图1所示的像素电路的感测脉冲的周期和阳极复位脉冲的周期的图。在图8中，省略了扫描脉冲SCAN。

参照图8，帧频率可以改变成30Hz、60Hz、120Hz等。由于一个帧周期1FR与帧频率成反比，因此一个帧周期1FR可以根据帧频率而改变。将像素数据写入至像素中期间的数据寻址时段“B”的频率与帧频率成比例地改变。相对地，即使帧频率改变，阳极复位时段“A”的频率也被控制成相同频率例如120Hz。即使当帧频率改变时，阳极复位时段A也以恒定的时间周期重复执行以抑制第三节点DRS的电压波动。

数据寻址时段B包括初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。因此，在数据寻址时段B中，图2所示的所有栅极信号SCAN、INIT、SENSE、AR和数据电压Vdata都将生成。

在阳极复位时段A中，以栅极导通电压VGH生成阳极复位脉冲AR，而不生成其他栅极信号SCAN、INIT和SENSE。换言之，在阳极复位时段A中，第一栅极线至第三栅极线的电压保持在栅极截止电压VGL下，而阳极脉冲AR被施加至第四栅极线。

在120Hz的帧频率下，为了感测驱动元件DT的阈值电压并将像素数据写入像素，数据寻址时段B以120Hz重复，使得如图2所示的栅极信号SCAN、INIT、SENSE和AR的脉冲被供应至像素。

在60Hz的帧频率下，数据寻址时段B以60Hz重复，并且如图2所示的栅极信号SCAN、INIT、SENSE和AR的脉冲被供应至像素。相对地，阳极复位时段A以高于帧频率的120Hz重复，并且阳极复位脉冲AR以该频率被供应至像素。因此，在以60Hz的帧频率将像素数据写入至像素中的同时，第三节点DTS的电压被复位为120Hz的频率，使得可以抑制第三节点DTS的电压波动。

在30Hz的帧频率下，数据寻址时段B以30Hz重复，并且如图2所示的栅极信号SCAN、INIT、SENSE和AR的脉冲被供应至像素。相对地，阳极复位时段A以高于帧频率的120Hz重复，并且阳极复位脉冲AR以该频率被供应至像素。因此，在以30Hz的帧频率将像素数据写入至像素中的同时，第三节点DTS的电压被复位成120Hz的频率，使得可以抑制第三节点DTS的电压波动。

当输入图像的帧频率改变时，数据寻址时段B的频率也相应地改变。因此，被施加至像素的初始化脉冲INIT、感测脉冲SENSE和扫描脉冲SCAN的频率与帧频率成比例地改变。相反，由于无论输入图像的帧频率如何改变，阳极复位脉冲AR都以固定频率恒定地施加至像素，因此可以防止当帧频率改变时出现像素的亮度变化。

图9A和图9B是示出根据本公开内容的第二实施方式的像素电路的电路图。图10是示出施加至图9A和图9B所示的像素电路的栅极信号和数据电压的波形图。图11A是示出图9A所示的像素电路在阳极复位步骤Par中的操作的电路图。图11B是示出图9B所示的像素电路在阳极复位步骤Par中的操作的电路图。在本实施方式中，对与上述第一实施方式中的部件基本相同的部件标注相同的附图标记并省略其详细说明。

参照图9A至图11B，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T52、以及电容器Cst。驱动元件DT和开关元件T1至T52可以使用n沟道氧化物TFT来实现。

像素电路与通过其施加数据电压Vdata的数据线DL和通过其施加栅极信号SCAN、INIT、SENSE和AR的栅极线连接。另外，像素电路连接至通过其施加DC电压(或恒定电压)的电力线，该电力线例如是通过其施加像素驱动电压EVDD的VDD线、通过其施加像素参考电压EVSS的VSS线、通过其施加初始化电压Vinit的INIT线和通过其施加参考电压Vref的REF线RL。电力线可以共同地连接至所有像素。

施加至像素电路的栅极信号SCAN、INIT、SENSE和AR的恒定电压、数据电压以及电压VGH和VGL可以设置成与上述第一实施方式中的相同。在本实施方式中，栅极信号还包括用于控制第五开关元件T51和T52的发射控制脉冲(在下文中称为“EM脉冲”)EM。EM脉冲的栅极导通电压VEH可以设置成与其他栅极信号SCAN、INIT、SENSE和AR的栅极导通电压VGH相同或不同。EM脉冲的栅极截止电压VEL可以设置成与其他栅极信号SCAN、INIT、SENSE和AR的栅极截止电压VEL相同或不同。

栅极信号SCAN、INIT、SENSE、AR和EM生成为摆幅在栅极导通电压VGH、VEH与栅极截止电压VGL、VEL之间的脉冲。显示装置的栅极驱动器可以包括用于生成扫描脉冲SCAN的第一移位寄存器、用于生成初始化脉冲INIT的第二移位寄存器、用于生成感测脉冲SENSE的第三移位寄存器、用于生成阳极复位脉冲AR的第四移位寄存器、以及用于生成EM脉冲的第五移位寄存器。

如图10所示，像素电路的驱动周期可以分为初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。

如图10所示，在初始化步骤Pi中，初始化脉冲INIT、感测脉冲SENSE和EM脉冲EM以栅极导通电压VGH和VEH生成。在初始化步骤Pi中，扫描脉冲SCAN和阳极复位脉冲AR处于栅极截止电压VGL下。

如图10所示，在感测步骤Ps中，初始化脉冲INIT和EM脉冲EM以栅极导通电压VGH和VEH生成。在感测步骤Ps中，感测脉冲SENSE、扫描脉冲SCAN和阳极复位脉冲AR处于栅极截止电压VGL下。

如图10所示，在数据写入步骤Pwr中，扫描脉冲SCAN以与像素数据的数据电压Vdata同步的栅极导通电压VGH生成。在数据写入步骤Pwr中，EM脉冲EM保持在栅极导通电压VEH下。在数据写入步骤Pwr中，初始化脉冲INIT、感测脉冲SENSE和阳极复位脉冲AR以栅极截止电压VGL生成。

如图10所示，在阳极复位步骤Par中，阳极复位脉冲AR以栅极导通电压VGH生成。在阳极复位步骤Par中，EM脉冲被反转成栅极截止电压VEL，以阻断像素驱动电压EVDD与发光元件EL之间的电流路径。在阳极复位步骤Par中，初始化脉冲INIT、感测脉冲SENSE和扫描脉冲SCAN以栅极截止电压VGL生成。

在升压步骤Pb和发光步骤Pem中，EM脉冲EM以栅极导通电压VEH生成，而其他栅极信号SCAN、INIT、SENSE和AR处于栅极截止电压VGL下。

如图9A和图9B所示，第五开关元件T51和T52可以包括连接在通过其施加像素驱动电压EVDD的VDD线与第一节点DTD之间的第五-第一开关元件T51和连接在驱动元件DT与发光元件EL之间的第五-第二开关元件T52中的至少一个。

第五-第一开关元件T51响应于EM脉冲的栅极导通电压VEH将像素驱动电压EVDD供应至第一节点DTD，并且在阳极复位步骤Par中阻断VDD线与第一节点DTD之间的电流路径。第五-第一开关元件T51包括与通过其施加EM脉冲EM的第五栅极线连接的栅电极、与VDD线连接的第一电极以及与第一节点DTD连接的第二电极。

第五-第二开关元件T52响应于EM脉冲的栅极导通电压VEH将第三节点DTS连接至发光元件EL的阳极电极，并且在阳极复位步骤Par中阻断第三节点DTS与发光元件EL的阳极电极之间的电流路径。第五-第二开关元件T52包括与通过其施加EM脉冲EM的第五栅极线连接的栅电极、与第三节点DTS连接的第一电极、以及与发光元件EL的阳极电极连接的第二电极。

在初始化步骤Pi中，第二开关元件T2、第三开关元件T3与第五开关元件T51和T52以及驱动元件DT导通，而第一开关元件T1和第四开关元件T4关断。在这种情况下，发光元件EL未导通。在初始化步骤Pi中，像素电路的主节点被初始化。

在感测步骤Ps中，第二开关元件T2以及第五开关元件T51和T52被导通，而第一开关元件T1、第三开关元件T3和第四开关元件T4被关断。在感测步骤Ps中，驱动元件DT的栅极-源极电压Vgs达到阈值电压Vth。在感测步骤Ps中，驱动元件DT的阈值电压Vth被采样并存储在电容器Cst中。

在数据写入步骤Pwr中，第一开关元件T1以及第五开关元件T51和T52被导通，而其他开关元件T2、T3和T4关断。在这种情况下，像素数据的数据电压Vdata被施加至第二节点DTG。

如图11A和图11B所示，在阳极复位步骤Par中，第四开关元件T4导通，而其他开关元件T1、T2、T3、T51和T52关断。

在升压步骤Pb中，除了第五开关元件T51和T52之外的其他开关元件T1、T2、T3和T4被关断。此时，发光元件EL的电容器充电。在升压步骤Pb中，第二节点DTG和第三节点DTS浮置，使得第二节点DTG的电压Vg和第三节点DTS的电压Vs增加了发光元件EL的电容器电压Voled。在升压步骤Pb之后的发光步骤Pem中，发光元件EL可以通过根据驱动元件DT的栅极-源极电压Vgs生成的电流来发光。

如图12所示，输入图像的帧频率可以在宽的频率范围中改变成例如30Hz、60Hz、120Hz和240Hz。例如，显示装置或主机系统的定时控制器可以根据输入图像的移动或内容的特性来改变帧频率。当帧频率降低时，写入像素数据的一个帧周期1FR和将数据电压Vdata充入至像素中的时间周期增加，使得第三节点DTS的电压改变。在这种情况下，在像素中，驱动元件DT的栅极-源极电压Vgs改变，并且因此供应至发光元件EL的电流量也改变。因此，当帧频率改变时，像素的亮度可能会改变。

在本公开内容中，即使像素数据被写入至像素中的周期改变，如图12所示，也可以通过定期地重复阳极复位步骤Par来防止第三节点DTS的电压波动。在本公开内容中，发光元件EL的阳极电极可以在阳极复位步骤Par中与作为具有最小电阻的电力线的VSS线连接，以使发光元件EL的阳极电压和阴极电压相同，从而防止阳极电压的波动。在本公开内容中，可以在不将单独的阳极复位电压线附加地连接至像素电路的情况下执行阳极复位。

图12是示出当帧频率改变时施加至图9A和图9B所示的像素电路的感测脉冲和阳极复位脉冲的周期的图。

参照图12，帧频率可以改变成30Hz、60Hz、120Hz、240Hz等。由于一个帧周期1FR与帧频率成反比，因此一个帧周期1FR可以根据帧频率而改变。将像素数据写入至像素中期间的数据寻址时段“B”的频率与帧频率成比例地改变。相对地，即使帧频率改变，阳极复位时段“A”的频率也被控制成相同频率例如120Hz。即使当帧频率改变时，阳极复位时段A也以恒定的时间周期重复执行以抑制第三节点DRS的电压波动。

数据寻址时段B包括初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。因此，在数据寻址时段B期间，图10所示的所有栅极信号SCAN、INIT、SENSE、AR和EM以及数据电压Vdata都将生成。

如图13所示，在阳极复位时段A期间，阳极复位脉冲AR以栅极导通电压VGH生成，而EM脉冲EM以栅极截止电压VEL生成。在阳极复位时段A期间，不生成其他的栅极信号SCAN、INIT和SENSE以及像素数据的数据电压Vdata。

可以设置在没有数据寻址和阳极复位的情况下关断第五开关元件T51和T52的EM关断时段“C”。在EM关断时段C期间，如图14所示，在栅极信号SCAN、INIT、SENSE、AR和EM中，仅生成栅极截止电压VEL的EM脉冲EM，而未生成其他栅极信号SCAN、INIT、SENSE、AR以及像素数据的数据电压Vdata的脉冲。由于EM脉冲EM在阳极复位时段A、数据寻址时段B和EM关断时段C中生成，因此EM脉冲EM的频率可以高于阳极复位脉冲AR的频率。

在120Hz的帧频率下，为了感测驱动元件DT的阈值电压并将像素数据写入像素，数据寻址时段B以120Hz重复，并且如图10所示的栅极信号SCAN、INIT、SENSE、AR和EM的脉冲被供应至像素。可以在数据寻址时段B之后设置EM关断时段C。EM关断时段C可以在120Hz的帧频率下以120Hz重复。由于在数据寻址时段B和EM关闭时段C中生成EM脉冲EM，因此可以在240Hz的频率下将EM脉冲EM供应至像素。

在60Hz的帧频率下，数据寻址时段B以60Hz重复，并且如图10所示的栅极信号SCAN、INIT、SENSE、AR和EM的脉冲被供应至像素。可以在EM关断时段C之后设置阳极复位时段A。阳极复位脉冲AR在阳极复位时段A和数据寻址时段B中生成。因此，当像素数据在60Hz的帧频率下被写入至像素中时，将第三节点DTS的电压复位成120Hz的频率，使得可以抑制第三节点DTS的电压波动。EM关断时段C在60Hz的帧频率下在数据寻址时段B与阳极复位时段A之间分配。即使帧频率降低至60Hz，EM脉冲EM也可以以240Hz的频率供应至像素。

在30Hz的帧频率下，数据寻址时段B以30Hz重复，并且如图10所示的栅极信号SCAN、INIT、SENSE、AR和EM的脉冲被供应至像素。可以在EM关断时段C之后设置阳极复位时段A。阳极复位脉冲AR在阳极复位时段A和数据寻址时段B中生成。因此，当像素数据在30Hz的帧频率下被写入至像素中时，将第三节点DTS的电压复位成120Hz的频率，使得可以抑制第三节点DTS的电压波动。EM关断时段C在30Hz的帧频率下在数据寻址时段B与阳极复位时段A之间分配。即使帧频率降低至60Hz，EM脉冲EM也可以以240Hz的频率供应至像素。

因此，根据本公开内容，由于无论帧频率如何改变，阳极复位脉冲AR都以相同频率施加至像素，因此可以防止在帧频率改变时发生像素的亮度变化。

图15是示出根据本公开内容的第三实施方式的像素电路的电路图。图16是示出施加至图15所示的像素电路的栅极信号和数据电压的波形图。图17至图21是示出图15所示的像素电路在各阶段中的操作的图。在本实施方式中，对与上述实施方式中的部件基本相同的部件标注相同的附图标记并省略其详细说明。

参照图15至图21，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T42、以及电容器Cst。驱动元件DT和开关元件T1至T42可以使用n沟道氧化物TFT来实现。

像素电路与通过其施加数据电压Vdata的数据线DL和通过其施加栅极信号SCAN、INIT、SENSE和AR的栅极线连接。另外，像素电路连接至通过其施加DC电压(或恒定电压)的电力线，该电力线例如是通过其施加像素驱动电压EVDD的VDD线、通过其施加像素参考电压EVSS的VSS线、通过其施加初始化电压Vinit的INIT线和通过其施加参考电压Vref的REF线RL。电力线可以共同地连接至所有像素。

施加至像素电路的栅极信号SCAN、INIT、SENSE和AR的恒定电压、数据电压以及电压VGH和VGL可以设置成与上述实施方式中的相同。

栅极信号SCAN、INIT、SENSE、AR生成为摆幅在栅极导通电压VGH与栅极截止电压VGL之间的脉冲。显示装置的栅极驱动器可以包括用于生成扫描脉冲SCAN的第一移位寄存器、用于生成初始化脉冲INIT的第二移位寄存器、用于生成感测脉冲SENSE的第三移位寄存器和用于生成阳极复位脉冲AR的第四移位寄存器。

如图16所示，像素电路的驱动周期可以分为初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。

如图16所示，在初始化步骤Pi中，初始化脉冲INIT、感测脉冲SENSE和阳极复位脉冲AR以栅极导通电压VGH生成。在初始化步骤Pi中，扫描脉冲SCAN处于栅极截止电压VGL下。

如图16所示，在感测步骤Ps中，初始化脉冲INIT和阳极复位脉冲AR以栅极导通电压VGH生成。在感测步骤Ps中，感测脉冲SENSE和扫描脉冲SCAN处于栅极截止电压VGL下。

如图16所示，在数据写入步骤Pwr中，扫描脉冲SCAN以与像素数据的数据电压Vdata同步的栅极导通电压VGH生成。在数据写入步骤Pwr中，阳极复位脉冲AR保持在栅极导通电压VGH下。在数据写入步骤Pwr中，初始化脉冲INIT和感测脉冲SENSE以栅极截止电压VGL生成。

如图16所示，在阳极复位步骤Par中，感测脉冲SENSE以栅极导通电压VGH生成，而阳极复位脉冲AR以栅极截止电压VGL生成。在阳极复位步骤Par中，初始化脉冲INIT和扫描脉冲SCAN处于栅极截止电压VGL下。阳极复位脉冲AR从栅极导通电压VGH改变成栅极截止电压VGL的下降定时可能早于感测脉冲SENSE从栅极截止电压VGL改变成栅极导通电压VGH的上升定时。另外，阳极复位脉冲AR从栅极截止电压VGL改变成栅极导通电压VGH的上升定时可能早于感测脉冲SENSE从栅极导通电压VGH改变成栅极截止电压VGL的下降定时。

在升压步骤Pb和发光步骤Pem中，阳极复位脉冲AR以栅极导通电压VGH生成，而其他栅极信号SCAN、INIT和SENSE处于栅极截止电压VGL下。

在该像素电路中，用于存储驱动元件的栅极-源极电压Vgs的电容器Cst连接在第二节点DTG与第四节点n4之间。

在初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、升压步骤Pwr以及发光步骤Pem中，第四开关元件T42响应于阳极复位脉冲AR的栅极导通电压VGH而将电容器Cst连接至第三节点DTS。在阳极复位步骤Par中，第四开关元件T42响应于阳极复位脉冲AR的栅极截止电压VGL而关断，以阻断电容器Cst与第三节点DTS之间的电流路径。第四开关元件T42包括与通过其施加EM脉冲EM的第五栅极线连接的栅电极，与第四节点n4连接的第一电极以及与第三节点DTS连接的第二电极。

如图17所示，在初始化步骤Pi中，第二开关元件T2、第三开关元件T3和第四开关元件T42以及驱动元件DT导通，而第一开关元件T1关断。在这种情况下，发光元件EL未导通。在初始化步骤Pi中，像素电路的主节点被初始化。在初始化步骤Pi中，第二节点DTG的电压Vg是初始化电压Vinit，而第三节点DTS的电压Vs是参考电压Vref。因此，在初始化步骤Pi中，驱动元件DT的栅极-源极电压Vgs具有Vinit-Vref的值。

如图18所示，在感测步骤Ps中，第二开关元件T2和第四开关元件T42导通，而第一开关元件T1和第三开关元件T3关断。在感测步骤Ps中，驱动元件DT的栅极-源极电压Vgs达到阈值电压Vth。在感测步骤Ps中，第三节点DTS的电压Vs改变成Vinit-Vth的值。因此，在感测步骤Ps结束时，驱动元件DT的栅极-源极电压Vgs变为阈值电压Vth，并且阈值电压Vth被采样并存储在电容器Cst中。

如图19所示，在数据写入步骤Pwr中，第一开关元件T1和第四开关元件T42导通，而其他开关元件T2和T3关断。在这种情况下，像素数据的数据电压Vdata被施加至第二节点DTG。在数据写入步骤Pwr中，第二节点DTG的电压改变成数据电压Vdata。在数据写入步骤Pwr结束时，第二节点DTG的电压Vg为数据电压Vdata，而第三节点DTS的电压Vs具有Vinit-Vth的值。因此，在数据写入步骤Pwr中，驱动元件DT的栅极-源极电压Vgs改变成Vdata-Vinit+Vth的值。

如图20所示，在阳极复位步骤Par中，第三开关元件T3导通，而其他开关元件T1、T2和T42关断。在这种情况下，第三节点DTS复位成参考电压Vref。在阳极复位步骤Par中，第三节点DTS的电压Vs改变成参考电压Vref，而第二节点DTG的电压Vg改变成Vdata-Vinit+Vth+Vref的值。驱动元件DT的栅极-源极电压Vgs保持在Vdata-Vinit+Vth的值。

在升压步骤Pb中，除了第四开关元件T42之外的其他开关元件T1、T2和T3被关断。在这种情况下，发光元件EL的电容器充电。在升压步骤Pb中，第二节点DTG和第三节点DTS浮置，使得第二节点DTG的电压Vg和第三节点DTS的电压Vs增加了发光元件EL的电容器电压Voled，从而第二节点DTG的电压Vg和第三节点DTS的电压Vs分别被改变成Vdata-Vinit+Vth+Vref+Voled的值和Vref+Voled的值。在升压步骤Pb中，驱动元件DT的栅极-源极电压Vgs保持在Vdata-Vinit+Vth的值。在升压步骤Pb之后的发光步骤Pem中，如图21所示，发光元件EL可以通过根据驱动元件DT的栅极-源极电压Vgs生成的电流来发光。

在本实施方式中，如图8所示，输入图像的帧频率可以在宽的频率范围中改变成例如30Hz、60Hz和120Hz。例如，显示装置或主机系统的定时控制器可以根据输入图像的移动或内容的特性来改变帧频率。当帧频率降低时，写入像素数据的一个帧周期1FR和将数据电压Vdata充入至像素中的时间周期增加，使得第三节点DTS的电压改变。在这种情况下，在像素中，驱动元件DT的栅极-源极电压Vgs改变，并且因此供应至发光元件EL的电流量也改变。因此，当帧频率改变时，像素的亮度可能会改变。

当输入图像的帧频率改变时，可以如图8所示驱动图15所示的像素电路。从图8所示的阳极复位时段A可以看出，即使将像素数据写入至像素中的周期改变，图15所示的像素电路也可以定期地重复阳极复位步骤Par，以防止第三节点DTS的电压波动。在本公开内容中，通过在阳极复位步骤Par中将第三节点DTS的电压和发光元件EL的阳极电压复位成参考电压Vref，可以防止阳极电压的波动。在本公开内容中，可以在不将单独的阳极复位电压线附加地连接至像素电路的情况下执行阳极复位。

图22A和图22B是示出根据本公开内容的第四实施方式的像素电路的电路图。图23是示出施加至图22A和图22B所示的像素电路的栅极信号和数据电压的波形图。图24A和图24B是示出图22A和图22B所示的像素电路在阳极复位步骤中的操作的电路图。在图22A至图24B中，将省略与上述实施方式的部件基本相同的部件的详细描述。

参照图22A至图24B，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T54、以及电容器Cst。驱动元件DT和开关元件T1至T54可以使用n沟道氧化物TFT来实现。

施加至像素电路的栅极信号SCAN、INIT、SENSE和AR的恒定电压、数据电压以及电压VGH和VGL可以设置成与上述实施方式中的相同。

栅极信号SCAN、INIT、SENSE、AR和EM生成为摆幅在栅极导通电压VGH、VEH与栅极截止电压VGL、VEL之间的脉冲。显示装置的栅极驱动器可以包括用于生成扫描脉冲SCAN的第一移位寄存器、用于生成初始化脉冲INIT的第二移位寄存器、用于生成感测脉冲SENSE的第三移位寄存器、用于生成阳极复位脉冲AR的第四移位寄存器、以及用于生成EM脉冲EM的第五移位寄存器。

如图23所示，像素电路的驱动周期可以分为初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。

如图23所示，在初始化步骤Pi中，初始化脉冲INIT、感测脉冲SENSE、阳极复位脉冲AR和EM脉冲EM以栅极导通电压VGH和VEH生成。在初始化步骤Pi中，扫描脉冲SCAN处于栅极截止电压VGL下。

如图23所示，在感测步骤Ps中，初始化脉冲INIT、阳极复位脉冲AR和EM脉冲EM以栅极导通电压VGH和VEH生成。在感测步骤Ps中，感测脉冲SENSE和扫描脉冲SCAN处于栅极截止电压VGL下。

如图23所示，在数据写入步骤Pwr中，扫描脉冲SCAN以与像素数据的数据电压Vdata同步的栅极导通电压VGH生成。在数据写入步骤Pwr中，阳极复位脉冲AR和EM脉冲EM保持在栅极导通电压VEH下。在数据写入步骤Pwr中，初始化脉冲INIT和感测脉冲SENSE以栅极截止电压VGL生成。

如图23所示，在阳极复位步骤Par中，感测脉冲SENSE以栅极导通电压VGH生成。在阳极复位步骤Par中，阳极复位脉冲AR和EM脉冲EM分别被反转成栅极截止电压VGL和VEL。在阳极复位步骤Par中，初始化脉冲INIT和扫描脉冲SCAN以栅极截止电压VGL生成。

在升压步骤Pb和发光步骤Pem中，阳极复位脉冲AR和EM脉冲EM分别以栅极导通电压VGH和VEH生成，而其他栅极信号SCAN、INIT和SENSE处于栅极截止电压VGL下。

如图22A和图22B所示，第五开关元件T53和T54可以包括连接在通过其施加像素驱动电压EVDD的VDD线与第一节点DTD之间的第五-第一开关元件T53和连接在驱动元件DT与发光元件EL之间的第五-第二开关元件T54中的至少一个。

第五-第一开关元件T53包括与通过其施加EM脉冲EM的第五栅极线连接的栅电极、与VDD线连接的第一电极以及与第一节点DTD连接的第二电极。第五-第二开关元件T52包括与通过其施加EM脉冲EM的第五栅极线连接的栅电极、与第三节点DTS连接的第一电极、以及与发光元件EL的阳极电极连接的第二电极。

在初始化步骤Pi中，第二开关元件T2、第三开关元件T3、第四开关元件T42与第五开关元件T53和T54以及驱动元件DT导通，而第一开关元件T1关断。在这种情况下，发光元件EL未导通。在初始化步骤Pi中，像素电路的主节点被初始化。

在感测步骤Ps中，第二开关元件T2、第四开关元件T42以及第五开关元件T53和T54导通，而第一开关元件T1和第三开关元件T3关断。在感测步骤Ps中，驱动元件DT的栅极-源极电压Vgs达到阈值电压Vth。在感测步骤Ps中，驱动元件DT的阈值电压Vth被采样并存储在电容器Cst中。

在数据写入步骤Pwr中，第一开关元件T1、第四开关元件T4以及第五开关元件T53和T54导通，而其他开关元件T2和T3关断。在这种情况下，像素数据的数据电压Vdata被施加至第二节点DTG。

在阳极复位步骤Par中，如图24A和图24B所示，第三开关元件T3导通，而其他开关元件T1、T2、T42、T53和T54关断。

在升压步骤Pb中，除了第四开关元件T42以及第五开关元件T53和T54之外的其他开关元件T1、T2和T3关断。在这种情况下，发光元件EL的电容器充电。在升压步骤Pb中，第二节点DTG和第三节点DTS浮置，使得第二节点DTG的电压Vg和第三节点DTS的电压Vs增加了发光元件EL的电容器电压Voled。在升压步骤Pb之后的发光步骤Pem中，发光元件EL可以通过根据驱动元件DT的栅极-源极电压Vgs生成的电流来发光。

当输入图像的帧频率改变时，可以如图12所示驱动图22A和图22B所示的像素电路。

如图12所示，输入图像的帧频率可以在宽的频率范围中改变成例如30Hz、60Hz、120Hz和240Hz。从图12所示的阳极复位时段A可以看出，即使像素数据写入至像素中的周期改变，也可以通过定期地重复阳极复位步骤Par来防止第三节点DTS的电压波动。在本公开内容中，可以在不将单独的阳极复位电压线附加地连接至像素电路的情况下执行阳极复位。

如图25所示，在阳极复位时段A期间，感测脉冲SENSE以栅极导通电压VGH生成，而阳极复位脉冲AR和EM脉冲EM分别被反转成栅极截止电压VGL和VEL。在阳极复位时段A期间，不生成其他栅极信号SCAN和INIT以及像素数据的数据电压Vdata。因此，在本公开内容中，由于无论帧频率如何改变，阳极复位脉冲AR都以相同频率施加至像素，因此可以防止当帧频率改变时发生像素的亮度变化。

如图26所示，在EM关断时段C期间，阳极复位脉冲AR以栅极导通电压VGH生成。在EM关断时段C期间，不生成其他栅极信号SCAN、INIT、SENSE和EM以及像素数据的数据电压Vdata的脉冲。

图27是示出根据本公开内容的第五实施方式的像素电路的电路图。图28是示出施加至图27所示的像素电路的栅极信号和数据电压的波形图。图29至图33是示出图27所示的像素电路在各阶段中的操作的图。在本实施方式中，对与上述实施方式中的部件基本相同的部件标注相同的附图标记并省略其详细描述。

参照图27至图33，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T3、以及多个电容器Cst、Cel和C2。驱动元件DT和开关元件T1至T3可以使用n沟道氧化物TFT来实现。

像素电路与通过其施加数据电压Vdata的数据线DL和通过其施加栅极信号SCAN、INIT和SENSE的栅极线连接。另外，像素电路连接至通过其施加DC电压(或恒定电压)的电力线，该电力线例如是通过其施加像素驱动电压EVDD的VDD线、通过其施加像素参考电压EVSS的VSS线、通过其施加初始化电压Vinit的INIT线和通过其施加参考电压Vref的REF线RL。电力线可以共同地连接至所有像素。

栅极信号SCAN、INIT和SENSE生成为摆幅在栅极导通电压VGH与栅极截止电压VGL之间的脉冲。栅极信号SCAN、INIT和SENSE包括扫描脉冲SCAN、初始化脉冲INIT和感测脉冲SENSE。显示装置的栅极驱动器可以包括用于生成扫描脉冲SCAN的第一移位寄存器、用于生成初始化脉冲INIT的第二移位寄存器和用于生成感测脉冲SENSE的第三移位寄存器。

如图28所示，像素电路的驱动周期可以分为初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。

如图28所示，在初始化步骤Pi中，初始化脉冲INIT和感测脉冲SENSE以栅极导通电压VGH生成。在初始化步骤Pi中，扫描脉冲SCAN处于栅极截止电压VGL下。

如图28所示，在感测步骤Ps中，初始化脉冲INIT以栅极导通电压VGH生成。在感测步骤Ps中，感测脉冲SENSE和扫描脉冲SCAN处于栅极截止电压VGL下。

如图28所示，在数据写入步骤Pwr中，扫描脉冲SCAN以与像素数据的数据电压Vdata同步的栅极导通电压VGH生成。在数据写入步骤Pwr中，初始化脉冲INIT和感测脉冲SENSE以栅极截止电压VGL生成。

如图28所示，在阳极复位步骤Par中，感测脉冲SENSE以栅极导通电压VGH生成。在阳极复位步骤Par中，初始化脉冲INIT和扫描脉冲SCAN以栅极截止电压VGL生成。

在升压步骤Pb和发光步骤Pem中，栅极信号SCAN、INIT和SENSE中的全部都保持在栅极截止电压VGL下。

发光元件EL可以使用OLED来实现。发光元件EL的阳极电极连接至第三节点DTS。像素参考电压EVSS被施加至发光元件EL的阴极电极。发光元件EL包括连接在阳极电极与阴极电极之间的电容器Cel。

驱动元件DT根据栅极-源极电压Vgs生成电流以驱动发光元件EL。驱动元件DT包括连接至第一节点DTD的第一电极、连接至第二节点DTG的栅电极以及连接至第三节点DTS的第二电极。第一节点DTD可以连接至通过其施加像素驱动电压EVDD的VDD线。

第一电容器Cst连接在第二节点DTG与第三节点DTS之间以存储驱动元件DT的栅极-源极电压。第二电容器C2连接在通过其施加像素驱动电压EVDD的VDD线与第三节点DTS之间。第二电容器C2抑制由在第二开关元件T3导通时快速施加至第三节点DTS的电流生成的纹波电压，从而防止发光元件EL的亮度变化。第二电容器C2的电容小于第一电容器Cst的电容。

像素电路的开关元件T1至T3包括用于响应于扫描脉冲SCAN将像素数据的数据电压Vdata供应至第二节点DTG的第一开关元件T1、用于响应于初始化脉冲INIT将初始化电压Vinit供应至第二节点DTG的第二开关元件T2、用于响应于感测脉冲SENSE将参考电压Vref供应至第三节点DTS的第三开关元件T3。

如图29所示，在初始化步骤Pi中，第二开关元件T2和第三开关元件T3以及驱动元件DT导通，并且第一开关元件T1关断。在这种情况下，发光元件EL未导通。在初始化步骤Pi中，将像素电路的主节点初始化。在初始化步骤Pi中，第二节点DTG的电压Vg是初始化电压Vinit，并且第三节点DTS的电压Vs是参考电压Vref。因此，在初始化步骤Pi中，驱动元件DT的栅极-源极电压Vgs具有Vinit-Vref的值。

如图30所示，在感测步骤Ps中，第二开关元件T2导通，而第一开关元件T1和第三开关元件T3关断。在感测步骤Ps中，驱动元件DT的栅极-源极电压Vgs达到阈值电压Vth。在感测步骤Ps中，将第三节点DTS的电压Vs改变为Vinit-Vth的值。因此，在感测步骤Ps结束时，驱动元件DT的栅极-源极电压Vgs变为阈值电压Vth，并且阈值电压Vth被采样并存储在电容器Cst中。

如图31所示，在数据写入步骤Pwr中，第一开关元件T1导通，除第一开关元件T1外的其他开关元件T2和T3关断。在这种情况下，像素数据的数据电压Vdata被施加至第二节点DTG。在数据写入步骤Pwr中，将第二节点DTG的电压改变为数据电压Vdata。在数据写入步骤Pwr结束时，第二节点DTG的电压Vg是数据电压Vdata，并且第三节点DTS的电压Vs具有Vinit-Vth的值。因此，在数据写入步骤Pwr中，驱动元件DT的栅极-源极电压Vgs改变为Vdata-Vinit+Vth的值。

如图32所示，在阳极复位步骤Par中，第三开关元件T3导通，并且其他开关元件T1和T2关断。在阳极复位步骤Par中，将第三节点DTS的电压Vs改变为参考电压Vref，并且将第二节点DTG的电压Vg改变为Vdata-Vinit+Vth+Vref的值。驱动元件DT的栅极-源极电压Vgs保持在Vdata Vinit+Vth的值。

如图33所示，在升压步骤Pb中，所有开关元件T1、T2和T3均关断。在这种情况下，发光元件EL的电容器Cel充电。在升压步骤Pb中，第二节点DTG和第三节点DTS浮置，使得第二节点DTG的电压Vg和第三节点DTS的电压Vs增加了发光元件EL的电容器电压Voled，以分别改变为Vdata-Vinit+Vth+Vref+Voled的值和Vref+Voled的值。在升压步骤Pb中，驱动元件DT的栅极-源极电压Vgs保持在Vdata-Vinit+Vth的值。在升压步骤Pb之后的发光步骤Pem中，发光元件EL可以通过根据驱动元件DT的栅极-源极电压Vgs生成的等于K(Vdata-Vth)²的值的电流Iel发光。

当输入图像的帧频率改变时，可以如图8所示驱动图27所示的像素电路。在本公开内容中，从图8所示的阳极复位时段A中可以看出，即使在将像素数据写入像素期间的时段被改变的情况下，也可以通过定期地重复阳极复位步骤Par来防止第三节点DTS的电压波动。在本公开内容中，可以在不将单独的阳极复位电压线附加地连接至像素电路的情况下执行阳极复位。

图34A和图34B是示出根据本公开内容的第六实施方式的像素电路的电路图。图35是示出施加至图34A和图34B所示的像素电路的栅极信号和数据电压的波形图。图36A和图36B是示出图34A和图34B所示的像素电路在阳极复位步骤中的操作的电路图。将省略图34A至图36B中的与上述实施方式的那些部件基本相同的部件的详细描述。

参照图34A至图36B，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T44以及多个电容器Cst、Cel和C2。驱动元件DT和开关元件T1至T44可以用n沟道氧化物TFT实现。

施加至像素电路的栅极信号SCAN、INIT、SENSE和EM的恒定电压、数据电压以及电压VGH、VEH、VGL和VEL可以设置成与上述实施方式中的相同。

栅极信号SCAN、INIT、SENSE和EM生成为摆幅在栅极导通电压VGH、VEH与栅极截止电压VGL、VEL之间的脉冲。显示装置的栅极驱动器可以包括用于生成扫描脉冲SCAN的第一移位寄存器、用于生成初始化脉冲INIT的第二移位寄存器、用于生成感测脉冲SENSE的第三移位寄存器和用于生成EM脉冲的第四移位寄存器。

如图35所示，像素电路的驱动周期可以分为初始化步骤Pi、感测步骤Ps、数据写入步骤Pwr、阳极复位步骤Par、升压步骤Pb和发光步骤Pem。

如图35所示，在初始化步骤Pi中，初始化脉冲INIT、感测脉冲SENSE和EM脉冲EM以栅极导通电压VGH和VEH生成。在初始化步骤Pi中，扫描脉冲SCAN处于栅极截止电压VGL下。

如图35所示，在感测步骤Ps中，初始化脉冲INIT和EM脉冲EM以栅极导通电压VGH和VEH生成。在感测步骤Ps中，感测脉冲SENSE和扫描脉冲SCAN处于栅极截止电压VGL下。

如图35所示，在数据写入步骤Pwr中，扫描脉冲SCAN以与像素数据的数据电压Vdata同步的栅极导通电压VGH生成。在数据写入步骤Pwr中，EM脉冲EM保持在栅极导通电压VEH下。在数据写入步骤Pwr中，初始化脉冲INIT和感测脉冲SENSE以栅极截止电压VGL生成。

如图35所示，在阳极复位步骤Par中，感测脉冲SENSE以栅极导通电压VGH生成。在阳极复位步骤Par中，EM脉冲EM被反转为栅极截止电压VEL。在阳极复位步骤Par中，初始化脉冲INIT和扫描脉冲SCAN以栅极截止电压VGL生成。

在升压步骤Pb和发光步骤Pem中，EM脉冲EM以栅极导通电压VEH生成，并且其他栅极信号SCAN、INIT和SENSE处于栅极截止电压VGL下。

如图34A和图34B所示，第四开关元件T43和T44可以包括连接在通过其施加像素驱动电压EVDD的VDD线与第一节点DTD之间的第四-第一开关元件T43和连接在驱动元件DT与发光元件EL之间的第四-第二开关元件T44中的至少一个。

在初始化步骤Pi中，第二开关元件T2、第三开关元件T3、第四开关元件T43和T44以及驱动元件DT导通，并且第一开关元件T1关断。在这种情况下，发光元件EL未导通。在初始化步骤Pi中，像素电路的主节点被初始化。

在感测步骤Ps中，第二开关元件T2以及第四开关元件T43和T44导通，而第一开关元件T1和第三开关元件T3关断。在感测步骤Ps中，驱动元件DT的栅极-源极电压Vgs达到阈值电压Vth。在感测步骤Ps中，驱动元件DT的阈值电压Vth被采样并存储在电容器Cst中。

在数据写入步骤Pwr中，第一开关元件T1以及第四开关元件T43和T44导通，并且其他开关元件T2和T3关断。在这种情况下，像素数据的数据电压Vdata被施加至第二节点DTG。

在阳极复位步骤Par中，如图36A和图36B所示，第三开关元件T3导通，并且其他开关元件T1、T2、T43和T44关断。

在升压步骤Pb中，除第四开关元件T43和T44外的其他开关元件T1、T2和T3关断。在这种情况下，发光元件EL的电容器充电。在升压步骤Pb中，第二节点DTG和第三节点DTS浮置，使得第二节点DTG的电压Vg和第三节点DTS的电压Vs增加了发光元件EL的电容器电压Voled。在升压步骤Pb之后的发光步骤Pem中，发光元件EL可以通过根据驱动元件DT的栅极-源极电压Vgs生成的电流发光。

当输入图像的帧频率变化时，可以如图12所示驱动图34A和图34B所示的像素电路。

如图12所示，输入图像的帧频率可以在宽的频率范围内改变为例如30Hz、60Hz、120Hz和240Hz。从图12所示的阳极复位时段A可以看出，即使在将像素数据写入像素期间的时段被改变的情况下，也可以通过定期地重复阳极复位步骤Par来防止第三节点DTS的电压波动。在本公开内容中，可以在不将单独的阳极复位电压线附加地连接至像素电路的情况下执行阳极复位。

如图37所示，在阳极复位时段A期间，感测脉冲SENSE以栅极导通电压VGH生成，并且EM脉冲EM反转为栅极截止电压VEL。在阳极复位时段A期间，不生成其他栅极信号SCAN和INIT以及像素数据的数据电压Vdata。因此，在本公开内容中，由于无论帧频率如何改变，阳极复位脉冲AR都以相同的频率应用于像素，因此可以防止在帧频率改变时发生像素的亮度变化。

如图38所示，在EM关断时段C期间，感测脉冲SENSE以栅极导通电压VGH生成，并且EM脉冲EM被反转为栅极截止电压VEL。在EM关断时段C期间，不生成其他栅极信号SCAN和INIT的脉冲以及像素数据的数据电压Vdata。

图39是示出根据本公开内容的实施方式的显示装置的框图。图40是示出图39所示的显示面板的截面结构的截面图。

参照图39和图40，根据本公开内容的实施方式的显示装置包括显示面板100、用于将像素数据写入显示面板100的像素的显示面板驱动器，以及用于生成驱动像素和显示面板驱动器所需的电力的电源140。

显示面板100可以是具有矩形结构的面板，其中长度沿X轴方向，宽度沿Y轴方向，并且厚度沿Z轴方向。显示面板100包括在屏幕上显示输入图像的像素阵列。像素阵列包括多个数据线102、与数据线102交叉的多个栅极线103以及以矩阵形式布置的像素。显示面板100还可以包括共同连接至像素的电力线。电力线供应驱动像素101至像素101所需的恒定电压。例如，显示面板100可以包括向其施加像素驱动电压ELVDD的VDD线和向其施加低电位电源电压ELVSS的VSS线。此外，电力线还可以包括向其施加参考电压Vref的REF线和向其施加初始化电压Vinit的INIT线。

如图40所示，显示面板100的截面结构可以包括堆叠在基板10上的电路层12、发光元件层14和封装层16。

电路层12可以包括TFT阵列、解复用器阵列112、栅极驱动器120等，该TFT阵列包括：连接至诸如数据线、栅极线、电力线的布线的像素电路。电路层12的布线和电路元件可以包括：多个绝缘层；其间用绝缘层隔开的两个或更多个金属层；以及包括半导体材料的有源层。在电路层12中形成的所有晶体管可以实现为n沟道氧化物TFT。

发光元件层14可以包括由像素电路驱动的发光元件EL。发光元件EL可以包括红色(R)发光元件、绿色(G)发光元件和蓝色(B)发光元件。在另一实施方式中，发光元件层14可以包括白色发光元件和滤色器。发光元件层14的发光元件EL可以由其中堆叠有有机层和无机层的多个保护层覆盖。

封装层16覆盖发光元件层14以密封电路层12和发光元件层14。封装层16还可以具有其中有机膜和无机膜交替地堆叠的多层绝缘膜结构。无机膜阻挡水分和氧的渗透。有机膜使无机膜的表面平坦化。当有机层和无机层以多个层堆叠时，水分或氧的移动路径变得比单个层中水分和氧的移动路径长，使得可以有效地阻挡影响发光元件层14的水分和氧的渗透。

可以在封装层16上形成附图中省略的触摸传感器层，并且可以在触摸传感器层上设置偏振器或滤色器层。触摸传感器层可以包括基于触摸输入之前和之后的电容的变化来感测触摸输入的电容式触摸传感器。触摸传感器层可以包括形成触摸传感器的电容的金属布线图案和绝缘层。绝缘层可以使金属布线图案的交叉部分绝缘，并且可以使触摸传感器层的表面平坦化。偏振器可以通过转换由触摸传感器层和电路层的金属反射的外部光的偏振来提高可见度和对比度。该偏振器可以被实现为与线性偏振器和相位延迟膜接合的偏振器或圆偏振器。可以将盖玻璃粘附至偏振器上。滤色器层可以包括红色滤色器、绿色滤色器和蓝色滤色器。滤色器层还可以包括黑色矩阵图案。滤色器层吸收从电路层和触摸传感器层反射的一部分波长的光，使得滤色器层可以替换偏振器并提高像素阵列中再现的图像的颜色纯度。

像素阵列包括多个像素线L1至Ln。像素线L1至Ln中的每一个包括在显示面板100的像素阵列中沿线方向(X轴方向)布置的一行像素。布置在一个像素行中的像素共享栅极线103。沿数据线方向沿列方向Y布置的子像素共享同一数据线102。一个水平时段是通过将一个帧周期除以像素线L1至Ln的总数而获得的时间。

显示面板100可以实现为非透射显示面板或透射显示面板。透射显示面板可以应用于其中在屏幕上显示图像并且可以看到实际背景的透明显示装置。显示面板100可以制造为柔性显示面板。

像素101中的每一个可被划分为红色子像素、绿色子像素和蓝色子像素以实现颜色。像素中的每一个还可以包括白色子像素。子像素中的每一个包括像素电路。在下文中，像素可以被解释为具有与子像素相同的含义。像素电路中的每一个连接至数据线、栅极线和电力线。

像素可以被布置为真彩色像素和Pentile像素。通过使用预设的像素渲染算法驱动具有不同颜色的两个子像素作为一个像素101，Pentile像素可以实现比真彩色像素高的分辨率。像素渲染算法可以利用从相邻像素发射的光的颜色来补偿每个像素中的颜色表示不足。

电源140通过使用DC-DC转换器生成驱动显示面板100的像素阵列和显示面板驱动器所需的直流(DC)电压(或恒定电压)。DC-DC转换器可以包括电荷泵、调节器、降压转换器、升压转换器等。电源140可以通过调整从主机系统(未示出)施加的DC输入电压的电平来生成DC电压(或恒定电压)，例如伽马参考电压VGMA、栅极导通电压VGH、栅极截止电压VGL、像素驱动电压ELVDD、低电位电源电压ELVSS、初始化电压Vinit、参考电压Vref等。伽马参考电压VGMA被施加至数据驱动器110。栅极导通电压VGH和栅极截止电压VGL被施加至栅极驱动器120。诸如像素驱动电压ELVDD、低电位电源电压ELVSS、初始化电压Vinit、参考电压Vref的恒定电压通过共同连接至像素101的电力线供被施加至像素101。施加至像素电路的恒定电压可以具有不同的电压电平。

显示面板驱动器在定时控制器130的控制下，将输入图像的像素数据写入显示面板100的像素。

显示面板驱动器包括数据驱动器110和栅极驱动器120。显示面板驱动器还可以包括设置在数据驱动器110与数据线102之间的解复用器阵列112。

解复用器阵列112使用多个解复用器(DEMUX)将从数据驱动器110的通道输出的数据电压顺序地供应至数据线102。解复用器可以包括设置在显示面板100上的多个开关元件。当解复用器设置在数据驱动器110的输出端子与数据线102之间时，可以减少数据驱动器110的通道的数目。可以省略解复用器阵列112。

显示面板驱动器还可以包括用于驱动触摸传感器的触摸传感器驱动器。图39中省略了触摸传感器驱动器。数据驱动器110和触摸传感器驱动器可以集成到单个驱动集成电路(IC)中。在移动设备或可穿戴设备中，定时控制器130、电源140、数据驱动器110等可以集成到一个驱动IC中。

显示面板驱动器可以在定时控制器130的控制下在低速驱动模式下工作。通过分析输入图像，可以设置低速驱动模式以在输入图像未改变预设数目的帧时降低显示装置的功耗。在低速驱动模式下，当输入静态图像持续预定时间或更长时间时，可以通过降低像素的刷新率来降低显示面板驱动器和显示面板100的功耗。低速驱动模式不限于输入静态图像时。例如，当显示装置在待机模式下工作时，或者当用户命令或输入图像没有输入至显示面板驱动电路持续预定时间或更长时间时，显示面板驱动电路可以在低速驱动模式下工作。

数据驱动器110从定时控制器130接收作为数字信号接收的输入图像的像素数据，并输出数据电压。数据驱动器110通过使用数模转换器(DAC)在每个帧周期将输入图像的像素数据转换为伽马补偿电压来生成数据电压Vdata。伽马参考电压VGMA通过分压器电路被划分为针对每个灰度的伽马补偿电压。将针对每个灰度的伽马补偿电压提供至数据驱动器110的DAC。数据电压Vdata通过输出缓冲器从数据驱动器110的通道中的每个通道输出。

栅极驱动器120可以与TFT阵列和像素阵列的布线一起实现为在显示面板100上的电路层12中形成的面板内栅极(GIP)电路。栅极驱动器120可以设置在作为显示面板100的非显示区域的边框BZ上，或者可以分布地设置在其中再现输入图像的像素阵列中。在定时控制器130的控制下，栅极驱动器120将栅极信号顺序地输出至栅极线103。栅极驱动器120可以在使用移位寄存器使栅极信号移位的同时将栅极信号顺序地供应至栅极线103。栅极信号可以包括各种栅极脉冲，例如扫描脉冲、感测脉冲、初始化脉冲、发光控制脉冲(在下文中被称为“EM脉冲”)等。

定时控制器130从主机系统接收输入图像的数字视频数据DATA，以及与数字视频数据DATA同步的定时信号。定时信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟CLK、数据使能信号DE等。由于可以通过对数据使能信号DE进行计数来知道垂直时段和水平时段，因此可以省略垂直同步信号Vsync和水平同步信号Hsync。数据使能信号DE具有一个水平时段(1H)的时段。

主机系统可以是TV(电视)系统、平板电脑、笔记本电脑、导航系统、个人电脑(PC)、家庭影院系统、移动设备、可穿戴设备和车辆系统中的任何一个。主机系统可以缩放来自视频源的图像信号以适合显示面板100的分辨率，并且可以将其与定时信号一起发送至定时控制器130。

定时控制器130可以在正常驱动模式下将输入帧频率乘以i(i是自然数)，使得定时控制器130可以在输入帧频率×i Hz的帧频率下控制显示面板驱动器的工作定时。在NTSC(国家电视标准委员会)方案中，输入帧频率为60Hz，而在PAL(相位交替线)方案中，输入帧频率为50Hz。

主机系统或定时控制器130可以根据输入图像的移动或内容的特性改变帧频率。

与正常驱动模式相比，定时控制器130降低了在低速驱动模式下将像素数据写入像素的帧速率的频率。例如，在正常驱动模式中，将像素数据写入像素的数据刷新帧频率可以以60Hz或更高的频率发生，例如，以60Hz、120Hz和144Hz中的任何一个的刷新率发生，并且在低速驱动模式下的数据刷新帧DRF可以以比低速驱动模式的频率的低的频率的刷新率发生。例如，定时控制器130可以通过将帧频率降低至1Hz至30Hz之间的频率来降低显示面板驱动器的驱动频率，以便降低在低速驱动模式下像素的刷新率。

定时控制器130基于从主机系统接收的定时信号Vsync、Hsync、DE生成用于控制数据驱动器110的工作定时的数据定时控制信号、用于控制解复用器阵列112的工作定时的控制信号以及用于控制栅极驱动器120的工作定时的栅极定时控制信号。定时控制器130控制显示面板驱动器的工作定时，以使数据驱动器110、解复用器阵列112、触摸传感器驱动器和栅极驱动器120同步。

从定时控制器130生成的栅极定时控制信号可以通过电平移位器(未示出)输入至栅极驱动器120的移位寄存器。电平移位器可以接收栅极定时控制信号，生成起始脉冲和移位时钟，并将它们提供至移位寄存器。

根据本公开内容的实施方式的像素电路和包括该像素电路的显示装置可以描述如下。

如图1至图14所示，像素电路包括：驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加低于像素驱动电压的像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应低于初始化电压的参考电压；第四开关元件，其被配置成响应于阳极复位脉冲将第三节点连接至VSS线；以及连接在第二节点与第三节点之间的电容器。

第一开关元件包括向其施加扫描脉冲的栅电极、连接至通过其施加数据电压的数据线的第一电极、以及连接至第二节点的第二电极。第二开关元件包括向其施加初始化脉冲的栅电极、向其施加初始化电压的第一电极以及连接至第二节点的第二电极。第三开关元件包括向其施加感测脉冲的栅电极、连接至第三节点的第一电极以及连接至通过其施加参考电压的REF线的第二电极。第四开关元件包括向其施加阳极复位脉冲的栅电极、连接至第三节点的第一电极以及连接至VSS线的第二电极。

像素电路的驱动周期分为初始化步骤、感测步骤、数据写入步骤、阳极复位步骤、升压步骤和发光步骤。在初始化步骤中，初始化脉冲和感测脉冲以栅极导通电压生成，并且扫描脉冲和阳极复位脉冲处于栅极截止电压。在感测步骤中，初始化脉冲以栅极导通电压生成，并且感测脉冲、扫描脉冲和阳极复位脉冲处于栅极截止电压。在数据写入步骤中，扫描脉冲以与数据电压同步的栅极导通电压生成，并且初始化脉冲、感测脉冲和阳极复位脉冲处于栅极截止电压。在阳极复位步骤中，阳极复位脉冲以栅极导通电压生成，并且初始化脉冲、感测脉冲和扫描脉冲处于栅极截止电压。在升压步骤和发光步骤中，初始化脉冲、感测脉冲、扫描脉冲和阳极复位脉冲处于栅极截止电压。第一开关元件至第四开关元件中的每一个响应于栅极导通电压而导通，以及响应于栅极截止电压而关断。

当输入图像的帧频率改变时，阳极复位脉冲的频率是固定的。

当输入图像的帧频率改变时，初始化脉冲、感测脉冲和扫描脉冲中的每一个的频率与帧频率成比例地改变。

像素电路还包括连接在通过其施加像素驱动电压的VDD线与第一节点之间的第五-第一开关元件和连接在驱动元件与发光元件之间的第五-第二开关元件中的至少一个。第五-第一开关元件和第五-第二开关元件响应于发射控制脉冲的栅极导通电压而导通，以及响应于发射控制脉冲的栅极截止电压而关断。发射控制脉冲在初始化步骤、感测步骤、数据写入步骤、升压步骤和发光步骤中以栅极导通电压生成，以及在阳极复位步骤中以栅极截止电压生成。

当输入图像的帧频率改变时，阳极复位脉冲的频率是固定的。

如图15至图21所示，像素电路包括：驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加低于像素驱动电压的像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应低于初始化电压的参考电压；第四开关元件，其被配置成响应于阳极复位脉冲将第三节点连接至第四节点；以及连接在第二节点与第四节点之间的电容器。

第一开关元件包括向其施加扫描脉冲的栅电极、连接至通过其施加数据电压的数据线的第一电极、以及连接至第二节点的第二电极。第二开关元件包括向其施加初始化脉冲的栅电极、向其施加初始化电压的第一电极以及连接至第二节点的第二电极。第三开关元件包括向其施加感测脉冲的栅电极、连接至第三节点的第一电极以及连接至通过其施加参考电压的REF线的第二电极。第四开关元件包括向其施加阳极复位脉冲的栅电极、连接至第四节点的第一电极以及连接至第三节点的第二电极。

像素电路的驱动周期分为初始化步骤、感测步骤、数据写入步骤、阳极复位步骤、升压步骤和发光步骤。在初始化步骤中，初始化脉冲、感测脉冲和阳极复位脉冲以栅极导通电压生成，并且扫描脉冲处于栅极截止电压。在感测步骤中，初始化脉冲和阳极复位脉冲以栅极导通电压生成，并且感测脉冲和扫描脉冲处于栅极截止电压。在数据写入步骤中，扫描脉冲和阳极复位脉冲以栅极导通电压生成，并且初始化脉冲和感测脉冲处于栅极截止电压。在阳极复位步骤中，感测脉冲以栅极导通电压生成，并且初始化脉冲、扫描脉冲和阳极复位脉冲处于栅极截止电压。在升压步骤和发光步骤中，阳极复位脉冲以栅极导通电压生成，并且初始化脉冲、感测脉冲和扫描脉冲处于栅极截止电压。第一开关元件至第四开关元件中的每一个响应于栅极导通电压而导通，以及响应于栅极截止电压而关断。

当输入图像的帧频率改变时，阳极复位脉冲的频率是固定的。

当输入图像的帧频率改变时，初始化脉冲、感测脉冲和扫描脉冲中的每一个的频率与帧频率成比例地改变。

像素电路还包括连接在通过其施加像素驱动电压的VDD线与第一节点之间的第五-第一开关元件和连接在驱动元件与发光元件之间的第五-第二开关元件中的至少一个。第五-第一开关元件和第五-第二开关元件响应于发射控制脉冲的栅极导通电压而导通，以及响应于发射控制脉冲的栅极截止电压而关断。发射控制脉冲在初始化步骤、感测步骤、数据写入步骤、升压步骤和发光步骤中以栅极导通电压生成，以及在阳极复位步骤中以栅极截止电压生成。

当输入图像的帧频率改变时，阳极复位脉冲的频率固定。

如图27至图35所示，像素电路包括：驱动元件，其包括连接至向其施加像素驱动电压的VDD线的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加低于像素驱动电压的像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应低于初始化电压的参考电压；连接在第二节点与第三节点之间的第一电容器；以及连接在VDD线与第三节点之间的第二电容器，第二电容的电容小于第一电容器的电容。

第一开关元件包括向其施加扫描脉冲的栅电极、连接至通过其施加数据电压的数据线的第一电极、以及连接至第二节点的第二电极。第二开关元件包括向其施加初始化脉冲的栅电极、向其施加初始化电压的第一电极以及连接至第二节点的第二电极。第三开关元件包括向其施加感测脉冲的栅电极、连接至第三节点的第一电极以及连接至通过其施加参考电压的REF线的第二电极。

像素电路的驱动周期分为初始化步骤、感测步骤、数据写入步骤、阳极复位步骤、升压步骤和发光步骤。在初始化步骤中，初始化脉冲和感测脉冲以栅极导通电压生成，并且扫描脉冲以栅极截止电压生成。在感测步骤中，初始化脉冲以栅极导通电压生成，并且感测脉冲和扫描脉冲处于栅极截止电压。在数据写入步骤中，扫描脉冲以栅极导通电压生成，并且初始化脉冲和感测脉冲处于栅极截止电压。在阳极复位步骤中，感测脉冲以栅极导通电压生成，并且初始化脉冲和扫描脉冲处于栅极截止电压。在升压步骤和发光步骤中，初始化脉冲、感测脉冲和扫描脉冲处于栅极截止电压。第一开关元件至第三开关元件中的每一个响应于栅极导通电压而导通，以及响应于栅极截止电压而关断。

当输入图像的帧频率改变时，初始化脉冲、感测脉冲和扫描脉冲中的每一个的频率与帧频率成比例地改变。

像素电路还包括连接在通过其施加像素驱动电压的VDD线与第一节点之间的第四-第一开关元件和连接在驱动元件与发光元件之间的第四-第二开关元件中的至少一个。第四-第一开关元件和第四-第二开关元件响应于发射控制脉冲的栅极导通电压而导通，以及响应于发射控制脉冲的栅极截止电压而关断。发射控制脉冲在初始化步骤、感测步骤、数据写入步骤、升压步骤和发光步骤中以栅极导通电压生成，以及在阳极复位步骤中以栅极截止电压生成。

如图1至图14、图39和图40所示，显示装置包括：显示面板，其上设置有多个像素电路；数据驱动器，其被配置成生成像素数据的数据电压；以及栅极驱动器，其被配置成生成初始化脉冲、感测脉冲、扫描脉冲和阳极复位脉冲。像素电路中的每一个包括：驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加低于像素驱动电压的像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应低于初始化电压的参考电压；第四开关元件，其被配置成响应于阳极复位脉冲将第三节点连接至VSS线；以及连接在第二节点与第三节点之间的电容器。

如图15至图21、图39和图40所示，显示装置包括：显示面板，其上设置有多个像素电路；数据驱动器，其被配置成生成像素数据的数据电压；以及栅极驱动器，其被配置成生成初始化脉冲、感测脉冲、扫描脉冲和阳极复位脉冲。像素电路中的每一个包括：驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加低于像素驱动电压的像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应低于初始化电压的参考电压；第四开关元件，其被配置成响应于阳极复位脉冲将第三节点连接至第四节点；以及连接在第二节点与第四节点之间的电容器。

如图27至图35、图39和图40所示，显示装置包括：显示面板，其上设置有多个像素电路；数据驱动器，其被配置成生成像素数据的数据电压；以及栅极驱动器，其被配置成生成初始化脉冲、感测脉冲、扫描脉冲和阳极复位脉冲。像素电路中的每一个包括：驱动元件，其包括连接至通过其施加像素驱动电压的VDD线的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；发光元件，其包括连接至第三节点的阳极电极和连接至通过其施加低于像素驱动电压的像素参考电压的VSS线的阴极电极，并且发光元件被配置成由来自驱动元件的电流驱动；第一开关元件，其被配置成响应于扫描脉冲向第二节点供应像素数据的数据电压；第二开关元件，其被配置成响应于初始化脉冲向第二节点供应初始化电压；第三开关元件，其被配置成响应于感测脉冲向第三节点供应低于初始化电压的参考电压；连接在第二节点与第三节点之间的第一电容器；以及连接在VDD线与第三节点之间的第二电容器，第二电容器的电容小于第一电容器的电容。

本公开内容要实现的目的、用于实现该目的的手段以及上述本公开内容的效果不指定权利要求的基本特征，因此，权利要求的范围不限于本公开的公开内容。

虽然已参照附图更详细地描述了本公开内容的实施方式，但是本公开内容不限于此，并且本公开内容可以在不脱离本公开内容的技术构思的情况下以许多不同形式来实现。因此，提供本公开内容中公开的实施方式仅出于说明的目的，并且不旨在限制本公开内容的技术构思。本公开内容的技术构思的范围不限于此。因此，应当理解，上述实施方式在所有方面都是说明性的，而不限制本公开内容。本公开内容的保护范围应当基于以下权利要求来解释，并且在其等同范围内的所有技术构思应被解释为落入本公开内容的范围内。

Claims (25)

1.一种像素电路，包括：

驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；

发光元件，其包括连接至所述第三节点的阳极电极和连接至通过其施加像素参考电压的VSS线的阴极电极，并且被配置成由来自所述驱动元件的电流驱动；

第一开关元件，其被配置成响应于扫描脉冲而向所述第二节点供应像素数据的数据电压；

第二开关元件，其被配置成响应于初始化脉冲而向所述第二节点供应初始化电压；

第三开关元件，其被配置成响应于感测脉冲而向所述第三节点供应参考电压；

第四开关元件，其被配置成响应于阳极复位脉冲而将所述第三节点连接至所述VSS线；以及

连接在所述第二节点与所述第三节点之间的电容器。

2.根据权利要求1所述的像素电路，其中，所述第一开关元件包括向其施加所述扫描脉冲的栅电极、连接至通过其施加所述数据电压的数据线的第一电极以及连接至所述第二节点的第二电极，

所述第二开关元件包括向其施加所述初始化脉冲的栅电极、向其施加所述初始化电压的第一电极以及连接至所述第二节点的第二电极，

所述第三开关元件包括向其施加所述感测脉冲的栅电极、连接至所述第三节点的第一电极以及连接至通过其施加所述参考电压的REF线的第二电极，并且

所述第四开关元件包括向其施加所述阳极复位脉冲的栅电极、连接至所述第三节点的第一电极以及连接至所述VSS线的第二电极。

3.根据权利要求1所述的像素电路，其中，所述像素电路的驱动周期被分为初始化步骤、感测步骤、数据写入步骤、阳极复位步骤、升压步骤和发光步骤，其中，

在所述初始化步骤中，所述初始化脉冲和所述感测脉冲以第一栅极导通电压被生成，并且所述扫描脉冲和所述阳极复位脉冲处于第一栅极截止电压，

在所述感测步骤中，所述初始化脉冲以所述第一栅极导通电压被生成，并且所述感测脉冲、所述扫描脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，

在所述数据写入步骤中，所述扫描脉冲以与所述数据电压同步的所述第一栅极导通电压被生成，并且所述初始化脉冲、所述感测脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，

在所述阳极复位步骤中，所述阳极复位脉冲以所述第一栅极导通电压被生成，并且所述初始化脉冲、所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，以及

在所述升压步骤和所述发光步骤中，所述初始化脉冲、所述感测脉冲、所述扫描脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，并且

所述第一开关元件至所述第四开关元件中的每一个响应于所述第一栅极导通电压而被导通，以及响应于所述第一栅极截止电压而被关断。

4.根据权利要求1所述的像素电路，其中，当输入图像的帧频率改变时，所述阳极复位脉冲的频率是固定的。

5.根据权利要求4所述的像素电路，其中，当所述输入图像的帧频率改变时，所述初始化脉冲、所述感测脉冲和所述扫描脉冲中的每一个的频率与所述帧频率成比例地改变。

6.根据权利要求3所述的像素电路，还包括：

连接在通过其施加所述像素驱动电压的VDD线与所述第一节点之间的第五-第一开关元件和连接在所述驱动元件与所述发光元件之间的第五-第二开关元件中的至少一个，其中，

所述第五-第一开关元件和所述第五-第二开关元件响应于发射控制脉冲的第二栅极导通电压而被导通，以及响应于所述发射控制脉冲的第二栅极截止电压而被关断，其中，

所述发射控制脉冲在所述初始化步骤、所述感测步骤、所述数据写入步骤、所述升压步骤和所述发光步骤中以所述第二栅极导通电压被生成，并且在所述阳极复位步骤中以所述第二栅极截止电压被生成。

7.根据权利要求6所述的像素电路，其中，当输入图像的帧频率改变时，所述阳极复位脉冲的频率是固定的。

8.一种用于驱动根据权利要求1所述的像素电路的方法，包括：

初始化步骤，在该步骤中，以第一栅极导通电压生成所述初始化脉冲和所述感测脉冲，并且使所述扫描脉冲和所述阳极复位脉冲处于第一栅极截止电压，

感测步骤，在该步骤中，以所述第一栅极导通电压生成所述初始化脉冲，并且使所述感测脉冲、所述扫描脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，

数据写入步骤，在该步骤中，以与所述数据电压同步的所述第一栅极导通电压生成所述扫描脉冲，并且使所述初始化脉冲、所述感测脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，

阳极复位步骤，在该步骤中，以所述第一栅极导通电压生成所述阳极复位脉冲，并且使所述初始化脉冲、所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，以及

升压和发光步骤，在该步骤中，使所述初始化脉冲、所述感测脉冲、所述扫描脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，

其中，所述第一开关元件至所述第四开关元件中的每一个响应于所述第一栅极导通电压而被导通，以及响应于所述第一栅极截止电压而被关断。

9.一种像素电路，包括：

驱动元件，其包括连接至向其施加像素驱动电压的第一节点的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；

发光元件，其包括连接至所述第三节点的阳极电极和连接至通过其施加比所述像素驱动电压更低的像素参考电压的VSS线的阴极电极，并且被配置成由来自所述驱动元件的电流驱动；

第一开关元件，其被配置成响应于扫描脉冲而向所述第二节点供应像素数据的数据电压；

第二开关元件，其被配置成响应于初始化脉冲而向所述第二节点供应初始化电压；

第三开关元件，其被配置成响应于感测脉冲而向所述第三节点供应比所述初始化电压更低的参考电压；

第四开关元件，其被配置成响应于阳极复位脉冲而将所述第三节点连接至第四节点；以及

连接在所述第二节点与所述第四节点之间的电容器。

10.根据权利要求9所述的像素电路，其中，所述第一开关元件包括向其施加所述扫描脉冲的栅电极、连接至通过其施加所述数据电压的数据线的第一电极以及连接至所述第二节点的第二电极，

所述第二开关元件包括向其施加所述初始化脉冲的栅电极、向其施加所述初始化电压的第一电极以及连接至所述第二节点的第二电极，

所述第三开关元件包括向其施加所述感测脉冲的栅电极、连接至所述第三节点的第一电极以及连接至通过其施加所述参考电压的REF线的第二电极，以及

所述第四开关元件包括向其施加所述阳极复位脉冲的栅电极、连接至所述第四节点的第一电极以及连接至所述第三节点的第二电极。

11.根据权利要求9所述的像素电路，其中，所述像素电路的驱动周期被分为初始化步骤、感测步骤、数据写入步骤、阳极复位步骤、升压步骤和发光步骤，其中，

在所述初始化步骤中，所述初始化脉冲、所述感测脉冲和所述阳极复位脉冲以第一栅极导通电压被生成，并且所述扫描脉冲处于第一栅极截止电压，

在所述感测步骤中，所述初始化脉冲和所述阳极复位脉冲以所述第一栅极导通电压被生成，并且所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，

在所述数据写入步骤中，所述扫描脉冲和所述阳极复位脉冲以所述第一栅极导通电压被生成，并且所述初始化脉冲和所述感测脉冲处于所述第一栅极截止电压，

在所述阳极复位步骤中，所述感测脉冲以所述第一栅极导通电压被生成，并且所述初始化脉冲、所述扫描脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，以及

在所述升压步骤和所述发光步骤中，所述阳极复位脉冲以所述第一栅极导通电压被生成，并且所述初始化脉冲、所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，并且

所述第一开关元件至所述第四开关元件中的每一个响应于所述第一栅极导通电压而被导通，以及响应于所述第一栅极截止电压而被关断。

12.根据权利要求9所述的像素电路，其中，当输入图像的帧频率改变时，所述阳极复位脉冲的频率是固定的。

13.根据权利要求12所述的像素电路，其中，当所述输入图像的帧频率改变时，所述初始化脉冲、所述感测脉冲和所述扫描脉冲中的每一个的频率与所述帧频率成比例地改变。

14.根据权利要求11所述的像素电路，还包括：

连接在通过其施加所述像素驱动电压的VDD线与所述第一节点之间的第五-第一开关元件和连接在所述驱动元件与所述发光元件之间的第五-第二开关元件中的至少一个，其中，

所述第五-第一开关元件和所述第五-第二开关元件响应于发射控制脉冲的第二栅极导通电压而被导通，以及响应于所述发射控制脉冲的第二栅极截止电压而被关断，其中，

所述发射控制脉冲在所述初始化步骤、所述感测步骤、所述数据写入步骤、所述升压步骤和所述发光步骤中以所述第二栅极导通电压被生成，以及在所述阳极复位步骤中以所述第二栅极截止电压被生成。

15.根据权利要求14所述的像素电路，其中，当输入图像的帧频率改变时，所述阳极复位脉冲的频率是固定的。

16.一种用于驱动根据权利要求9所述的像素电路的方法，包括:

初始化步骤，在该步骤中，以第一栅极导通电压生成所述初始化脉冲、所述感测脉冲和所述阳极复位脉冲，并且使所述扫描脉冲处于第一栅极截止电压，

感测步骤，在该步骤中，以所述第一栅极导通电压生成所述初始化脉冲和所述阳极复位脉冲，并且使所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，

数据写入步骤，在该步骤中，以所述第一栅极导通电压生成所述扫描脉冲和所述阳极复位脉冲，并且使所述初始化脉冲和所述感测脉冲处于所述第一栅极截止电压，

阳极复位步骤，在该步骤中，以所述第一栅极导通电压生成所述感测脉冲，并且使所述初始化脉冲、所述扫描脉冲和所述阳极复位脉冲处于所述第一栅极截止电压，以及

升压和发光步骤，在该步骤中，以所述第一栅极导通电压生成所述阳极复位脉冲，并且使所述初始化脉冲、所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，

其中，所述第一开关元件至所述第四开关元件中的每一个响应于所述第一栅极导通电压而被导通，以及响应于所述第一栅极截止电压而被关断。

17.一种像素电路，包括：

驱动元件，其包括连接至通过其施加像素驱动电压的VDD线的第一电极、连接至第二节点的栅电极以及连接至第三节点的第二电极；

发光元件，其包括连接至所述第三节点的阳极电极和连接至通过其施加像素参考电压的VSS线的阴极电极，并且被配置成由来自所述驱动元件的电流驱动；

第一开关元件，其被配置成响应于扫描脉冲而向所述第二节点供应像素数据的数据电压；

第二开关元件，其被配置成响应于初始化脉冲而向所述第二节点供应初始化电压；

第三开关元件，其被配置成响应于感测脉冲而向所述第三节点供应参考电压；

连接在所述第二节点与所述第三节点之间的第一电容器；以及

连接在所述VDD线与所述第三节点之间的第二电容器。

18.根据权利要求17所述的像素电路，其中，所述第一开关元件包括向其施加所述扫描脉冲的栅电极、连接至通过其施加所述数据电压的数据线的第一电极以及连接至所述第二节点的第二电极，

所述第二开关元件包括向其施加初始化脉冲的栅电极、向其施加初始化电压的第一电极和连接至第二节点的第二电极，以及

所述第三开关元件包括向其施加所述感测脉冲的栅电极、连接至所述第三节点的第一电极以及连接至通过其施加所述参考电压的REF线的第二电极。

19.根据权利要求17所述的像素电路，其中，所述像素电路的驱动周期被分为初始化步骤、感测步骤、数据写入步骤、阳极复位步骤、升压步骤和发光步骤，其中，

在所述初始化步骤中，所述初始化脉冲和所述感测脉冲以第一栅极导通电压被生成，并且所述扫描脉冲处于第一栅极截止电压，

在所述感测步骤中，所述初始化脉冲以所述第一栅极导通电压被生成，并且所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，

在所述数据写入步骤中，所述扫描脉冲以所述第一栅极导通电压被生成，并且所述初始化脉冲和所述感测脉冲处于所述第一栅极截止电压，

在所述阳极复位步骤中，所述感测脉冲以所述第一栅极导通电压被生成，并且所述初始化脉冲和所述扫描脉冲处于所述第一栅极截止电压，以及

在所述升压步骤和所述发光步骤中，所述初始化脉冲、所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，并且

所述第一开关元件至所述第三开关元件中的每一个响应于所述第一栅极导通电压而被导通，以及响应于所述第一栅极截止电压而被关断。

20.根据权利要求17所述的像素电路，其中，当所述输入图像的帧频率改变时，所述初始化脉冲、所述感测脉冲和所述扫描脉冲中的每一个的频率与所述帧频率成比例地改变。

21.根据权利要求17所述的像素电路，还包括：

连接在通过其施加所述像素驱动电压的VDD线与第一节点之间的第四-第一开关元件和连接在所述驱动元件与所述发光元件之间的第四-第二开关元件中的至少一个，其中，

所述第四-第一开关元件和所述第四-第二开关元件响应于发射控制脉冲的第二栅极导通电压而被导通，以及响应于所述发射控制脉冲的第二栅极截止电压而被关断，其中，

所述发射控制脉冲在所述初始化步骤、所述感测步骤、所述数据写入步骤、所述升压步骤和所述发光步骤中以所述第二栅极导通电压被生成，以及在所述阳极复位步骤中以所述第二栅极截止电压被生成。

22.一种用于驱动根据权利要求17所述的像素电路的方法，包括

初始化步骤，在该步骤中，以第一栅极导通电压生成所述初始化脉冲和所述感测脉冲，并且使所述扫描脉冲处于第一栅极截止电压，

感测步骤，在该步骤中，以所述第一栅极导通电压生成所述初始化脉冲，并且使所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，

数据写入步骤，在该步骤中，以所述第一栅极导通电压生成所述扫描脉冲，并且使所述初始化脉冲和所述感测脉冲处于所述第一栅极截止电压，

阳极复位步骤，在该步骤中，以所述第一栅极导通电压生成所述感测脉冲，并且使所述初始化脉冲和所述扫描脉冲处于所述第一栅极截止电压，以及

升压和发光步骤，在该步骤中，使所述初始化脉冲、所述感测脉冲和所述扫描脉冲处于所述第一栅极截止电压，

其中，所述第一开关元件至所述第三开关元件中的每一个响应于所述第一栅极导通电压而被导通，以及响应于所述第一栅极截止电压而被关断。

23.一种显示输入图像的像素数据的显示装置，包括：

显示面板，其上布置有多个根据权利要求1至7中任一项所述的像素电路；

数据驱动器，其被配置成生成所述像素数据的数据电压；以及

栅极驱动器，其被配置成生成初始化脉冲、感测脉冲、扫描脉冲和阳极复位脉冲。

24.一种显示输入图像的像素数据的显示装置，包括：

显示面板，其上布置有多个根据权利要求9至15中任一项所述的像素电路；

数据驱动器，其被配置成生成所述像素数据的数据电压；以及

栅极驱动器，其被配置成生成初始化脉冲、感测脉冲、扫描脉冲和阳极复位脉冲。

25.一种显示输入图像的像素数据的显示装置，包括：

显示面板，其上布置有多个根据权利要求17至21中任一项所述的像素电路；

数据驱动器，其被配置成生成所述像素数据的数据电压；以及

栅极驱动器，其被配置成生成初始化脉冲、感测脉冲、扫描脉冲和阳极复位脉冲。

Images